一種適用於pie編碼的解碼器的製作方法

2023-09-18 12:41:10 1

專利名稱：一種適用於pie編碼的解碼器的製作方法
技術領域：
本發明涉及射頻識別(RFID)技術領域，特別是適用於PIE編碼的解碼器。
背景技術：
射頻識別技術(Radio Frequency Identification, RFID)是一種非接觸式自動識 別技術，利用射頻信號和空間耦合傳輸特性，實現對被識別目標的自動識別。RFID系統通常 由讀卡器、射頻標籤和數據管理系統組成。 在射頻識別應用、各種無線傳感器等低速近距離通訊系統中，基帶信號編碼通常 使用曼徹斯特編碼、FMO編碼或者PIE編碼等。在射頻識別協議IS018000-6(B)中從讀卡 器到標籤的前向鏈路通訊使用曼徹斯特編碼。而在IS018000-6(C)協議中從讀卡器到標籤 的前向鏈路通訊使用PIE編碼。 PIE編碼有利於提高識別效率。PIE編碼通過不同的脈衝寬度來表示邏輯數據
'0'、邏輯數據'1'以及前向鏈路和後向鏈路的其它通訊參數，如比特率校準信號，解碼校準
信號等。對於無源射頻識別標籤，由於PIE編碼很大的佔空比使得一個比特中調製時間的
比例減小，這樣，有利於標籤恢復出片上電源，從而提高射頻標籤的識別效率。 現有技術中，對於PIE編碼的解碼方法是先對PIE編碼碼元的PW(PIE編碼碼元的
低電平)進行計數，然後使用另外一個計數器對PIE編碼碼元的高電平進行計數，最後再將
這兩個計數器所計數值加起來，根據該數值大小來進行解碼。這種解碼方法需要使用加法
器，由於加法器的面積一般都不小，所以，使用這種方法的晶片面積都較大。 對於PIE編碼的同步方法，簡單的方法是使用一個高頻時鐘進行同步接收。 一方
面，該方法要求同步時鐘為過採樣(即時鐘頻率需要至少是PIE編碼比特率的2倍)才可
以保證成功接收PIE編碼信號。另一方面，由於使用了高頻時鐘，增大了後續處理電路的功
耗，這不利於提高無源射頻識別標籤的識別距離和識別效率。而且，如果接收PIE編碼的同
步時鐘的頻率接近奈奎斯特採樣頻率(2倍於所採樣信號的頻率)時，該方法的同步性能會
受到接收時鐘的抖動和頻率隨溫度、電壓等漂移的影響，可能產生同步丟失的問題。

發明內容
為了解決上述現有技術中存在的問題，本發明的目的是提供一種適用於PIE編碼 的解碼器。它能克服接收時鐘的抖動和頻率隨溫度、電壓等漂移的影響，保證PIE編碼的穩 定同步接收，降低PIE編碼處理電路的功耗，具有體積小、經濟、簡便的特點。
為了實現上述發明目的，本發明技術方案以如下方式實現 —種適用於PIE編碼的解碼器，其結構特點是，所述它包括Cnt—RTcal計數器、 Cnt_even計數器、Cnt_odd計數器、Cnt_ctrl計數器、Mux多路選擇器、比較器、三個D觸發 器。計數使能信號Is_RTcal連接到Cnt_RTcal計數器的輸入端。幀結束信號Frame_rst和 復位信號Por都分別連接到Cnt—RTcal計數器和與門一、與門二的輸入端。PIE編碼數據輸 入Rx分別連接到Cnt_RTcal計數器的輸入端、Cnt—ctrl計數器的時鐘輸入端和D觸發器二的數據輸入端D。時鐘Clk分別連接到Cnt_RTcal計數器、Cnt_eVen計數器和Cnt_odd計 數器的輸入端以及D觸發器二和D觸發器一的時鐘輸入端。Cnt_RTCal計數器輸出值的一 半(輸出數據右移一位後的數值)連接到比較器的一個輸入端。Cnt—ctrl計數器的輸出端 Q輸出Cnt_ctrl分別連接到Mux多路選擇器的選擇控制端以及與門二和Cnt—odd計數器的 輸入端。D觸發器二的輸出端Q輸出的同步信號Clk_bit分別連接到D觸發器一的數據輸 入端D和D觸發器三的時鐘輸入端，D觸發器一的輸出端Q輸出的Rx_d分別連接到與門一 和與門二的輸入端。Cnt_ctrl計數器的輸出端QB分別連接到Cnt_ctrl計數器的數據輸入 端D以及與門一和Cnt_even計數器的輸入端。與門一的輸出端連接到Cnt_even計數器的 輸入端，與門二的輸出端連接到Cnt_odd計數器的輸入端。Cnt_eVen計數器和Cnt_odd計 數器的輸出分別連接到Mux多路選擇器的輸入端，Mux多路選擇器的的輸出連接到比較器 的另一個輸入端。比較器的輸出連接到D觸發器三的數據輸入端D，D觸發器三的輸出端Q 輸出為PIE編碼的解碼輸出信號Rx—bit，解碼輸出信號Rx_bit和同步信號Clk_bit同步。 所述Cnt_RTcal計數器對前向鏈路(讀卡器到標籤)校準碼RTcal的時長進行計數，Cnt_ ctrl計數器對標籤所接收到的PIE編碼數據幀中下降沿的個數進行計數。Cnt_ctrl計數器 的計數輸出Cnt_ctrl控制Cnt_odd計數器和Cnt_eVen計數器分別對PIE編碼信號的兩個 相鄰下降沿之間的信號寬度進行交替計數，兩次計數均提前所解PIE編碼比特一個PW(PIE 編碼的下脈衝)脈寬的時間。 在上述解碼器中，所述Mux多路選擇器輸出值比Cnt_RTcal計數器輸出數據右移 一位後的數值大時，比較器輸出高電平。Mux多路選擇器輸出值比Cnt_RTcal計數器輸出數 據右移一位後的數值小時，比較器輸出低電平。 在上述解碼器中，所述Cnt_RTCal計數器的復位方式為異步復位，當復位信號Por 或者幀結束信號Frame_rSt為高電平時，Cnt_RTcal計數器復位為零。 在上述解碼器中，所述Cnt_even計數器的異步復位信號為Cnt_even_rst， Cnt_ even_rst為高電平時，計數器Cnt_eVen復位為全零；所述Cnt_odd計數器的異步復位信號 為Cnt_odd_rst， Cnt_odd_rst為高電平時，計數器Cnt_odd復位為全零；所述Cnt_odd計數 器和Cnt_even計數器的計數使能方式為如下兩種形式 1)當Cnt_ctrl計數器的輸出Cnt_ctrl為高電平時，Cnt_odd計數器計數，Cnt_ even計數器停止計數；當Cnt_ctrl計數器的輸出Cnt_ctrl為低電平時，Cnt_odd計數器停 止計數，Cnt_even計數器計數； 2)當Cnt_ctrl計數器的輸出Cnt_ctrl為高電平時，Cnt_odd計數器停止計數， Cnt_even計數器計數；當Cnt_ctrl計數器的輸出Cnt_ctrl為低電平時，Cnt_odd計數器計 數，Cnt_even計數器停止計數。 在上述解碼器中，所述Mux多路選擇器分為如下兩種形式 l)Cnt_ctrl計數器的輸出Cnt_ctrl為高電平時，Cnt_odd計數器計數，Cnt_even 計數器停止計數的方式，Cnt—ctrl為高電平時Mux多路選擇器選擇Cnt_odd計數器作為輸 出，Cnt_ctrl為低電平時Mux多路選擇器選擇Cnt_eVen計數器作為輸出；
2)Cnt_ctrl計數器的輸出Cnt_ctrl為高電平時，Cnt_odd計數器停止計數，Cnt_ even計數器計數的方式，Cnt_ctrl為高電平時Mux多路選擇器選擇Cnt_even作為輸出， Cnt_ctrl為低電平時Mux多路選擇器選擇Cnt_odd作為輸出。
5
本發明的技術特點及效果 1)本發明利用PIE編碼的特點，提前一個PW時間進行解碼，利用兩個分時工作的
計數器對接收到的PIE編碼碼元進行計數，將計數器的輸出通過數據選擇器輸出給判決電
路，避免了使用加法器，節省了 PIE編碼解碼電路的面積和邏輯複雜度。 2)本發明所使用的兩個解碼計數器分時工作，在任意時刻只有一個解碼計數器工
作，節省了解碼功耗。 3)本發明利用標籤接收到的PIE編碼信號進行自同步，避免了產生額外的同步信 號，進一步節省了 PIE編碼解碼電路的面積。 4)本發明是使用標籤接收到的PIE編碼信號進行自同步，不會受到晶片內部時鐘 頻率的抖動或者偏移對同步的影響，避免了由於內部時鐘頻率的漂移造成晶片額外產生同 步信號時很容易出現的同步丟失問題 。 5)本發明使用標籤接收到的PIE編碼信號進行自同步，PIE編碼的同步時鐘的頻
率和PIE編碼的比特率相同，為理論上對信號進行同步接收的最低頻率，將此同步信號作
為後續處理電路的同步時鐘，大大降低了後續處理電路的功耗。 6)本發明具有經濟、可靠、簡便、易於實現的特點。 7)本發明沒有使用特殊的集成電路器件，便於進行工藝移植和集成。 下面結合附圖和具體實施方式
對本發明做進一步說明。


圖1為本發明的電路結構圖； 圖2為本發明與晶片中其它器件的連接示意圖；
圖3為本發明中各信號的輸入輸出波形圖。
具體實施例方式
參看圖1，本發明解碼器包括Cnt_RTcal計數器、Cnt_even計數器、Cnt_odd計數 器、Cnt_ctrl計數器、Mux多路選擇器、比較器、三個D觸發器。計數使能信號Is_RTcal連 接到Cnt_RTcal計數器的輸入端。幀結束信號Frame_rst和復位信號Por都分別連接到 Cnt_RTcal計數器和與門一、與門二的輸入端。PIE編碼數據輸入Rx分別連接到Cnt_RTcal 計數器的輸入端、Cnt_ctrl計數器的時鐘輸入端和D觸發器二的數據輸入端D。時鐘Clk 分別連接到Cnt_RTcal計數器、Cnt—even計數器和Cnt_odd計數器的輸入端以及D觸發器 二和D觸發器一的時鐘輸入端。Cnt_RTCal計數器輸出值的一半連接到比較器的一個輸入 端。Cnt_ctrl計數器的輸出端Q輸出Cnt_ctrl分別連接到Mux多路選擇器的選擇控制端 以及與門二和Cnt_odd計數器的輸入端。D觸發器二的輸出端Q輸出的同步信號Clk_bit 分別連接到D觸發器一的數據輸入端D和D觸發器三的時鐘輸入端，D觸發器一的輸出端Q 輸出的Rx_d分別連接到與門一和與門二的輸入端。Cnt_ctrl計數器的輸出端QB分別連接 到Cnt_ctrl計數器的數據輸入端D以及與門一和Cnt_even計數器的輸入端。與門一的輸 出端連接到Cnt_even計數器的輸入端，與門二的輸出端連接到Cnt_odd計數器的輸入端。 Cnt_eVen計數器和Cnt_odd計數器的輸出分別連接到Mux多路選擇器的輸入端，Mux多路 選擇器的的輸出連接到比較器的另一個輸入端。比較器的輸出連接到D觸發器三的數據輸入端D， D觸發器三的輸出端Q輸出為PIE編碼的解碼輸出信號Rx_bit，解碼輸出信號Rx_ bit和同步信號Clk_bit同步。所述Cnt_RTcal計數器對前向鏈路(讀卡器到標籤)校準 碼RTcal的時長進行計數，Cnt—ctrl計數器對標籤所接收到的PIE編碼數據幀中下降沿的 個數進行計數。Cnt_ctrl計數器的計數輸出Cnt_ctrl控制Cnt_odd計數器和Cnt_even計 數器分別對PIE編碼信號的兩個相鄰下降沿之間的信號寬度進行交替計數，兩次計數均提 前所解PIE編碼比特一個PW(PIE編碼的下脈衝)脈寬的時間。 參看圖2，本PIE解碼器的輸入信號Por由標籤晶片的上電復位信號發生器提供， 解調信號Rx由標籤晶片的解調器提供，解碼器工作的時鐘信號Clk由振蕩器提供，標籤數 字基帶處理器為解碼器提供控制信號Is_RTcal， Frame—rst。解碼器輸出的解碼信號Rx_ bit及其同步時鐘Clk_bit輸出給標籤數字基帶處理器，以供其進行協議層的處理。數字 基帶處理器輸出的發送數據TX_data輸出給FMO/Miller編碼器，該編碼器對發送數據進行 FMO或者Miller編碼，並將編碼後的信號Tx輸出給調製器。 參看圖3，晶片中的標籤數字基帶處理器輸出的計數使能信號Is_RTcal和幀結束 信號Frame—rst、上電復位信號發生器輸出的復位信號Por、解調器輸出的PIE編碼數據輸 入Rx、振蕩器輸出的時鐘Clk都輸出到解碼器，解碼器輸出解碼輸出信號Rx_bit和同步信 號Clk_bit到標籤數字基帶處理器。本發明工作時，當標籤檢測到接收到的通信幀中的校 準碼RTcal時，將計數使能信號Is_TRcal置為高電平，否則，將計數使能信號Is_TRcal置 為低電平。當計數使能信號Is_TRcal為高電平時，Cnt_RTcal計數器進行計數，當計數使 能信號Is_TRcal為低電平時，Cnt_RTcal計數器停止計數，處於數據保持狀態。
Cnt_even計數器的異步復位信號為Cnt_even_rst，當Cnt_even_rst為高電平 時，計數器Cnt_eVen復位為全零；Cnt_odd計數器的異步復位信號為Cnt_0dd_rst，當Cnt_ odd_rst為高電平時，計數器Cnt_odd復位為全零；按照Cnt_odd計數器和Cnt_even計數 器的計數使能方式，可以分為如下兩種形式 1)當Cnt_ctrl計數器的輸出Cnt_ctrl為高電平時，Cnt_odd計數器計數，Cnt_ even計數器停止計數。當Cnt_ctrl計數器的輸出Cnt_ctrl為低電平時，Cnt_odd計數器 停止計數，Cnt_even計數器計數。 2)當Cnt_ctrl計數器的輸出Cnt_ctrl為高電平時，Cnt_odd計數器停止計數， Cnt_even計數器計數。當Cnt_ctrl計數器的輸出Cnt_ctrl為低電平時，Cnt_odd計數器 計數，Cnt_even計數器停止計數。 Mux多路選擇器為二輸入選擇器，按照Cnt_odd計數器和Cnt_eVen計數器計數使 能方式的不同Mux多路選擇器分為如下兩種形式 l)Cnt_ctrl計數器的輸出Cnt_ctrl為高電平時，Cnt_odd計數器計數，Cnt_even
計數器停止計數的方式，Cnt—ctrl為高電平時Mux多路選擇器選擇Cnt_odd計數器作為輸
出，Cnt_ctrl為低電平時Mux多路選擇器選擇Cnt_eVen計數器作為輸出。 2)Cnt_ctrl計數器的輸出Cnt_ctrl為高電平時，Cnt_odd計數器停止計數，Cnt_
even計數器計數的方式，Cnt_ctrl為高電平時Mux多路選擇器選擇Cnt_even計數器作為
輸出，Cnt_ctrl為低電平時Mux多路選擇器選擇Cnt_odd計數器作為輸出。 當Mux多路選擇器的輸出比Cnt_RTcal計數器輸出數值的一半小時，比較器輸出
為邏輯低電平；當Mux多路選擇器的輸出比Cnt—RTcal計數器輸出數值的一半大時，比較器輸出為邏輯高電平。 參看圖3，標籤數字基帶處理器根據IS018000-6(C)協議對所接收的數據幀的規 定來判斷當前所接收的碼元是否為PIE編碼的判決信號RTcal 。當所接收PIE編碼為RTcal 時，計數使能信號Is_RTcal輸出為邏輯高電平，Cnt_RTcal計數器對信號RTcal的脈寬時 間長度進行計數；否則，計數使能信號Is_RTcal輸出為邏輯低電平，Cnt—RTcal計數器停止 計數，進入數據保持狀態。在接收完數據幀頭(包含信號RTcal)後，就開始接收PIE編碼 的基帶數據。 Cnt—odd計數器隨著時鐘Clk對PIE編碼的碼元的高電平和該碼元前一個PW脈寬 的總時長進行計數，計數輸出為Cnt_odd。當Cnt_ctrl為高電平時，Cnt_odd計數器進行計 數，Cnt_even計數器處於保持狀態，提取PIE編碼的上升沿，將該上升沿作為Cnt_even計 數器的復位信號Cnt_even_rst， Cnt_even計數器復位到零，準備在Cnt_ctrl為低電平時開 始計數。當Cnt_ctrl為高電平時，Mux多路選擇器選擇輸出Cnt_odd計數器的計數值。在 Cnt_ctrl的下降沿到來時，將Cnt_odd計數器的計數輸出和Cnt_RTcal計數器所計數值的 一半進行比較，當Cnt—odd計數器的計數輸出比Cnt_RTcal計數器所計數值的一半小時，比 較器的輸出為邏輯低電平，在同步信號Clk_bit的下一個上升沿時，將比較器輸出的低電 平經過D觸發器三鎖存，D觸發器三的輸出為解碼輸出信號Rx_bit。類似的，當Cnt_ctrl 為低電平時，Cnt_eVen計數器進行計數，Cnt_odd計數器處於保持狀態，提取PIE編碼的上 升沿，將該上升沿作為Cnt_odd計數器的復位信號Cnt_0dd_rst， Cnt_odd計數器復位到零， 準備在Cnt_ctrl為高電平時開始計數。當Cnt_ctrl為低電平時，Mux多路選擇器選擇輸 出Cnt_even計數器的計數值。在Cnt_ctrl的下降沿到來時，將Cnt_even計數器的計數輸 出和Cnt_RTcal計數器所計數值的一半進行比較，當Cnt_even計數器的計數輸出比Cnt_ RTcal計數器所計數值的一半大時，比較器的輸出為邏輯高電平，否則，比較器的輸出為邏 輯低電平。在Clk—bit的下一個上升沿時，將比較器的輸出經過D觸發器三鎖存，D觸發器 三的輸出為解碼輸出信號Rx_bit。
權利要求
一種適用於PIE編碼的解碼器，其特徵在於，所述它包括Cnt_RTcal計數器、Cnt_even計數器、Cnt_odd計數器、Cnt_ctrl計數器、Mux多路選擇器、比較器和三個D觸發器，計數使能信號Is_RTcal連接到Cnt_RTcal計數器的輸入端，幀結束信號Frame_rst和復位信號Por都分別連接到Cnt_RTcal計數器和與門一、與門二的輸入端，PIE編碼數據輸入Rx分別連接到Cnt_RTcal計數器的輸入端、Cnt_ctrl計數器的時鐘輸入端和D觸發器二的數據輸入端D，時鐘Clk分別連接到Cnt_RTcal計數器、Cnt_even計數器和Cnt_odd計數器的輸入端以及D觸發器二和D觸發器一的時鐘輸入端，Cnt_RTcal計數器輸出值的一半連接到比較器的一個輸入端，Cnt_ctrl計數器的輸出端Q輸出Cnt_ctrl分別連接到Mux多路選擇器的選擇控制端以及與門二和Cnt_odd計數器的輸入端，D觸發器二的輸出端Q輸出的同步信號Clk_bit分別連接到D觸發器一的數據輸入端D和D觸發器三的時鐘輸入端，D觸發器一的輸出端Q輸出的Rx_d分別連接到與門一和與門二的輸入端，Cnt_ctrl計數器的輸出端QB分別連接到Cnt_ctrl計數器的數據輸入端D以及與門一和Cnt_even計數器的輸入端，與門一的輸出端Cnt_even_rst連接到Cnt_even計數器的輸入端，與門二的輸出端Cnt_odd_rst連接到Cnt_odd計數器的輸入端，Cnt_even計數器和Cnt_odd計數器的輸出分別連接到Mux多路選擇器的輸入端，Mux多路選擇器的的輸出連接到比較器的另一個輸入端，比較器的輸出連接到D觸發器三的數據輸入端D，D觸發器三的輸出端Q輸出為PIE編碼的解碼輸出信號Rx_bit，解碼輸出信號Rx_bit和同步信號Clk_bit同步，所述Cnt_RTcal計數器對前向鏈路(讀卡器到標籤)校準碼RTcal的時長進行計數，Cnt_ctrl計數器對標籤所接收到的PIE編碼數據幀中下降沿的個數進行計數，Cnt_ctrl計數器的計數輸出Cnt_ctrl控制Cnt_odd計數器和Cnt_even計數器分別對PIE編碼信號的兩個相鄰下降沿之間的信號寬度進行交替計數，兩次計數均提前所解PIE編碼比特一個PW(PIE編碼的下脈衝)脈寬的時間。
2. 如權利要求1所述的適用於PIE編碼的解碼器，其特徵在於，所述Mux多路選擇器輸 出值比Cnt_RTcal計數器輸出數據右移一位後的數值大時，比較器輸出高電平；Mux多路選 擇器輸出值比Cnt_RTcal計數器輸出數據右移一位後的數值小時，比較器輸出低電平。
3. 如權利要求1或2所述的適用於PIE編碼的解碼器，其特徵在於，所述Cnt_RTcal計 數器的復位方式為異步復位，當復位信號Por或者幀結束信號Frame—rst為高電平時，Cnt_ RTcal計數器復位為零。
4. 如權利要求3所述的適用於PIE編碼的解碼器，其特徵在於，Cnt_even_rst為Cnt_ even計數器的異步復位信號，Cnt_even_rst為高電平時，計數器Cnt_even復位為全零； Cnt_odd_rst為Cnt—odd計數器的異步復位信號，Cnt_odd_rst為高電平時，計數器Cnt—odd 復位為全零；所述Cnt_odd計數器和Cnt_eVen計數器的計數使能方式為如下兩種形式1) 當Cnt_ctrl計數器的輸出Cnt_ctrl為高電平時，Cnt_odd計數器計數，Cnt_even 計數器停止計數；當Cnt_ctrl計數器的輸出Cnt_ctrl為低電平時，Cnt_odd計數器停止計 數，Cnt_even計數器計數；2) 當Cnt_ctrl計數器的輸出Cnt_ctrl為高電平時，Cnt_odd計數器停止計數，Cnt_ even計數器計數；當Cnt_ctrl計數器的輸出Cnt_ctrl為低電平時，Cnt_odd計數器計數， Cnt-even計數器停止計數。
5. 如權利要求4所述的適用於PIE編碼的解碼器，其特徵在於，所述Mux多路選擇器分為如下兩種形式1) Cnt_ctrl計數器的輸出Cnt_ctrl為高電平時，Cnt_odd計數器計數，Cnt_even計數 器停止計數的方式，Cnt_ctrl為高電平時Mux多路選擇器選擇Cnt_odd計數器作為輸出， Cnt_ctrl為低電平時Mux多路選擇器選擇Cnt_eVen計數器作為輸出；2) Cnt_ctrl計數器的輸出Cnt_ctrl為高電平時，Cnt_odd計數器停止計數，Cnt_even 計數器計數的方式，Cnt_ctrl為高電平時Mux多路選擇器選擇Cnt_even作為輸出，Cnt_ ctrl為低電平時Mux多路選擇器選擇Cnt_odd作為輸出。
全文摘要
一種適用於PIE編碼的解碼器，涉及射頻識別(RFID)技術領域。本發明包括Cnt_RTcal計數器、Cnt_even計數器、Cnt_odd計數器、Cnt_ctrl計數器、Mux多路選擇器、比較器和三個D觸發器。Cnt_RTcal計數器對前向鏈路校準碼RTcal的時長進行計數，Cnt_ctrl計數器對標籤所接收到的PIE編碼數據幀中下降沿的個數進行計數。Cnt_ctrl計數器的計數輸出Cnt_ctrl控制Cnt_odd計數器和Cnt_even計數器分別對PIE編碼信號的兩個相鄰下降沿之間的信號寬度進行交替計數。本發明能克服接收時鐘的抖動和頻率隨溫度、電壓等漂移的影響，保證PIE編碼的穩定同步接收，降低PIE編碼處理電路的功耗，具有體積小、經濟、簡便的特點。
文檔編號H03M5/08GK101739541SQ200810226289
公開日2010年6月16日 申請日期2008年11月12日 優先權日2008年11月12日
發明者吳行軍, 郝先人, 馬長明 申請人:北京同方微電子有限公司