一種三維波形實時顯示方法和系統的製作方法

2023-09-19 06:49:40 5

專利名稱：一種三維波形實時顯示方法和系統的製作方法
技術領域：
本發明涉及一種測量儀器中波形實時顯示方法及系統，尤其涉及高速數據採集中三維波 形實時顯示方法和系統。
背景技術：
隨著數字存儲示波器技術的發展，當前的高檔的數字螢光示波器不僅具有傳統數字示波 器波形處理、波形分析、波形存儲的能力，更強調了實時波形顯示、波形亮度等級等特點， 配合高的採樣率實現了對複雜信號、瞬變信號的捕獲和觀察。目前，實時或準實時波形顯示、波形亮度等級顯示的技術被外國公司Tektronix、 Agilent 所掌握，國內企業生產的數字存儲示波器普遍存在著一個主要的不足之處即它們在波形捕 獲上花費的時間實際上只佔實時事件的很小一部分。當數字存儲示波器以每秒50 60次的速 度更新波形顯示時，給人以快速波形捕獲的印象。實際示波器在捕獲過程中漏失了大量的數 據。例如，若數字存儲示波器以50納秒/格的掃描數度顯示頻率為10MHz波形，則每次顯示 更新都會顯示該波形的5個周期，佔500納秒。每秒觀測60次500納秒意味著每秒鐘內用了 30微秒的時間捕獲波形，它只佔用了實時事件0.003%的時間來捕獲波形。這幾乎沒法觀察 實時事件中的稀有事件。傳統的數字存儲示波器(Digital Storage Oscilloscope,簡稱DSO)採用串行處理的體系結 構來捕獲、顯示和分析信號；如圖2所示。對所有的示波器而言，都存在著信號處理與顯示 時間，在這段時間內，儀器處理最近採集的數據，復位系統，等待下一觸發事件的到來。這 樣，示波器對在這段時間內發生的所有信號都無法捕捉，處於一個採集的盲區。隨著信號處 理與顯示時間的增加，對査看到低頻度和低重複事件的可能性就會降低。發明內容本發明的目的是提供一種三維波形顯示方法和系統，其通過利用高速三維數據陣列存儲 器大大的改善了採集性能，系統輸出的數據是一個完整的三維波形圖，該波形由許多採集信 號疊加而成。本發明是採用下述技術方案實現三維波形顯示的 一種三維波形實時顯示方法，其步驟為 1) 採集模塊在微處理器和觸發模塊控制下對模擬信號進行採樣，並將採集的波形數據經 樣值存儲器輸入到數字圖像處理器；2) 數字圖像處理器將採集的波形數據存儲在三維數據存儲陣列器中，並在三維數據存儲 陣列器相應的位置上進行標記；3) 顯示控制模塊控制並輸出存儲在三維數據存儲陣列器中的波形數據到顯示器。 所述三維數據存儲陣列器為單口 RAM三維數據存儲陣列器或雙口 RAM三維數據存儲陣列器。所述的方法中數字圖像處理器在波形繪製時採用點模式繪製或矢量模式繪製。 所述的方法中數字圖像處理器將映射的波形數據在三維數據存儲陣列器相應的位置上採 用記錄其出現的概率方式進行標記。所述的方法中三維數據存儲陣列器所需的存儲容量為Zx2"xC/8個字節，其中L為採 集深度，N為採集模塊的解析度，C為數據出現的概率。所述顯示處理模塊對波形數據進行轉換，將出現的概率轉換為對應的色彩，概率的大小 對應色彩的深淺。所述的方法中觸發模塊的觸發方式包括自動觸發或單次觸發；觸發模塊的觸發深度包括 延遲觸發或預觸發。所述的方法中數字圖像處理器將映射的波形數據在三維數據存儲陣列器相應的位置上進 行標記的方法為數字圖像處理器將釆集模塊採樣的數據直接映射為顯示屏中波形顯示區內 相應的象素狀態信息，存入三維數據陣列存儲器的三維資料庫中；資料庫中都有獨立的存儲 單元，每一個單元代表著屏幕中的某位置。所述模擬信號為經調理模塊調理後的信號。所述微處理器為數位訊號處理器。一種三維波形實時顯示系統，包括採集模塊、樣值存儲器、數字圖像處理器、三維數 據存儲陣列器、顯示控制模塊、微處理器、觸發模塊、顯示器，其特徵在於採集模塊分別與樣值存儲器經數據線連接，與觸發模塊經信號控制線連接； 樣值存儲器分別與數字圖像處理器經數據線連接，與觸發模塊經數據線和信號控制線連接；數字圖像處理器分別與三維數據存儲陣列器由數據線連接，與觸發模塊經信號控制線連接； 與顯示控制模塊由數據線連接，與觸發模塊經信號控制線連接; 顯示控制模塊與顯示器經數據線連接；微處理器分別與顯示器經數據線連接，與觸發模塊經地址總線和數據線連接。 所述三維數據存儲陣列為單口 RAM三維數據存儲陣列器或雙口 RAM三維數據存儲陣列器。所述的系統中三維圖像處理器在波形繪製時釆用點模式繪製或矢量模式繪製。 所述的系統中三維圖像處理器將映射的波形數據在三維數據存儲陣列相應的位置上採用 記錄其出現的概率方式進行標記。所述的系統中三維數據存儲陣列所需的存儲容量為二x2 C/8個字節，其中L為採集 深度，N為採集模塊的解析度，C為數據出現的概率。所述顯示處理模塊對波形數據進行轉換，將出現的概率轉換為對應的色彩，概率的大小 對應色彩的深淺。所述觸發模塊的觸發方式包括自動觸發或單次觸發；觸發模塊的觸發深度包括延遲觸發或預觸發。所述的系統還包括還包括一觸發通道和一信號調理通道，所述信號調理通道分別與所述採集模塊經信號線連接，與所述觸發通道經信號線連接，與觸發模塊經控制信號線連接；所 述觸發通道與所述觸發模塊經信號線連接。所述的系統還包括一鎖相環，所述鎖相環與所述採集模塊經信號線連接。所述微處理器為數位訊號處理器。本發明的體系結構可為DSO提供獨特的波形捕獲和顯示能力，加速重構信號，本發明採用並行的體系結構完成這些功能，如圖1所示。採集模塊將釆集的波形數據經樣值存儲器送 入數字圖像處理器，樣值存儲器可以存儲與觸發事件相關的波形數據，數字圖像處理器將採 集的波形數據存儲在三維數據存儲陣列器上，並在三維數據存儲陣列器相應的位置上進行標 記，再由顯示控制模塊將波形數據高速的送往後端，或直接進行顯示。觸發模塊在微處理器 控制下實現對採樣時鐘的管理、觸發深度的控制(實現延遲觸發、預觸發)等。三維數據存儲陣列器主要進行波形數據存儲。本發明的核心——數字圖像處理器(Digital Graphic Processor,簡稱DGP)——採用可編程邏輯器件的硬體構架捕獲波形，提供高速率的波形採 集率，從而增加了證明數字系統中的瞬態事件的可能性，信號的可視化程度很高。數字圖像 處理器將採集的波形數據存儲在三維數據存儲陣列器上，並在三維數據存儲陣列器相應的位
置上進行標記，其原理為DGP將採集模塊採樣的數據直接映射為彩色液晶顯示屏中波形顯 示區內相應的象素狀態信息，存入三維數據陣列存儲器中；微處理器與DGP系統一道並行工 作，完成顯示管理、自動測量和設備調節控制工作，同時，又不影響示波器的採集速度，並 在三維空間顯示信號時間、幅度和以時間為參變量的幅度變化；針對示波器顯示屏幕的每 一個點，其實質是不斷更新的資料庫，三維數據陣列存儲器中都有獨立的存儲單元，每一個 單元代表著屏幕中的某位置， 一旦採集到波形，波形數據就映射到三維數據陣列存儲器的單 元組內；當波形涉及到該單元，單元內部就加入亮度信息；沒有涉及到則不加入。因此，如 果波形經常掃過的地方，亮度信息在單元內會逐步累積。當三維數據陣列存儲器內的信息傳 送到示波器的顯示屏後，根據各點發生的信號頻率的比例，顯示屏展示加入亮度形式的波形 區域。假設三維數據陣列存儲器中數據存儲深度為L (由顯示整幅波形的總樣值數確定，可看 作圖像的長)，採集模塊的解析度N (2^可看作圖像的寬)，數據出現的概率為C,則所需的存儲容量為i:x2"xC/8個字節。例如，存儲深度為500，採集模塊的解析度為8，數據出現的概率用16位寬的數值表示，則所佔用的存儲容量是250KByte;該三維圖像可看作是在 時間軸上有500個時間點；每個時間點上有256個存儲單元形成，它代表的是在這個時間點 上的幅度信息；每個存儲單元佔16位，用來表示多幅波形疊加在一起，同一個幅度值出現的 概率。在實際實現時，三維數據陣列存儲器中的相鄰存儲位置對應於三維圖像的寬，即2 且 繪製工作按從上到下，從左到右的方式進行，則當一次採集的L個數據(其大小用義,表示， i從O到L-l)按時間順序依次進入數字圖像處理器時，則第i列恰好對應於X,，處理器將根 據I,的值繪製第i列，第X,行存儲單元。既然存儲器中的相鄰存儲位置對應於三維圖像的寬2"，則每列的起始地址是2"的整數 倍，即第i列的起始地址為256xZ，那麼當義,到達數字圖像處理器時，對應的存儲位置是-.formula see original document page 7 其中《,+2W ， 〖0=0 在繪製三維波形圖中，特別在刷新屏幕後又重新採集數據並繪製時，應該首先清除三維
數據陣列存儲器的內容，以後繪製時，它將讀取位圖的原有內容，力B 1，並將結果寫回同樣 的存儲單元，直到下一次刷新屏幕。這樣在屏幕刷新一次的時間S內，整個採集系統可能已 經採集了M屏數據，這M屏數據都疊加到了三維數據存儲陣列器中，存儲單元中保存了在 屏幕一次刷新的時間內該波形數據點出現次數。若實際實現時採用的是單口 RAM作三維數 據存儲陣列器，則採集系統會在每次屏幕刷新時間T內關閉，等待波形顯示處理模塊以每秒Zx2WxC/8/r的數據傳輸率讀取圖像，更形屏幕波形，同時要對讀取的數據進行轉換，即將出現的單純的概率轉換為對應的色彩。數據值大的對應波形數據點出現的概率高，相應的 波形顏色要深，而數據值小的對應波形數據點出現的概率低，相應的波形顏色要淺。若實現 時採用了雙口 RAM作三維數據存儲陣列器，則即使是在波形顯示處理模塊讀取圖像，更新 屏幕波形的時間內，採集系統也可繼續工作。對應於數字存儲示波器的矢量和點顯示模式，在波形繪製時，對點模式就只需要繪製對 應信號某一點的時間和幅度上的存儲單元，而在矢量顯示模式下，數字圖像處理器將繪製每 一列中對應的信號的最大和最小值之間的所有存儲單元。本發明的積極效果本發明可以以每1/30秒(這大約是人類眼睛能夠覺察到的最快速度)的速度將存儲到三 維數據陣列存儲器中的波形數據直接送到顯示器。波形數據直接轉換，以及直接把三維數據 庫中波形數據拷貝到顯存中，兩者共同作用，改變了其他體系在數據處理方面的瓶頸，其結 果是增強了顯示更新能力，縮短了數據採集盲區，信號細節、間斷事件和信號的動態特性都 能採集。本系統可以實現連續的波形數據採集(採用雙口 RAM)，或者只在屏幕更新期間暫 停(採用單口 RAM)，因此在實時採集時將可能達到最大的波形捕獲速率，且沒有漏掉任何 一次觸發事件。


圖1.本發明的原理框2.傳統數字存儲示波器的系統框圖具體實施方式
本發明的體系結構可為DSO提供獨特的波形捕獲和顯示能力，加速重構信號，本發明採 用並行的體系結構完成這些功能，如圖1所示。本發明釆用ATMEL公司型號為AT84AD001
的A/D採樣與樣值存儲器進行信號採集和樣值存儲，其包括採集模塊和樣值存儲器，解析度 是8BIT，最高採樣率是1GSPS，數據輸出速率可降為500MHz，其接口支持LVDS，微處理 器採用一款高性能的數位訊號處理器(DSP)。而現場可編程門陣列(Field Programmable Gate Array,簡稱FPGA)採用ALTERA公 司的StratixIII系列的FPGA，它具有經過優化的三種型號，其中StratixIII E系列的FPGA專 門增強了存儲器和數位訊號處理器資源，適用於對存儲和DSP要求較高的應用。其中含有 21Mbit的存儲器，性能超過600MHz，提供了雙埠RAM支持。同時它還支持包括雙數據 流速率(Dual Date Rate,簡稱DDR)在內的外部動態隨機存儲器(Dynamic Random-Access Memory,簡稱DRAM)和靜態隨機存儲器(Static Random-Access Memory,簡稱SRAM) 接口、高速低電壓差分接口 (LVDS)、鎖相環(PLL)時鐘管理。在實時採樣方式下，模擬信號經過前端信號調理通道的調理進入A/D採樣與樣值存儲器， A/D採樣與樣值存儲器將以1GSPS的速率採樣信號，並通過LVDS接口 ，以500MHz的速率 送到數字圖像處理器。同時數位訊號處理器通過控制觸發模塊實現對A/D採樣與樣值存儲器 的觸發方式(自動、單次)、觸發深度(延遲觸發、預觸發)等的控制。數據流經過A/D採 樣與樣值存儲器存儲與觸發事件相關的波形數據後送入數字圖像處理器，後者實時的實現了 對每個波形數據的映射，並在三維數據存儲陣列器相應的位置上進行標記(記錄其出現的次 數，記錄的次數不同，也即反映出波形在這一位置上出現概率的大小，在液晶屏上就表現為 顏色的深淺)。由於採用了雙口RAM作三維數據存儲陣列器，那麼對於顯示控制模塊，就只 需要在屏幕波形刷新期間，將波形數據最快的傳送到屏幕；或者直接送到外圍的高速存儲器 中，由數位訊號處理器來進行後端處理。
權利要求
1.一種三維波形實時顯示方法，其步驟為1)採集模塊在微處理器和觸發模塊控制下對模擬信號進行採樣，並將採集的波形數據經樣值存儲器輸入到數字圖像處理器；2)數字圖像處理器將採集的波形數據存儲在三維數據存儲陣列器中，並在三維數據存儲陣列器相應的位置上進行標記；3)顯示控制模塊控制並輸出存儲在三維數據存儲陣列器中的波形數據到顯示器。
2. 如權利要求l所述的方法，其特徵在於所述三維數據存儲陣列器為單口 RAM三維數據存 儲陣列器或雙口 RAM三維數據存儲陣列器。
3. 如權利要求l所述的方法，其特徵在於數字圖像處理器在波形繪製時採用點模式繪製或矢 量模式繪製。
4. 如權利要求1所述的方法，其特徵在於數字圖像處理器將映射的波形數據在三維數據存儲 陣列器相應的位置上採用記錄其出現的概率方式進行標記。
5. 如權利要求1或2所述的方法，其特徵在於三維數據存儲陣列器所需的存儲容量為 Zx2WxC/8個字節，其中L為釆集深度，N為採集模塊的解析度，C為數據出現的概率。
6. 如權利要求4所述的方法，其特徵在於所述顯示處理模塊對波形數據進行轉換，將出現的 概率轉換為對應的色彩，概率的大小對應色彩的深淺。
7. 如權利要求1所述的方法，其特徵在於觸發模塊的觸發方式包括自動觸發或單次觸發；觸 發模塊的觸發深度包括延遲觸發或預觸發。
8. 如權利要求1或4所述的方法，其特徵在於數字圖像處理器將映射的波形數據在三維數據 存儲陣列器相應的位置上進行標記的方法為數字圖像處理器將採集模塊採樣的數據直接映 射為顯示屏中波形顯示區內相應的象素狀態信息，存入三維數據陣列存儲器的三維資料庫中； 資料庫中都有獨立的存儲單元，每一個單元代表著屏幕中的某位置。
9. 如權利要求l所述的方法，其特徵在於所述模擬信號為經調理模塊調理後的信號。
10. 如權利要求1所述的方法，其特徵在於所述微處理器為數位訊號處理器。
11. 一種三維波形實時顯示系統，包括採集模塊、樣值存儲器、數字圖像處理器、三維數據存儲陣列器、顯示控制模塊、微處理器、觸發模塊、顯示器，其特徵在於採集模塊分別與樣值存儲器經數據線連接，與觸發模塊經信號控制線連接； 樣值存儲器分別與數字圖像處理器經數據線連接，與觸發模塊經數據線和信號控制線連接；數字圖像處理器分別與三維數據存儲陣列器由數據線連接，與觸發模塊經信號控制線連 接；三維數據存儲陣列器分別與顯示控制模塊由數據線連接，與觸發模塊經信號控制線連接; 顯示控制模塊與顯示器經數據線連接；微處理器分別與顯示器經數據線連接，與觸發模塊經地址總線和數據線連接。
12. 如權利要求11所述的系統，其特徵在於所述三維數據存儲陣列為單口 RAM三維數據存 儲陣列器或雙口 RAM三維數據存儲陣列器。
13. 如權利要求ll所述的系統，其特徵在於三維圖像處理器在波形繪製時採用點模式繪製或 矢量模式繪製。
14. 如權利要求ll所述的系統，其特徵在於三維圖像處理器將映射的波形數據在三維數據存 儲陣列相應的位置上採用記錄其出現的概率方式進行標記。
15. 如權利要求11或12所述的系統，其特徵在於三維數據存儲陣列所需的存儲容量為 Zx2WxC/8個字節，其中L為釆集深度，N為採集模塊的解析度，C為數據出現的概率。
16. 如權利要求14所述的系統，其特徵在於所述顯示處理模塊對波形數據進行轉換，將出現 的概率轉換為對應的色彩，概率的大小對應色彩的深淺。
17. 如權利要求ll所述的系統，其特徵在於所述觸發模塊的觸發方式包括自動觸發或單次觸 發；觸發模塊的觸發深度包括延遲觸發或預觸發。
18. 如權利要求ll所述的系統，其特徵在於還包括一觸發通道和一信號調理通道，所述信號 調理通道分別與所述採集模塊經信號線連接，與所述觸發通道經信號線連接，與觸發模塊經 控制信號線連接；所述觸發通道與所述觸發模塊經信號線連接。
19. 如權利要求ll所述的系統，其特徵在於還包括一鎖相環，所述鎖相環與所述採集模塊經 信號線連接。
20. 如權利要求ll所述的系統，其特徵在於所述微處理器為數位訊號處理器。
全文摘要
本發明公開了一種波形實時顯示方法和系統，其方法為採集模塊將採集的波形數據經樣值存儲器送入數字圖像處理器，數字圖像處理器將採集的波形數據存儲在三維數據存儲陣列器上，並在三維數據存儲陣列器相應的位置上進行標記，再由顯示控制模塊將波形數據高速的送往後端，或直接進行顯示；本系統採用並行的體系結構完成波形捕獲和顯示功能，突破了數據處理方面的瓶頸。本發明增強了顯示更新能力，縮短了數據採集盲區，信號細節、間斷事件和信號的動態特性都能採集。
文檔編號G01R13/00GK101149398SQ20071012180
公開日2008年3月26日 申請日期2007年9月14日 優先權日2007年9月14日
發明者芃 葉, 張沁川, 浩 曾, 王厚軍, 黃建國 申請人:電子科技大學