具有碳化矽鈍化層的碳化矽雙極結型電晶體及其製造方法
2023-09-19 01:35:35 2
專利名稱：具有碳化矽鈍化層的碳化矽雙極結型電晶體及其製造方法
技術領域：
本發明涉及功率半導體器件和製造半導體功率器件的相關方法，更具體地，涉及碳化矽功率器件和製造碳化矽功率器件的相關方法。
背景技術：
功率器件被廣泛地用於傳輸大電流和/或支持高電壓。傳統的功率器件通常由單晶矽半導體材料製成。一種類型的功率器件是雙極結型電晶體(BJT)。BJT是公知和常用的功率器件。BJT典型地包括具有彼此靠近的兩個相對p-n結的半導體材料。因此，BJT可以稱為「n-p-n」或「p-n-p」電晶體。
在工作中，電流載流子進入與p-n結的其中一個鄰接的第一導電型半導體材料區，其被稱為發射極。大部分的電荷載流子從鄰接另一p-n結的第一導電型的半導體材料區離開器件，其被稱為集電極。用作基極的小部分半導體材料位於集電極和發射極之間，其具有與集電極和發射極的第一導電型相反的第二導電型。BJT的這兩種p-n結形成在集電極與基極相遇之處和基極與發射極相遇之處。
當電流注入到基極或從基極提取時，取決於BJT是n-p-n還是p-n-p，可以從發射極移動到集電極的電荷載流子即電子或空穴的流動可以被影響。典型地，施加在基極的小電流可以按比例地控制通過BJT的更大電流，使其對於電子線路的元件有效。在由B.Streetman(第二版(1980)，第7章)著的Solid State Electronic Device中討論了BJT的結構和工作細節，這裡引入其全部內容作為參考。
構成器件的材料會影響器件的可操作性和有效性。例如，傳統的BJT典型地由矽(Si)形成，但也可以包括砷化鎵(GaAs)和磷化銦(InP)。碳化矽(SiC)也已經用作BJT的材料。SiC具有潛在有利的半導體特性，例如寬禁帶、高電場擊穿強度、高導熱性、高熔點和高飽和電子漂移速度。因此，相對於在其它半導體材料例如Si中形成的器件，在SiC中形成的電子器件可以具有在更高溫度下、在更高的功率密度、以更高速度、以更高的功率電平和/或在高輻射密度下工作的能力。
由於在高頻率、高溫和/或高功率電平下工作的能力，在例如用於雷達和通信、用於高功率開關應用和用於高溫操作例如噴射機引擎控制的高頻發射機的應用中非常需要SiC電晶體。因此，生產器件質量的SiC和由SiC形成的器件的方法幾十年來成為科學家和工程師的興趣點。
SiC以超過150不同的多類型或晶體結構結晶，其中最常見的為3C、4H和6H，其中「C」表示「立方體的」，和「H」表示「六方的」。SiC通常是很難用在半導體器件的材料。特別地，SiC的高熔點可以使得技術，例如合金化和摻雜劑的擴散，更困難，因為進行這樣操作所需的許多其它材料容易在用於SiC的高溫下被擊穿。SiC也是極硬的材料，且實際上SiC最常用的用途是研磨劑。儘管這些可能的困難，已經利用SiC製造了結、二極體、電晶體和其它器件。
例如，在Palmour等人的美國專利No.4,945,394中討論了SiC BJT，這裡引入其全部內容作為參考。如這裡討論的，SiC BJT具有利用高溫離子注入形成為阱的發射極和基極。並且，在Singh等的美國專利No.6,218,254中也討論了SiC BJT，這裡引入其全部內容作為參考。如這裡所討論的，使用外延生長和高溫離子注入形成具有基極和發射極的SiC BJT。Singh進一步討論了用可除去的電介質間隙壁以改進基極區和發射區的對準。
SiC BJT也可以包括至少一個用於基極和/或發射極的高摻雜注入區。注入區的形成可以對SiC晶體產生破壞。例如，由於注入引起的缺陷產生的表面複合電流，會減小器件的電流增益。由於可以從注入工藝產生的缺陷產生的基極區中的堆垛層錯，器件的電流增益可以作為時間的函數被減小。並且，在這些器件中存在的高摻雜發射區可能具有差的壽命，其可以進一步減小器件的電流增益。
現在參考圖1，將會討論傳統的SiC BJT的截面圖。如圖1中所示，在高摻雜N+SiC襯底114上提供N-SiC外延(epi)集電極層116。N+SiC襯底114和N-SiC epi集電極層116可以限定用於器件的集電極110。在N-SiC epi集電極層116上提供p-型(P)SiC epi基極層120。如圖1中所示，在p-型SiC基極層120上提供n-型epi發射極臺130(N+)。發射極臺130可以通過選擇性的外延生長和/或外延生長和隨後的蝕刻形成。並且，高摻雜(P+)區124可以通過注入技術形成在基極層120中。特別地，P+基極區124的注入可以在從約650℃到約1100℃的溫度下使用具有能量從約20keV到約360keV的鋁離子(Al+)進行。如上所述，這個注入可以導致對SiC晶體的損壞，且其不會被高溫活化退火(1600-1700℃)完全除去。
特別地，由注入引入的缺陷可以產生表面複合電流和導致在器件的基極層中形成堆垛層錯。這個關係由等式表示β＝iC/iB其中β表示電流增益，iC表示集電極電流，iB表示基極電流。基極電流iB可以進一步表示為iB＝iBr+iBi+iBsr；其中iBr是複合電流，iBi表示橫跨發射結注入的多數載流子，和iBsr表示表面複合電流。電流增益可以由等式表示β＝iC/(iBr+iBi+iBsr)因此，在基極區中的表面複合電流iBsr的任何增加可以產生對器件的更低的電流增益。
再次參考圖1，在器件表面上提供電介質鈍化層140。電介質鈍化層140可以包括二氧化矽和/或氮化矽。BJT進一步包括基極(B)接觸122，發射極(E)接觸132和集電極(C)接觸112。可以提供由N+114、130和P+124表示的高摻雜區以改善歐姆接觸的質量。基極、發射極和集電極接觸122、132和112分別可以包括包括歐姆金屬和/或覆蓋層金屬的多層結構。應當理解雙極電晶體的其它實施例可以消除如圖1所示的一個或多個層和/或區，或可以增加附加的區和/或層。
不幸地是，已經發現例如如圖1中所示，SiC BJT的電流增益，可以在典型的工作條件下隨著時間而降低。特別地，圖2A-2D說明了具有在10A下分別持續了0分鐘、15分鐘、30分鐘和16小時的增加的積累應力的SiC BJT的輸出特性。在15分鐘的工作之內出現了電流增益降低，圖2A-2D的以後的輸出特性示出了連續的降低。
發明內容
根據本發明一些實施例的雙極結型電晶體(BJT)包括第一導電型的碳化矽集電極層，在碳化矽集電極層上的與第一導電型不同的第二導電型的外延碳化矽基極層，和遠離碳化矽集電極層在外延矽基極層上的第一導電型的外延碳化矽發射極臺。在碳化矽發射極臺外的外延碳化矽基極層的至少一部分上提供第一導電型的外延碳化矽鈍化層。
在某些實施例中，第一導電型的外延碳化矽鈍化層具有第一導電型的載流子濃度並具有一厚度，其中選擇載流子濃度和厚度以在雙極結型電晶體上的零偏壓時通過外延碳化矽基極層完全耗盡外延碳化矽鈍化層。更特別地，在某些實施例中，第一導電型的碳化矽鈍化層具有第一導電型的載流子濃度C，和具有根據下面等式選擇的厚度TqCT22s2.7]]>其中q是元電荷，εs是碳化矽的介電常數。
外延碳化矽鈍化層可以在基極層上具有多種延伸，可以根據本發明的多個實施例延伸到發射極臺。例如，在某些實施例中，外延碳化矽發射極臺包括與外延碳化矽基極層遠離的頂面，和在該頂面和外延碳化矽基極層之間延伸的側壁。在某些實施例，外延碳化矽鈍化層在碳化矽臺之外的外延碳化矽基極層的至少一部分上但不在側壁上延伸。在其它實施例中，外延碳化矽鈍化層也在側壁但不是在頂面上延伸。在其它實施例中，外延碳化矽鈍化層也在頂面上延伸。
並且，可以為在碳化矽基極層上的第一導電型的外延碳化矽鈍化層提供多種延伸。具體地，在某些實施例中，碳化矽基極層包括第一部分和從發射極臺分開比第一部分具有更高載流子濃度的第二部分。在某些實施例中，外延碳化矽鈍化層在外延碳化矽基極層上從鄰近碳化矽臺延伸到鄰近第二部分。在其它實施例中，外延碳化矽鈍化層從相鄰碳化矽發射極臺延伸到第二部分。在其它實施例中，鈍化層從碳化矽發射極臺延伸到鄰近第二部分。在另一實施例中，鈍化層從碳化矽臺延伸到第二部分。基極層的第二部分可以通過在從發射極臺分開的第一部分中注入而形成，和/或可以是在從發射極臺分開的第一部分上的外延基極臺。
在另一實施例中，電介質鈍化層可以遠離外延碳化矽基極層在外延碳化矽鈍化層上提供。電介質鈍化層可以包括二氧化矽。並且，在某些實施例中，外延碳化矽發射極臺可以包括鄰近外延碳化矽基極層的第一部分，和在第一部分上且遠離外延碳化矽基極層的第二部分上，其中第二部分具有比第一部分更高的載流子濃度。最後，在其它實施例中，可以使用單層和/或多層結構提供集電極、基極和發射極接觸。
雙極結型電晶體可以根據本發明的多種實施例，通過在與第二導電型不同的第一導電型碳化矽集電極層上外延生長第二導電型的碳化矽基極層和在碳化矽基極層上外延生長第一導電型的碳化矽發射極臺而製造。第一導電型的碳化矽鈍化層在碳化矽發射極臺外部的碳化矽基極層上的至少一部分上外延生長。這些外延生長的任何或全部可以採用覆蓋生長、覆蓋生長後是選擇性蝕刻，和/或選擇性外延生長。在某些實施例中，載流子濃度和/或碳化矽鈍化層厚度可以如上所述提供。並且，碳化矽鈍化層的延伸可以以如上所述的任意一種提供。
在本發明的另一實施例中，比碳化矽基極區更高的載流子濃度的區被注入到碳化矽基極層中，並與發射極臺分開，外延生長碳化矽鈍化層以在碳化矽基極層上從鄰近碳化矽發射極臺延伸到被注入的區。在另一實施例中，在碳化矽基極層上並與發射極臺分開外延生長第二導電型的基極臺，外延生長碳化矽鈍化層以在外延碳化矽基極層上從鄰近碳化矽發射極臺到鄰近但是與基極臺分開的部分延伸。在碳化矽鈍化層上形成電介質鈍化層。
因此，根據本發明的一些實施例的雙極結型電晶體可以包括碳化矽襯底和在基極區的至少一部分上且與基極區相反的導電型的外延碳化矽鈍化層，該襯底包括發射極、基極和集電極區。外延碳化矽鈍化層可以設置以在雙極結型電晶體上的零偏壓下完全耗盡。電介質鈍化層也可以在遠離基極區的碳化矽鈍化層上提供。碳化矽鈍化層的延伸可以如上所述。
圖1是碳化矽(SiC)雙極結型電晶體(BJT)的截面圖。
圖2A-2D用圖說明了傳統SiC BJT隨著時間電流增益的降低。
圖3是根據本發明的多種實施例的SiC BJT的截面圖。
圖4是說明電流增益下降的潛在原因的SiC BJT的截面圖。
圖5-10是根據本發明的多種實施例的SiC BJT的截面圖。
圖11是可以進行以根據本發明的多種實施例製造SiC BJT的操作的流程圖。
具體實施例方式
本發明現在將參考附圖更全面地描述，其中示出了本發明。然而，本發明可以以許多不同形式體現，以及不應該被解釋為局限於這裡所述的。更確切的，提供這些實施例以使該說明書更全面和完整，和把本發明的範圍完全轉達給本領域技術人員。在附圖中，為了清楚可以誇大層和區地尺寸和相對尺寸。
應當理解當元件或層被稱為在「上」、「連接到」或「耦聯到」另一元件或層時，其可以直接在上，連接或耦合到其它元件或可存在插入元件或層。相反，當元件被稱為「直接在之上」、「直接連接到」或「直接耦聯到」另一元件或層時，不存在插入元件或層。從頭到尾相同的附圖標記表示相同的元件。如這裡所使用的，術語「和/或」包括相關列出的項目的任意一個或一個或多個的組合。
應當理解在通篇中，雖然在這裡可以使用術語第一、第二等以描述多種元件、部件、區、層和/或部分，這些元件、部件、區、層和/部分不應該被這些術語限制。這些術語僅僅用於把一個元件、部件、區、層或部分與其它元件、部件、區、層或段區分開。因此，下面討論的第一元件、部件、區、層或部分在不脫離本發明技術的情況下，可以被稱作第二元件、部件、區、層或部分。
並且，這裡可以使用相對術語例如「下部」或「底部」和「上部」或「頂部」以描述如圖中所述的一個元件與另一元件的關係。應當理解相對術語想要包括與圖中描述的方向不同的器件方向。例如，如果圖中的器件被翻轉了，描述的在其它元件的「下」側上的元件將會位於該其它元件的「上」側上。典型術語「下」，因此，可以包括「下部」和「上部」方向，取決於圖的具體方向。同樣地，如果在一個圖中的器件被翻轉了，描述為在其它元件「下部的」或「在...之下」的元件然後會位於該其它元件「之上」。典型術語「下部」或「在...之下」可以因此包括「在...之上」和「在...之下」兩種。
如這裡所使用的，術語「鄰近」意思是一個元件在另一元件附近延伸，其包括接近地分開、接觸和/或覆蓋另一元件。相反，當元件被描述為延伸「到」另一元件或「從」另一元件延伸時，意思是該元件實際上接觸或覆蓋了該另一元件，不包括該元件從另一元件分開的情況。
下文參考作為本發明的理想實施例示意性說明的截面圖描述本發明的實施例。同樣地，從該說明書的表達得出的變體，例如，製造技術和/或容限(tolerance)是預期的。因此，本發明的實施例不應該被解釋為局限於這裡描述的區域的特定形狀，而應當包括從例如製造得到的形狀上的變體。例如，描述為矩形的注入區，典型地具有倒圓的或彎曲的特徵和/或在其邊緣具有注入濃度的梯度，而不是從注入到非注入區的突變。同樣地，由注入形成的隱埋區可以在隱埋區和進行注入的表面之間的區中得到一些注入。因此，在圖中說明的區實際上是示意性的，它們的形狀並不傾向於說明器件的區的精確形狀，並且不傾向於限制本發明的範圍。
除非另有現定，這裡使用的所有術語(包括技術和科學術語)具有被本領域技術人員之一通常理解的本發明所屬的相同含義。應當進一步理解術語，例如在一般使用的詞典中現定的那些術語，應當被解釋為具有與相關技術和本說明書的上下文中他們的含義一致的含義，並且不應當以理想或過度正式的意義被解釋，除非在這裡特別地限定。
參考用於多個層/區的具體極性導電型描述本發明的實施例。然而，本領域技術人員會理解，區層的極性可以被反向以提供相反極性的器件。例如，術語「第一導電型」和「第二導電型」指相反導電型例如n或p型，然而，這裡描述和說明的每個實施例也包括其互補的實施例。
具體地BJT是包括非常接近的兩個背靠背的p-n結的有源、三端子半導體器件。BJT廣泛地表現為n-p-n或p-n-p，取決於它們相應基極區、集電極區和發射極區的導電型。可以理解雖然通篇僅僅討論了n-p-n型BJT，本發明的實施例並不局限於這種結構。例如，在不脫離本發明範圍的情況下，通過倒轉所述導電型，也可以提供p-n-p電晶體。並且，這裡所述的BJT結構可以重複以提供功率器件，以使這裡所述的結構可以提供整個功率器件或用於功率器件的單位單元。
本領域技術人員知道，碳化矽的摻雜區可以通過外延生長和/或通過注入形成。例如，碳化矽的p型區可以通過在有p型摻雜劑的情況下生長或者通過在未摻雜的p型或n型外延層中注入p型摻雜劑而形成。從外延生長得到的結構與從注入得到的結構不同。因此，術語「外延層/區」和「注入層/區」在結構上區別於碳化矽層/區，且在這裡可以被用於碳化矽的層/區的結構特徵的列舉，或用於形成碳化矽的層/區的方法的列舉。例如在Kong等的美國專利No.5,011,549和4,912,064中討論了SiC外延層的製造，這裡引入其全部內容作為參考，就像他們全文被闡述了一樣。
本發明的一些實施例提供具有外延碳化矽(SiC)基極區和多層外延發射極區的雙極結型電晶體(BJT)。根據本發明一些實施例的BJT中的外延SiC基極區的使用可以取消對注入和隨後的高溫退火的需要，所述工藝可以導致對SiC晶體的損壞，和由此導致器件的電流增益的減小。因此，根據本發明一些實施例的BJT可以相對於傳統器件具有改良的電流增益。並且，使用多層外延SiC發射區可以使器件的電流增益進一步地提高。然而，本發明的其它實施例可以使用單層外延發射極區和/或注入的高導電率基極區。
現在參考圖3，將會討論根據本發明一些實施例的BJT截面圖。如圖3中所示，可以提供碳化矽(SiC)襯底314。襯底314的極性可以是具有多型例如3C、2H、4H或15R的n-型或p型SiC。為了示例的目的，根據在圖3中說明的本發明實施例討論的器件，包括n型SiC襯底314。如圖3中所述，襯底314是高摻雜n型SiC(N+)。如這裡所使用的，「P+」或「N+」指由比襯底或相同或另一層的鄰近或其它區中存在的載流子的濃度更高的載流子濃度限定的區。同樣地，「P-」或「N-」指由比相同或另一層的鄰近或其它區中存在的載流子濃度更低的載流子濃度限定的區。襯底314可以利用n型摻雜劑，例如氮摻雜。襯底可以具有從約1.0×1018cm-3到約5.0×1019cm-3的載流子濃度和從約200μm到約500μm的厚度。
如圖3中進一步說明，在SiC襯底314上提供外延集電極層316。外延集電極層316可以利用n型摻雜劑，例如氮摻雜。外延集電極層316可以具有從約1.0×1013cm-3到約1.0×1018cm-3的載流子濃度，和從約1.0μm到約250μm的厚度。襯底314和外延SiC集電極層316可以提供BJT的集電極(C)310。然而，在其它實施例中，可以使用非導電襯底，集電極層316可以提供集電極。外延基極層320提供在外延集電極層316上並可以利用p型摻雜劑例如鋁或硼摻雜。外延基極層320可以具有從約1.0×1015cm-3到約5.0×1019cm-3的載流子濃度和從約0.1μm到約10μm的厚度。
在一些實施例中，注入的和/或外延的SiC基極接觸區324提供在外延基極層320中和/或上。如圖3中所示，SiC基極接觸區324可以被注入在碳化矽外延基極層320中。然而，在其它實施例中，SiC基極接觸區324可以遠離SiC外延集電極層316在SiC外延基極層320上生長。在一些實施例中，注入的SiC基極接觸區324其中可以包括非均勻載流子濃度。並且，在其它實施例中，可以提供如圖3中所述的相對均勻的濃度。
在其它實施例中，外延碳化矽基極接觸區可以在碳化矽基極層320上生長，下面將詳細描述。在一些實施例中，外延碳化矽基極接觸區可以包括單層。並且，在其它實施例中，外延SiC基極接觸區可以包括在外延基極層320上的第一p型外延SiC區，和在第一p型外延SiC區上的第二p型外延SiC區。在一些實施例中，第一p型外延SiC區具有從約1.0×1018cm-3到約1.0×1019cm-3的載流子濃度和從約0.1μm到約10μm的厚度。第二p型外延SiC區具有從約1.0×1019cm-3到約5.0×1020cm-3的載流子濃度和從約0.1μm到約3.0μm的厚度。外延基極層320和注入/外延SiC基極接觸區可以提供根據本發明的一些實施例BJT的基極(B)區。並且，在其它實施例中，SiC基極接觸區可以是單p型區，和在其它實施例中，完全不需要提供基極接觸區。
如圖3中進一步所示，在外延基極層320上提供外延SiC發射極臺330。如所述，外延SiC發射極臺330具有n型導電性。在一些實施例中，外延SiC發射極臺330分別具有第一(N)和第二(N+)部分。在這些實施例中，外延SiC發射極臺的第一部分可以在外延基極層320上提供，並可以利用n型摻雜劑例如氮摻雜。外延SiC發射極臺330的第一部分可以具有從約1.0×1017cm-3到約5×1019cm-3的載流子濃度和從約0.1μm到約5.0μm的厚度。外延SiC發射極臺330的第二部分可以利用n型摻雜劑摻雜，例如氮，並可以具有相對於第一部分更高的載流子濃度。具體地，外延SiC發射區的第二部分105可以具有從約5×1018cm-3到約5×1020cm-3的載流子濃度和從約0.1μm到約3.0μm的厚度。因此，根據本發明的一些實施例，外延SiC發射極臺330包括可以提供改良的注入效率的低摻雜n型層和可以提供改善的接觸表面的高摻雜n型層。然而，在其它實施例中，外延碳化矽發射極臺330可以包括如圖3中所示的單個區。外延碳化矽發射極臺330可以通過覆蓋外延和蝕刻和/或通過選擇性外延生長製造。
應當理解雖然如圖3中所述的本發明的實施例包括注入/外延SiC基極區324和外延SiC發射極臺330，本發明的實施例並不局限於這種結構。例如，根據本發明的一些實施例，在沒有外延SiC基極區的情況下，可以提供具有第一(N)和第二(N+)部分的外延SiC發射極區。
圖3的SiC BJT的其它詳細設計和製造方面，在本詳細說明書中的前部分所述，提供在2005年9月16日申請的序列號為No.11/229,474、Agarwal等的題為「Silicon Carbide Bipolar Junction Transistors Having Epitaxial Base regions andMultilayer Emitter and Methods of Fabrication the Same」的申請，這裡引入其全部內容作為參考。
仍然參考圖3，在碳化矽發射極臺330外部在外延碳化矽基極層320的至少一部分上提供N型外延碳化矽鈍化層350。外延碳化矽鈍化層350可以被認為在碳化矽基極層320的外表面的至少一部分上延伸，在碳化矽發射極臺330外部。在不希望被任何工作理論限制的情況下，由於在表面複合的增加，如圖4中所示，在已經被例如通過熱生長二氧化矽隨後是沉積/緻密化的二氧化矽層的電介質鈍化層140鈍化的發射極130和基極120之間，可以產生在圖2A-2D中示出的電流增益降低。由於在碳化矽/二氧化矽界面處產生界面陷阱，可以產生表面複合。
強烈對比，如圖3中所示，本發明的實施例可以在第二導電型的外延碳化矽基極區的至少一部分上提供第一導電型的外延碳化矽鈍化層。在一些實施例中，在這個鈍化層350中的總電荷可以被選擇，以使得在零器件偏時，由於約2.7伏特的內建電勢碳化矽鈍化層350可以被完全耗盡。外延碳化矽表面鈍化層350可以幫助減小或抑制表面複合。在圖2A-2D中示出的電流增益的減小隨後可以被停止或有效地減小。在本發明的一些實施例中，第一導電類型的外延碳化矽鈍化層具有第一導電類型(這裡是n型)的載流子濃度C，和具有根據下列等式選擇的厚度TqCT22s2.7]]>其中q是元電荷(1.6×10-19庫倫)，εs是碳化矽的介電常數。
繼續圖3的說明，在碳化矽鈍化層350上和/或外延發射極臺330上在基極層320上提供電介質鈍化層340。電介質鈍化層340可以包括例如，熱生長二氧化矽(SiO2)、化學汽相沉積SiO2和/或化學汽相沉積氮化矽(Si3N4)。可以在發射極臺330上提供適合用於n型碳化矽的歐姆金屬。如下進一步所述可以退火歐姆金屬以提供歐姆接觸。本發明的一些實施例包括導電襯底314。在本發明的這些實施例中，歐姆金屬可以遠離外延集電極層316在襯底314上提供。本領域技術人員可以理解可以使用非導電襯底實施本發明，例如半絕緣碳化矽或藍寶石，其中可以在SiC集電極層316的表面上提供用於集電極的歐姆金屬。
也可以在基極層320上提供適用於p型碳化矽的歐姆金屬。金屬和/或金屬複合物可以適用於歐姆接觸。例如，鎳和鈦鎳組合物適於對n型碳化矽的歐姆接觸，而鋁或鋁鈦組合物適合於對p型碳化矽的歐姆接觸。並且，也可以使用矽化鈷(CoSi2)作為p型碳化矽的歐姆接觸。在美國專利No.5,323,022和5,409,859說明了歐姆接觸，這裡引入其全部內容作為參考。覆蓋金屬，例如金，也可以沉積在歐姆接觸上以分別提供發射極、基極和集電極接觸332、322和312。電介質鈍化層340和接觸312、322和332的示例設計例如在上述引用的申請序列號No.11/229,474中被描述。
這裡使用的術語「歐姆接觸」指其中實際上由阻抗＝V/I的關係給出與之相關阻抗的接觸，其中在基本上所有期望的工作頻率(即與歐姆接觸相關的阻抗基本上在所有的工作頻率相同)和電流下，V是跨接接觸的電壓，I是電流。
圖3的外延碳化矽鈍化層350的範圍可以根據本發明的不同實施例而改變。具體地，在圖3中，外延碳化矽鈍化層350在外延碳化矽基極層320上從外延碳化矽發射極臺330延伸到基極接觸322。與之相反，在圖5中，外延碳化矽鈍化層350a與碳化矽發射極臺330相鄰，但是與之分開延伸，並且也與基極接觸322相鄰，但是與之分開延伸。在圖6中，外延碳化矽鈍化層延伸到碳化矽發射極臺330，與基極接觸322相鄰但是與之隔開延伸。在其它實施例中，未示出，外延碳化矽鈍化層350b可以從碳化矽發射極臺330附近延伸，但是與之隔開，並延伸到基極接觸322。
並且，在圖7的實施例中，外延碳化矽鈍化層350c至少部分地在碳化矽發射極臺330的側壁330s上延伸，但是不延伸到發射極臺330的頂部330t上。最後，如圖8中所示，外延碳化矽鈍化層350d也可以延伸到臺頂部330t上，除了臺側壁320s之外或代替臺側壁320s。應當理解圖3和5-8中示出的實施例和/或碳化矽鈍化層的其它延伸的組合和亞組合可以根據本發明的一些實施例提供。
外延碳化矽鈍化層350和350a-350d可以利用外延沉積(覆蓋和/選擇性的)製造，和可以以濃度C摻雜為第一導電型，厚度T可以在零器件偏壓下通過外延碳化矽基極層320完全耗盡外延碳化矽鈍化層。當SiC BJT的其它層具有如上所述的厚度和摻雜濃度時，碳化矽鈍化層350和350a-350d可以是0.5μm厚和具有達到約1×1016cm-3的n型摻雜濃度。在其它實施例中，可以提供約2μm的厚度和達到約8×1014cm-3的n型濃度。因此，更薄的層可以更高的摻雜，反之亦然，以滿足上述等式和/或完全耗盡碳化矽鈍化層。
圖9是根據本發明的其它實施例的SiC BJT的截面圖。對比圖8和9，提供如上所述的多層外延碳化矽發射極臺330a、330b。並且，如上所述也分別提供用於基極322、發射極332和集電極312接觸的歐姆接觸層322a、332a和312a。如圖9中所示，外延碳化矽層350d延伸到高導電注入基極接觸區324，但是不延伸到基極歐姆接觸區322a或到基極接觸金屬322。應當理解圖9的實施例可以與這裡所述的其它實施例中的任意一個或全部組合。
圖10是根據本發明的其它實施例的SiC BJT的截面圖。在這些實施例中，在基極層320上外延生長高導電(P+)基極接觸區以提供與發射極臺330分開的外延基極臺1024。基極臺1024可以包括單層，如圖10中P+示出了，或可以包括多個層，例如鄰近基極層320的相對低導電性(P)的層和在遠離基極區320的相對低導電性層上的相對高導電性(P+)層，如上所述和在上述引用的申請序列號No.11/229,474中。並且，在圖10中，示出外延碳化矽鈍化層350e在發射極臺的側壁和頂部上、和在鄰近但是與基極臺1024分開的基極層320上延伸。然而，在其它實施例中，外延碳化矽層350e不需要從基極臺1024拉回。可以理解圖10的實施例可以與這裡討論的其它實施例中的任意一個或全部組合。
圖11是可以根據本發明的多種實施例執行以製造SiC BJT的工作流程圖。參考圖11，在塊1110，外延生長碳化矽集電極、基極和發射極層。例如，N-碳化矽外延集電極層316可以外延生長在N+碳化矽襯底314上，P碳化矽外延基極層320可以生長在N-碳化矽外延集電極層316上，如上所述。發射極臺和/或基極臺可被外延生長。對於本領域技術人員方塊1110的碳化矽集電極、基極和發射極層的外延生長是公知的，在這裡不需要進一步的討論。
然而，參考塊1120，碳化矽鈍化層350和350a-350e被外延生長。覆蓋外延可以用在一些實施例中。在其它實施例中，可以設置條件以使外延更容易在水平表面而不在垂直表面上生長。在其它實施例中，可以通過使用掩模掩蔽區產生選擇性的外延沉積，其中對使用例如TaC和/或其它已知掩模材料對不希望進行外延生長的區進行掩蔽。在這些實施例的任意一個，也可以使用選擇性蝕刻。SiC鈍化層的摻雜濃度和厚度可以如上所述選擇。
然後，在塊1130中，電介質鈍化層340可以使用本領域已知的技術形成，在塊1140中，形成接觸。也可以理解不如圖11的順序進行塊1110-1140的操作。例如，在形成電介質鈍化層(塊1130)之前，可以形成接觸(塊1140)。並且，在其它實施例中，在塊1120的操作之前，可以進行塊1130和/或1140的操作。
因此，根據本發明的一些實施例的BJT可以提供包括發射極區、基極區和集電極區、和與在基極區的至少一部分上的基極區的導電類型相反的碳化矽鈍化層的碳化矽結構。應當知道碳化矽層的表面可以通過在其上形成二氧化矽層而鈍化，其會減小能級接近碳化矽導帶的界面態。在Das等的2005年9月16日申請的申請序列號為No.11/229,476、題目為「Ultra-Thin Ohmic Contacts For P-TpyeNitride Light Emitting Devices And Methods of Forming」中描述了在碳化矽層上製作氧化物層的一些技術，這裡引入其全部內容作為參考。然而，已經發現，根據本發明的一些實施例，希望代替或除了電介質碳化矽鈍化層之外提供外延碳化矽鈍化層，以使進一步抑制表面複合，由此減小或消除不希望的隨著時間的過去的電流增益的減小。基於砷化鎵(GaAs)的異質結雙極電晶體(HBT)的已經使用發射極突出部分以抑制電流增益退化。然而，GaAs HBT發射極突出部分技術可以根據材料、結構和/或製造的觀點，與本發明的實施例區別開。
在附圖和說明書中，已經公開了本發明的實施例，雖然採用了具體的術語，他們僅僅用於通用和描述的目的，本發明的範圍將在所附權利要求書闡述。
權利要求
1.一種雙極結型電晶體(BJT)，包括第一導電型的碳化矽集電極層；在碳化矽集電極層上與第一導電型不同的第二導電型的外延碳化矽基極層；遠離碳化矽集電極層的外延碳化矽基極層上的第一導電型的外延碳化矽發射極臺；和在碳化矽發射極臺外部的外延碳化矽基極層的至少一部分上的第一導電型的外延碳化矽鈍化層。
2.根據權利要求1的BJT，其中第一導電型的外延碳化矽鈍化層具有第一導電型的載流子濃度，並具有選擇以在BJT上的零偏壓時通過外延碳化矽基極層完全耗盡外延碳化矽鈍化層的厚度。
3.根據權利要求1的BJT，其中第一導電型的外延碳化矽鈍化層具有第一導電型的載流子濃度C並具有根據如下等式選擇的厚度TqCT22s2.7]]>其中q是元電荷，εs是碳化矽的介電常數。
4.根據權利要求1的BJT，其中外延碳化矽發射極臺包括遠離外延碳化矽基極層的頂部和在頂部和外延碳化矽基極層之間延伸的側壁，其中外延碳化矽鈍化層在碳化矽發射極臺外部而不是在側壁上在外延碳化矽基極層的至少一部分上延伸。
5.根據權利要求1的BJT，其中外延碳化矽發射極臺包括遠離外延碳化矽基極層的頂部和在頂部和外延碳化矽基極層之間延伸的側壁，其中外延碳化矽鈍化層在碳化矽發射極臺外部並在側壁上而不是頂部上在外延碳化矽基極層的至少一部分上延伸。
6.根據權利要求1的BJT，其中外延碳化矽發射極臺包括遠離外延碳化矽基極層的頂部和在頂部和外延碳化矽基極層之間延伸的側壁，其中外延碳化矽鈍化層在碳化矽發射極臺外部，在側壁上和在頂部上，在外延碳化矽基極層的至少一部分上延伸。
7.根據權利要求1的BJT，其中外延碳化矽基極層包括第一部分和與發射極臺分開的比第一部分的載流子濃度更高的第二部分，其中外延碳化矽鈍化層在外延碳化矽基極層上從鄰近碳化矽發射極臺延伸到鄰近第二部分。
8.根據權利要求1的BJT，其中外延碳化矽基極層包括第一部分和與發射極臺分開的比第一部分的載流子濃度更高的第二部分，其中外延碳化矽鈍化層在外延碳化矽基極層上從鄰近碳化矽發射極臺延伸到第二部分。
9.根據權利要求1的BJT，其中外延碳化矽基極層包括第一部分和與發射極臺分開的比第一部分的載流子濃度更高的第二部分，其中外延碳化矽鈍化層在外延碳化矽基極層上從碳化矽發射極臺延伸到鄰近第二部分。
10.根據權利要求1的BJT，其中外延碳化矽基極層包括第一部分和與發射極臺分開的比第一部分的載流子濃度更高的第二部分，其中外延碳化矽鈍化層在外延碳化矽基極層上從碳化矽發射極臺延伸到第二部分。
11.根據權利要求1的BJT，其中外延碳化矽基極層包括第一部分和在第一部分中並與發射極臺分開注入比第一部分更高的載流子濃度，其中外延碳化矽鈍化層在外延碳化矽基極層上從碳化矽發射極臺附近延伸到該注入。
12.根據權利要求1的BJT，進一步包括與發射極臺分開的在外延碳化矽基極層上的外延基極臺，和其中外延碳化矽鈍化層在外延碳化矽基極層上從鄰近碳化矽發射極臺延伸到鄰近基極臺但與基極臺分開。
13.根據權利要求1的BJT，進一步包括遠離外延碳化矽基極層的第二導電型的外延碳化矽鈍化層上的電介質鈍化層。
14.根據權利要求13的BJT，其中電介質鈍化層包括二氧化矽。
15.根據權利要求1的BJT，其中外延碳化矽發射極臺包括鄰近外延碳化矽基極層的第一部分和在第一部分上並遠離外延碳化矽基極層的第二部分，其中第二部分具有比第一部分更高的載流子濃度。
16.根據權利要求1的BJT，進一步包括在碳化矽集電極層上的第一導電型的碳化矽襯底；在碳化矽襯底上的集電極接觸；在外延碳化矽基極層上的基極接觸；和在外延碳化矽發射極臺上的發射極接觸。
17.製造雙極結型電晶體(BJT)的方法，包括在第一導電型的碳化矽集電極層上外延生長第二導電型的碳化矽基極層，第一導電型不同於第二導電型；在碳化矽基極層上外延生長第一導電型的碳化矽發射極臺；和在碳化矽發射極臺外部在碳化矽基極層的至少一部分上外延生長第一導電型的碳化矽鈍化層。
18.根據權利要求17的方法，其中外延生長碳化矽鈍化層包括以第一導電型的載流子濃度和以選擇以在BJT上加上零偏壓時通過碳化矽基極層完全耗盡外延碳化矽鈍化層的厚度生長第一導電型的碳化矽鈍化層。
19.根據權利要求17的方法，其中外延生長碳化矽鈍化層包括以第一導電型的載流子濃度C和根據下列等式選擇的厚度T外延生長第一導電型的碳化矽鈍化層qCT22s2.7;]]>其中q是元電荷，εs是碳化矽的介電常數。
20.根據權利要求17的方法，進一步包括在碳化矽基極層中並與發射極臺分開注入比碳化矽基極層更高載流子濃度的區，並且其中外延生長碳化矽鈍化層包括外延生長第一導電型的碳化矽鈍化層，其在碳化矽基極層上從鄰近碳化矽發射極臺延伸到被注入區。
21.根據權利要求17的方法，進一步包括在與發射極臺分開在碳化矽基極層上外延生長第二導電型的基極臺，其中外延生長碳化矽鈍化層包括外延生長第一導電型的碳化矽鈍化層，其在碳化矽基極層上從鄰近碳化矽發射極臺延伸到鄰近基極臺但與基極臺分開。
22.根據權利要求17的方法，進一步包括在遠離碳化矽基極區在碳化矽鈍化層上形成電介質鈍化層。
23.根據權利要求17的方法，其中在與第二導電型不同的第一導電型的碳化矽集電極層上外延生長第二導電型的碳化矽基極層，之前的步驟是在第一導電型的碳化矽襯底上外延生長第一導電型的碳化矽集電極層。
24.一種雙極結型電晶體(BJT)，包括包括發射極區、基極區和集電極區的碳化矽結構；和在基極區上與基極區相反的導電型的外延碳化矽鈍化層。
25.根據權利要求24的BJT，其中外延碳化矽鈍化層設置以在BJT上在零偏壓時完全耗盡。
26.根據權利要求25的BJT，進一步包括在遠離基極區在外延碳化矽鈍化層上的電介質鈍化層。
全文摘要
雙極結型電晶體(BJT)包括第一導電型的碳化矽(SiC)集電極層，在碳化矽集電極層上第二導電型的外延碳化矽基極層外延碳化矽基極層上的第一導電型的外延碳化矽發射極臺。在碳化矽發射極臺外部在外延碳化矽基極層的至少一部分上提供第一導電型的外延碳化矽鈍化層。外延碳化矽鈍化層可以設置以在零器件偏壓時完全耗盡。還公開了相關的製造方法。
文檔編號H01L21/331GK1992337SQ20061006420
公開日2007年7月4日 申請日期2006年12月22日 優先權日2005年12月22日
發明者A·K·阿加瓦爾, S·克裡什納斯瓦米, S·-H·劉, D·C·卡佩爾 申請人:克裡公司