具有增大電容耦合的跡線的製造方法及相應的跡線的製作方法

2023-09-18 20:20:55 2

專利名稱：具有增大電容耦合的跡線的製造方法及相應的跡線的製作方法
技術領域：
本發明涉及一種具有增大電容耦合的跡線(Leitbahnanordnung)的製造方法和相應的跡線，尤其涉及成本有效地製造跡線的方法以使電源電壓穩定化。
背景技術：
穩定化特別是集成數字電路的電源電壓需要電容在該電源電壓(VDD)及接地(GND)間。一般稱的MOS電容(金屬氧化物半導體)常用於此目的，但是他們必須布線穿過整個金屬堆棧或是整個布線層結構及表示增加的面積要求。
對一般稱的」混合信號電路」，模擬及數字電路皆實現於半導體組件或晶片，更進一步需要高線性電容，做為實例，其具體化為一般稱的MIM電容器(金屬絕緣體金屬電容器)。在此種形式MIM電容器的製造中，圖案化總是需要一至三個額外屏蔽，由此產生額外製造成本。
所以，本發明系基於提供一種具增加電容性耦合跡線的製造方法，及相應跡線的目的，其中製造成本顯著減少，而且，本發明系改良電容性耦合的品質。

發明內容
根據本發明，這些目的系藉由關於該方法的權利要求1所述的方法及藉由關於該裝置的權利要求14的特徵達到。
較佳為，在第一電介質形成於載體襯底後，首先溝槽結構形成於具擁有第一縱橫比的耦合或是電容器區域及連接於其及具第二縱橫比(其系對應於至少三倍的第一縱橫比)的互連區域的該第一電介質。於是，第一電傳導層沉積於該經圖案化第一電介質以完全填充在該互連區域的溝槽結構，耦合或是電容器電介質區域形成於該第一電傳導層及第二電傳導層沉積於該電容器電介質直到該溝槽結構已完全填充於該電容器區域。平面化此層結構遠至該第一電介質形成第一互連，連接至此的第一耦合或是電容器電極及第二耦合或是電容器電極且不需使用額外屏蔽於金屬化平面。互連裝置由形成第二電介質於具第二該第二電容器電極至該第二互連。
較佳為，該第一縱橫比少於1/3且該第二縱橫比大於1，在該電容器區域及在該互連區域的溝槽結構深度在數值上為約略相同的及較佳為位於約0.5微米至5微米間。以此方式，可能實現不僅耦合電容亦實現其連接區域且不需額外花費及因而為成本有效的。
較佳為，進行金屬材料，及特別是銅，沉積的電鍍方法，具沉積加速劑，及特別是有機加速劑，的硫酸銅溶劑系用做電解液。因為此特殊沉積方法及所使用額外添加劑，特別是與在簡介中所提及的縱橫比合併得到擴增沉積性質，此互連區域的沉積性質產生具低電子遷移及低阻抗的高品質互連及，在該電容器區域，使得產生具足夠線性區域耦合的第一電容器電極。
該第一及第二互連較佳為在集成電路的最後兩個或最頂部金屬化平面實現，該第一互連表示電源電壓及該第二互連表示接地互連，此形式的實現提供該電源電壓的特別高品質穩定化，額外面積要求為最小的。
而且，可利用關於耦合或電容器電極及關於該第一電介質選擇性執行的溼化學回蝕，由此進一步改良在該第一及第二電容器電極間的短路性質。
本發明的進一步有利細節系特徵化於進一步從屬權利要求。


本發明參考圖式以示例具體實施例為基礎更詳細敘述於下文。
在圖式中圖1A至1F顯示說明在根據本發明跡線的製造的基本方法步驟的簡化區段視圖；圖2A及2B顯示根據第一及第二示例具體實施例跡線的簡化區段視圖；圖3A至3F顯示說明使用具沉積加速劑的電鍍方法的簡化區段視圖；及圖4顯示進行說明於圖3的電鍍方法的裝置的簡化說明。
具體實施例方式
圖1A至1F顯示說明具增加電容性耦合跡線的製造方法的簡化區段視圖，如可特別用於穩定化於集成半導體電路中數字電路及」混合信號電路」的電源電壓。在下文中要了解電容器區域表示電容性耦合電傳導區域，一般稱的電容器或耦合電極的耦合區域，該耦合電極系由電容器或耦合電介質與另一個絕緣。
首先，第一電介質2系形成於載體襯底1，較佳為使用，矽氧化物或一般稱的」低-k電介質」，亦即具低介電常數的電介質。該載體襯底1總是表示進一步中間電介質如特別用於實現布線平面或金屬化平面。然而，該載體襯底1可以相同方式直接表示半導體襯底如矽，例如，個別數字及/或模擬集成電路形成於此，或電傳導載體層。
然而，較佳為，該第一電介質2表示用做在該金屬化層結構的倒數第二電介質的絕緣層，如用於倒數第二金屬化平面。
根據圖1A，後，例如藉由鑲嵌方法，溝槽結構形成於具電容器區域KB及連接於其的互連區域LB的該第一電介質2。
為說明該結構，在此時刻注意力已吸引至如圖2A所說明的根據第一示例具體實施例跡線的平面視圖，其顯示此溝槽結構。於是，該電容器區域KB具第一縱橫比為t1/b1及該互連區域LB具第二縱橫比為t2/b2，該第二縱橫比為t2/b2對應於至少三倍的該第一縱橫比t1/b1，已知較佳為約略相同深度的該電容器區域KB及該互連區域LB，亦即t1＝t2，在該電容器區域KB的溝槽結構寬度b1於是為至少三倍大至在該互連區域LB的溝槽結構寬度b2，為更精確地說，最小結構寬度b1為至少三倍大至該互連區域的最小溝槽結構寬度b2。此尺寸對要於稍後使用的電鍍方法為特別重要的。
根據圖1A，薄金屬擴散阻擋層或內襯B1可基本上以共形方式進一步選擇性地較佳地藉由PVD、CVD、ALCVD或無電沉積方法形成於該第一電介質2及其溝槽結構的表面，此選擇性金屬擴散阻擋層B1包括如Ta、TaN、WN、WCN、TiN、Ru等，及基本上用於避免電傳導層的擴散，電傳導層後續形成為相鄰電介質層或該第一電介質2。
而且，根據圖1A，籽晶層S再次選擇性地形成於整個區域，可直接在該第一電介質2或是選擇性存在的該第一金屬擴散阻擋層B1的表面。Cu籽晶層較佳為以此情況形成，該籽晶層S及要選擇性形成的擴散阻擋層B1具相當大的厚度，此厚度基本上小於在該電容器區域KB及該互連區域LB的溝槽結構深度t1及t2。
後，根據圖1A，第一電傳導層3沉積於該電介質2及形成於其中的該溝槽結構的整個區域直到該溝槽結構在該互連區域LB完全填充。
較佳為，金屬材料及特別是銅藉由Cu電鍍方法以此種方式沉積做為該電傳導層3使得在該互連區域LB具小寬度b2的窄結構完全填充及在該電容器區域KB具大寬度b1的寬結構僅部份填充。做為銅的替代方案，原則上，亦可沉積其它金屬如Ag、Au、W、Al及其合金，等。
圖3A至3F說明較佳使用的電鍍方法的基本功能，其產生特別是關於所使用縱橫比的特別優點。
圖3A至3F顯示當在溝槽結構進行電化電鍍方法時的各種區段視圖，AB表示沉積加速劑如在所使用電解液中以添加劑存在。
進行此形式的Cu電鍍方法的相對應裝置系以簡化方式說明於圖4，EL表示位於容器及具藉由電池B及陰極K及連接於其的陽極A施用電壓於其的電解液。所使用電解液EL較佳為具小部份沉積加速劑AB的硫酸銅溶液，特別是使用有機沉積加速劑AB。加速劑的比例應位於1至10毫升/升間。
所使用陰極K為如半導體晶圓，根據本發明意欲形成跡線於其上，所使用陽極A可為如Cu陽極，在做為實例所敘述本發明情況下，其隨時間過程溶解及釋出銅離子Cu++至該電解液EL，於是，反應在該陽極A發生的情況下，銅離子Cu2+釋出至該溶液及電子2e-佔據，其結果為該陽極A緩慢消耗。以相同方式，在該陰極K或在該溝槽結構表面，電子對2e-釋出及銅離子Cu2+在表面中和及接著為中性或無電荷Cu原子。而且該電解液EL可具H2SO4及其它有機及無機添加劑。
回到圖3A，現在敘述特別是該沉積加速劑AB的操作方法，該沉積加速劑AB起初基本上以距另一個相同距離接附於該電介質或該溝槽結構的表面及具低移動性。因為該沉積加速劑AB，產生該電傳導層3或是該Cu原子的增加沉積速率。由在該溝槽結構因而增加的沉積加速劑AB數目，其基本上由該溝槽的額外側面積或深度產生，因而產生關於該電介質的平面表面不同的沉積或填充行為。因為根據圖3B至3F，該沉積加速劑AB僅具低移動性及因而基本上停留在相同位置，隨著時間進行，對溝槽區域產生增加的該沉積加速劑AB密度，其產生Cu原子的加速填充或沉積。然而，於是，因為此作用，在電介質的平面表面區域僅得到小的沉積厚度，完整填充及甚至過填充產生於溝槽結構的位置，藉此提供優點特別是對特定縱橫比。
參照圖1A，該第一電傳導層藉由此種形式的沉積方法由此形成，其結果為在該電容器區域KB具第一縱橫比的寬溝槽結構僅不完全地填充，然而在該互連區域LB具第二縱橫比的窄溝槽結構甚至過填充，假若該第二縱橫比為至少三倍大至該第一縱橫比，在此情況下在該互連區域LB填充的溝槽結構具高材料品質使得減少的電子遷移現象及改良的阻抗值可觀察到。
而且，根據圖2A及2B，該電容器區域KB可電連接至該互連區域LB且無額外接觸點。
在此第一電傳導層3形成後，薄第二金屬擴散阻擋層B2可再次選擇性地形成於在表面的整個區域，Ta、TaN、W、WN、WCN、TiN、CoWP、CoWB、NiMoP、Ru等系較佳地沉積用於此第二擴散阻擋層，此第二擴散阻擋層B2應再次為如此薄的使得在該電容器區域KB的該僅部份填充的溝槽結構決不會完全填充。
根據圖1B，在後續方法步驟中，耦合或是電容器電介質4接著形成於該第一電傳導層3或是選擇性存在的該第二擴散阻擋層B2。為更精確地說，藉由實例，具厚度10納米至200納米的電介質可沉積於整個表面，可直接在該第一電傳導層3的表面或是在選擇性形成的該第二擴散阻擋層B2。此電容器電介質用做強烈地電容性耦合跡線的隔離電介質例如特別是對電源電壓VDD相關於接地GND所要求。做為實例，Si3N4、SiO2、SiC、SiCN、Ta2O5、Al2O3、HfO2或其它一般稱的」高-k電介質」，亦即具高介電常數的電介質用做此種形式的電容器電介質的材料。
根據圖1C，在該電容器電介質4沉積後，第三金屬擴散阻擋層B3可再次選擇性地沉積於在該電容器電介質4表面的整個區域，例如使用Ta、TaN、WN、WCN、TiN、Ru等。第二電傳導層5接著沉積於在選擇性形成的該第三金屬擴散阻擋層B3的表面或是直接在該電容器電介質4的表面的整個區域直到在該電容器區域KB的溝槽結構亦完全填充。較佳為使用金屬材料，如Cu、Ag、Au、W、Al等，做為該第二電傳導層5的材料，在此情況下除較佳使用的PVD、CVD或無電電鍍方法亦可使用上文所敘述電化電鍍方法。然而，此第二沉積方法所需的要求基本上為較少，因為所涉及的為在該電容器區域KB的溝槽結構的完全填充。
根據圖1D，接著進行將形成於該第一電介質2的層結構向下平面化至該第一電介質2的方法，由此形成第一互連3L於該互連區域LB，第一電容器電極3E於該電容器區域KB，其系直接電連接至該第一互連3L根據圖2或與其一體形成，及第二電容器電極5E，其系藉由該電容器電介質4A與該第一電容器電極3E隔離或絕緣。於是，精細圖案化的第一互連3L及用於互連的高品質電容性耦合的電容器電極3E及5E在單一平面化步驟形成，而且該第一互連3L亦同時連接至該第一電容器電極3E，或是電連接於其。然而，選擇性地，亦可能形成進一步互連於未連接至該第一電容器電極3E的相同平面。
化學機械光(CMP)較佳為用於說明於圖1D的此平面化方法，但亦可能進行涉及移除所有層或突出超過該原先第一電介質表面的層部分的電光方法。
根據圖1E，該電傳導層3E及5E的新的未覆蓋表面或是其未覆蓋金屬表面可由經選擇性沉積的第四金屬擴散阻擋層B4保護。做為實例，在此情況下可藉由無電電鍍方法沉積CoWP、CoWB或NiMoP或是藉由選擇性CVD方法沉積W。以此方式，可使用自對準方法以可靠地防止電短路或漏電流在該第一電容器電極3E及該第二電容器電極5E間的接面發生。
所以，選擇性地，該第一及第二電容器電極3E及5E的表面可關於該電容器電介質4A及關於該第一電介質2例如溼蝕刻地或藉由蝕刻選擇性地回蝕，其結果為得到在圖1E的結構。在該電容器電極3E及5E間短路或漏電流的發生可由此進一步可靠地防止。
根據圖1F，一般稱的帽式電介質接著形成或沉積做為於在該第一電介質2及該電容器電極3E與5E或選擇性存在的該第四金屬擴散阻擋層B4及該電容器電介質4A的整個區域上的介電擴散阻擋層6，此步驟亦為選擇性的，特別是若該第四金屬擴散阻擋層B4已事先形成。矽氮化物、SiC、SiCN等，較佳為用於該帽式電介質或該介電擴散阻擋層6。
最後，第二電介質7及特別是一般稱的金屬層間介電形成於該層結構的平面化表面或是，若存在，形成於該介電擴散阻擋層6，再次使用矽氧化物、FSG或一般稱的」低-k電介質」，該電介質2及7的層厚度系對應於通常存在於標準方法的層厚度。而且，第二互連8L再次藉由鑲嵌方法形成於該第二電介質7內，例如，至該第二電容器電極5E的接觸連接系藉由至少一個接觸通孔V2產生，接觸通孔V2系延伸遠至該第二電容器電極5E或是遠至該金屬第四擴散阻擋層B4。此形式的接觸通孔V2亦選擇性的接觸連接該窄互連3L。而且，根據圖1F，選擇性形成的進一步接觸通孔V1亦形成於如在該第一電容器電極3E下方的該第一電介質2以做為實例，使得該第一互連3L及亦該第一電容器電極3E能可靠地接觸連接於下方布線結構(未說明)。此形式的接觸通孔V1亦選擇性地接觸連接該窄互連3L。
為實現最適填充性質，該第一縱橫比為t1/b1應小於1/3及該第二縱橫比為t2/b2應大於1，而且，在該電容器及互連區域的溝槽結構深度t1及t2應在數值上為約略相同的及位於0.5微米至5微米的範圍。在該電容器區域KB的溝槽結構的寬度b1應較佳為大於2微米及在該互連區域LB的溝槽結構寬度b2應小於0.5微米，在此形式尺寸的情況及特別是在該第一及第二互連3L及8L以集成半導體電路的最後兩個(亦及最頂部)金屬化平面Mx及Mx+1實現的情況下，可以最少製造成本進行該電源電壓的高品質穩定化。較佳為，在該電源電壓VDD供應至該第一互連3L及接地電位GND供應至該第二互連8L的情況下。
於是，本發明敘述一種實現具增加電容性耦合跡線的新穎整合觀念，於此避免多樣的微影及蝕刻方法及因而達到顯著的成本減少，特別是藉由在電鍍或電沉積方法及特定縱橫比的情況下的特定填充行為，可能實現互連關於改良電子遷移性質及/或減少阻抗的極重要品質特徵。
根據圖2A，該第一電極3E，特別是，可不僅藉由單一第一互連3L亦藉由多樣的此種形式的第一互連連接，其結果為該第一電容器電極3E至第一互連結構的接觸連接可進一步改良。
根據圖2B，亦可特別是產生例如電源電壓VDD及接地GND的長的電容性耦合互連於共同金屬化平面，底部耦合或電容器電極3E的接觸連接可藉由一或更多窄互連3L產生，該窄互連3L可藉由接觸通孔V2或V1連接至上方或下方金屬化平面。以相同方式，頂部耦合或電容器電極5E亦藉由接觸通孔V2連接至該上方金屬化平面。
本發明已以該電介質及電傳導層的特定材料為基礎敘述於上文，然而，其並不限於此，而是以相同方式亦包括替代材料。而且，本發明已以直線形式跡線為基礎敘述，然而，亦可以相同方式使用網格狀跡線或是一串MIM電容器。
附圖標記清單1 載體襯底2 第一電介質3 第一電傳導層4，4A 電容器電介質5 第二電傳導層6 介電擴散阻擋層7 第二電介質3L 第一互連3E 第一電容器電極5E 第二電容器電極8L 第二互連V1，V2 接觸通孔B1-B4 金屬擴散阻擋層KB 電容器區域LB 互連區域t1，t2 在該電容器及互連區域的溝槽結構的深度b1，b2 在該電容器及互連區域的溝槽結構的寬度AB 沉積加速劑A 陽極K 陰極B 電池EL 電解液Mx，Mx+1金屬化平面
權利要求
1.一種製造具有增大電容耦合的跡線的方法，其包括以下步驟a)於載體襯底(1)上形成第一電介質(2)；b)在包含具有第一縱橫比(t1/b1)的電容器區域(KB)及連接於其並具第二縱橫比(t2/b2)的互連區域(LB)的該第一電介質(2)上形成溝槽結構，第二縱橫比對應於至少三倍該第一縱橫比；c)沉積第一電傳導層(3)至經圖案化的第一電介質(2)直到該溝槽結構已在該互連區域(LB)完全填滿；d)在該第一電傳導層(3)上形成電容器電介質(4)；e)沉積第二電傳導層(5)至該電容器電介質(4)直到該溝槽結構已於該電容器區域(KB)完全填滿；f)平面化該層結構遠至該第一電介質(2)以實現第一互連(3L)，連接至該第一互連(3L)的第一電容器電極(3E)，及第二電容器電極(5E)，所述第二電容器電極藉該電容器電介質(4A)而與該第一電容器電極絕緣；g)在具第二互連(8L)及至少一個接觸通孔(V2)的層結構的平面化表面形成第二電介質(7)，以連接該第二電容器電極(5E)至第二互連(8L)。
2.根據權利要求1所述的方法，其中在步驟b)，該第一縱橫比(t1/b1)是以少於1/3的形式形成且該第二縱橫比(t2/b2)以大於1的形式形成。
3.根據權利要求2所述的方法，其中，在步驟b)，在該電容器及互連區域(KB、LB)的溝槽結構深度(t1、t2)是以其在數值上為約略相同及在0.5微米至5微米範圍中的形式形成。
4.根據權利要求2所述的方法，其中，在步驟b)，在該電容器及互連區域(KB、LB)的溝槽結構深度(t1、t2)是以其在數值上為約略相同及在0.5微米至5微米範圍中的形式形成。
5.根據權利要求1至4其一所述的方法，其中，在步驟b)，乃形成在該電容器區域(KB)的溝槽結構的寬度(b1)，使得其大於2微米，且在該互連區域(LB)的溝槽結構寬度(b2)以小於0.5微米的形式形成。
6.根據權利要求1所述的方法，其中，在步驟c)，執行一直流電渡方法以沉積金屬材料，特別是Cu。
7.根據權利要求6所述的方法，其中具沉積加速劑(AB)，特別是有機加速劑，的硫酸銅溶劑乃用做電解液。
8.根據權利要求1所述的方法，其中該第一互連(3L)及該第二互連(8L)表示在集成電路的最後兩個金屬化平面。
9.根據權利要求1或8所述的方法，其中該第一互連(3L)表示電源電壓(VDD)的互連及該第二互連(8L)表示接地(GND)的互連。
10.根據權利要求1所述的方法，其中用來避免該電傳導層(3、5)擴散進入相鄰介電層(2、4、7)的金屬擴散阻擋層(B1、B2、B3、B4)乃分別在步驟b)、c)、d)及/或f)後沉積。
11.根據權利要求1所述的方法，其中，在步驟f)後，乃進行關於該電容器電介質(4A)及關於該第一電介質(2)為選擇性的溼化學回蝕。
12.根據權利要求1所述的方法，其中介電擴散阻擋層(6)，特別是Si3N4、SiC或SiCN，乃在步驟f)後沉積。
13.根據權利要求1所述的方法，其中，在步驟e)，執行PVD或CVD金屬沉積方法或電鍍方法以沉積金屬傳導層(5)，特別是Cu、Ag、Au、W、Al。
14.根據權利要求1、5及13其一所述的方法，其中，在步驟c)及e)前先形成籽晶層(S)。
15.一種具增加電容性耦合的跡線，其具載體襯底(1)；形成於該載體襯底(1)的第一電介質(2)；形成於包含具有第一縱橫比(t1/b1)的電容器區域(KB)及連接於其且具第二縱橫比(t2/b2)的互連區域(LB)的該第一電介質(2)的溝槽結構，該第二縱橫比對應於至少三倍的該第一縱橫比；完全填充該互連區域(LB)的該溝槽結構的第一互連(3L)；僅部份填充該電容器區域(KB)的該溝槽結構的第一電容器電極(3E)；完全填充該電容器區域(KB)的該部份填充溝槽結構的第二電容器電極(5E)；排列於該第一及第二電容器電極(3E、5E)間的電容器電介質(4A)；形成於該第一電介質(2)及經填充的該溝槽結構的第二電介質(7)；及第二互連(8L)，其藉形成於該第二電介質(7)及由接觸通孔(V2)連接至該第二電容器電極(5E)。
16.根據權利要求15所述的跡線，其中該第一縱橫比少於1/3且該第二縱橫比大於1。
17.根據權利要求16所述的跡線，其中在該電容器及互連區域(KB、LB)的該溝槽結構深度(t1、t2)在數值上為約略相同的及位於0.5微米至5微米的範圍。
18.根據權利要求15所述的跡線，其中在該電容器及互連區域(KB、LB)的該溝槽結構深度(t1、t2)在數值上為約略相同的及位於0.5微米至5微米的範圍。
19.根據權利要求15至18其一所述的跡線，其中在該電容器區域的溝槽結構的寬度(b1)大於2微米及在該互連區域(LB)的溝槽結構寬度(b2)小於0.5微米。
20.根據權利要求15至18其一所述的跡線，其中金屬擴散阻擋層(B1至B4)乃形成於該電容器電極(3E、5E)及該電介質(2、4A、7)間。
21.根據權利要求15至18其一所述的跡線，其中介電擴散阻擋層(6)乃形成在該第一電介質(2)及形成於其中的該第一互連(3L)、該第一電容器電極(3E)、該電容器電介質(4A)及該第二電容器電極(5E)的表面。
22.根據權利要求15至18其一所述的跡線，其中該第一互連(3L)及該第二互連(8L)表示在集成電路的最後兩個金屬化平面。
23.根據權利要求15至18其一所述的跡線，其中該第一互連(3L)表示電源電壓(VDD)的互連及該第二互連(8L)表示接地(GND)的互連。
24.根據權利要求15至18其一所述的跡線，其中該第一互連(3L)及該第一電容器電極(3E)具經電鍍的銅。
25.根據權利要求15至18其一所述的跡線，其中該電容器電介質(4)具SiO2、Si3N4、SiC、SiCN、Al2O3、Ta2O5、HfO2、ZrO2或一些其它高-k電介質。
26.根據權利要求15至18其一所述的跡線，其中該第一互連(3L)進一步與該接觸通孔(V1、V2)接觸連接。
全文摘要
本發明涉及一種具增加電容性耦合跡線的製造方法，及相應跡線。一種在第一電介質(2)上形成的溝槽結構形成具擁有第一縱橫比(t1/b1)的電容器區域(KB)及連接於其及具第二縱橫比(t2/b2)的互連區域(LB)。在此情況下，該互連區域(LB)的溝槽結構乃完全由第一互連(3L)填充，然而該電容器區域(KB)的溝槽結構僅部分地由第一電容器電極(3E)填充及由電容器電介質(4A)及第二電容器電極(5E)完全填充。在形成於其上的第二電介質(7)上，形成具接觸通孔(V2)的第二互連(8L)，其連接至該第二電容器電極。具增加電容性耦合的跡線可以此方式而以降低成本的方式實現。
文檔編號H05K1/16GK1738025SQ20051009174
公開日2006年2月22日 申請日期2005年8月17日 優先權日2004年8月17日
發明者H·-J·巴思, J·霍爾茲 申請人:因芬尼昂技術股份公司