監視信號和定時處理器調試夾具的製作方法
2023-09-10 21:26:55 1
監視信號和定時處理器調試夾具的製作方法
【專利摘要】本實用新型涉及微波著陸地面設備微波系統的調試裝置，尤其涉及一種監視信號和定時處理器調試夾具。在調試夾具板上設有電源、接插件X1、接插件X2、分頻電路、高低電平電路和預留信號接線柱，其中電源分別連接接插件X1、接插件X2及預留信號接線柱，分頻電路和高低電平電路連接接插件X1、接插件X2及預留信號接線柱。採取本方法實現的監視信號和定時處理器調試夾具，生成信號多，信號穩定，電路簡單，器件穩定，成本低。更重要的是使用調試夾具調試監視信號和定時處理器，極大地提高了調試效率，降低了故障率，減小了維修難度，保證了生產任務。
【專利說明】監視信號和定時處理器調試夾具
【技術領域】
[0001]本實用新型涉及微波著陸地面設備微波系統的調試裝置，尤其涉及一種監視信號和定時處理器調試夾具。
【背景技術】
[0002]監視信號和定時處理器是微波系統的一個重要單元，它在系統中起到信號傳遞的作用。現有的監視信號和定時處理器調試採用在整機上調試的方法調試，這種調試方法要求整機上其它部件必須是完好的，一旦出現問題很難定位是哪個器件或哪部分電路的問題，所以採取此方式進行調試一直存在調試困難，故障率高，維修難度大等問題，直接影響調試效率。
【發明內容】
[0003]鑑於上述現有技術存在的缺陷，本實用新型的目的是針對監視信號和定時處理器調試困難，故障率高，維修難度大等問題，特別設計一種監視信號和定時處理器調試夾具。本調試夾具利用穩壓電源產生模擬電路所需的模擬差分信號，利用計數器和觸發器的分頻特性產生各種方波信號，用撥碼開關產生高低電平，這些信號可以模擬監視信號和定時處理器的所需的調試信號。本調試夾具就是要模擬單元板的外圍信號，根據本單元的輸入輸出關係，對單元板進行調試。
[0004]本實用新型採取的技術方案是:一種監視信號和定時處理器調試夾具，其特徵在於，在所述的調試夾具板上設有電源、接插件X1、接插件X2、分頻電路、高低電平電路和預留信號接線柱，其中電源分別連接接插件X1、接插件X2及預留信號接線柱，分頻電路和高低電平電路連接接插件X1、接插件X2及預留信號接線柱。
[0005]本實用新型的特點及有益效果是:採取本方法實現的監視信號和定時處理器調試夾具，生成信號多，信號穩定，電路簡單，器件穩定，成本低。更重要的是使用調試夾具調試監視信號和定時處理器，極大地提高了調試效率，降低了故障率，減小了維修難度，保證了生產任務。
【專利附圖】
【附圖說明】
[0006]圖1是本實用新型布局示意圖；
[0007]圖2是本實用新型分頻電路原理圖；
[0008]圖3是本實用新型高低電平電路原理圖；
[0009]圖4是本實用新型工作流程圖。
[0010]【具體實施方式】、
[0011]以下結合附圖對本實用新型作進一步說明:監視信號和定時處理器單元的外圍信號分三種:模擬差分信號、方波信號和高低電平。模擬差分信號又細分為+5V電壓和-5V電壓；方波信號細分為5MHz方波、IMHz方波以及多種kHz級方波。高低電平即「地」和+5V電平。調試夾具要生成這些信號，並且還要預留一些方波信號和高低電平信號，以便測試中間點。
[0012]參照圖1，在調試夾具板上設有電源、接插件X1、接插件X2、分頻電路、高低電平電路和預留信號接線柱，其中電源分別連接接插件X1、接插件X2及預留信號接線柱，分頻電路和高低電平電路連接接插件X1、接插件X2及預留信號接線柱。
[0013]接插件Xl和接插件X2垂直位於夾具板的中間位置，可以保證夾具板不會翻倒。電源置於接插件Xl和接插件X2的左側，分頻電路和高低電平電路置於接插件Xl和接插件X2的右側，方便調試人員操作(因為要撥動撥碼開關)。預留信號接線柱垂直位於夾具板的最右側位置，一是不影響主要信號，二是根據需要，可以把信號很方便的加到監視信號和定時處理器上。夾具板的四個角上分別設有安裝螺柱的固定孔1，用來支撐起夾具板。
[0014]參照圖2，本實用新型的分頻電路包括晶振B1、與非門D4B、與非門D4C、與非門D4D、計數器Dl、計數器D2、觸發器D3A、觸發器D3B及緩衝器D5，其中晶振BI的2腳接地，4腳接電壓VCC端，3腳接與非門D4D的12腳和13腳，非門D4D的11腳接與非門D4C的9腳和10腳，非門D4C的8腳與計數器Dl的2腳連接，計數器Dl的9腳、10腳、7腳和I腳分別通過電阻R1、電阻R2、電阻R3和電阻R4接電壓VCC端，計數器Dl的3腳、4腳、5腳和6腳分別接電阻排R17的9腳、8腳、7腳和6腳，計數器D2的9腳、10腳、7腳和I腳分別通過電阻R5、電阻R6、電阻R7和電阻R8接電壓VCC端，計數器D2的3腳、4腳、5腳和6腳分別接電阻排R17的5腳、4腳、3腳和2腳，電阻排R17的I腳接地，計數器Dl的15腳與計數器D2的2腳連接，計數器Dl的14腳與緩衝器D5的2腳、4腳、6腳、8腳、11腳、13腳、15腳和17腳連接，計數器Dl的13腳連接到預留信號接線柱XJ3，計數器Dl的12腳連接到三針插座X3的3腳，(W3是用在三針插座X3上的短路環)，三針插座X3的I腳通過電阻R18接電壓VCC端，緩衝器D5的I腳和19腳分別連接電阻RlO和電阻R9後接地，緩衝器D5的18腳、16腳、14腳、12腳、3腳、5腳、7腳、9腳以及計數器Dl的11腳分別連接到接插件Xl和X2的5M1管腳、5M2管腳、5M3管腳、5M4管腳、5M5管腳、5M6管腳、5M7管腳、5M8管腳及625kHz管腳，計數器D2的14腳、13腳、12腳和11腳分別連接到預留信號接線柱XJ4、接線柱XJ5、接線柱XJ6和接線柱XJ7，其中計數器D2的11腳又與觸發器D3A及觸發器D3B的3腳連接，觸發器D3A及觸發器D3B的I腳和4腳通過電阻Rl2接電壓VCC端，觸發器D3A的2腳與觸發器D3B的6腳連接，觸發器D3A的5腳與觸發器D3B的2腳連接，觸發器D3B的5腳連接與非門D4B的4腳和5腳，與非門D4B的6腳連接到預留信號接線柱XJ12。
[0015]分頻電路由一個IOMHz的晶振做基頻。晶振產生的IOMHz信號先經74LS00的兩個與非門，以提高IOMHz信號的帶負載能力。然後輸入到兩個74HC161計數器分頻，產生依次二分頻方波信號，再根據需要用兩個7474觸發器生成三分頻方波信號。這樣既可以得到偶數分頻的方波信號，又可以得到奇數分頻的方波信號，滿足各種需要。其中分頻產生的5MHz信號需要供給多路，所以給5MHz信號加一個74LS244緩衝器，提高其帶負載能力。觸發器產生的13kHz信號後邊加一個74LS00的與非門，再連接到接線柱XJ12，也是為了提高其帶負載能力。連接到接線柱的信號是預留的一些方波信號和高低電平信號，以便測試中間點。
[0016]參照圖3，本實用新型的高低電平電路包括三個撥碼開關，撥碼開關SI連接後的I至8腳及撥碼開關S2連接後的I至8腳同時接撥碼開關S3連接後的I至8腳，然後接地，撥碼開關SI的16腳、15腳、14腳、13腳、12腳、11腳、10腳和9腳分別與電阻排R13的2腳、3腳、4腳、5腳、6腳、7腳、8腳和9腳連接，同時撥碼開關SI的16腳、15腳、14腳、13腳、12腳、11腳、10腳和9腳分別連接到接插件Xl和X2的D ((0管腳、D⑴管腳、D⑵管腳、D⑶管腳、D⑷管腳、D (5)管腳、D (6)管腳及D⑴管腳，電阻排R13的I腳接電壓VCC端，撥碼開關S2的16腳、15腳、14腳、13腳、12腳、11腳、10腳和9腳分別與電阻排R14的2腳、3腳、4腳、5腳、6腳、7腳、8腳和9腳連接，同時撥碼開關S2的16腳、15腳、14腳、13腳、12腳、11腳、10腳和9腳分別連接到接插件Xl和X2的D (8)管腳、D (9)管腳、D (1(0管腳、D (11)管腳、D (12)管腳、D (13)管腳、D (14)管腳及D (15)管腳，電阻排R14的I腳接電壓VCC端，撥碼開關S3的16腳、15腳、14腳、13腳和12腳分別與電阻排R15的2腳、3腳、4腳、5腳和6腳連接，撥碼開關S3的16腳、15腳、14腳、13腳和12腳分別連接到接插件Xl和X2的RST_RAM管腳、TSG_VID管腳、RPHN管腳、SEL_B管腳和SEL_A管腳，電阻排R15的7腳、8腳和9腳分別連接到預留信號接線柱XJ8、接線柱XJ9、接線柱XJ10，撥碼開關S3的11腳、15腳、14腳，電阻排R15的I腳接電壓VCC端。連接到接線柱的信號是預留的一些方波信號和高低電平信號，以便測試中間點。
[0017]參照圖4，電源由兩個XD1722A穩壓穩流直流電源提供，其中XD1722A穩壓穩流直流電源產生的+5V電壓用來給整個調試夾具板供電，±5V電壓可以作為模擬差分信號，+5V、±15V電壓又作為監視信號和定時處理器的電源電壓。分頻電路將產生的5MHZ方波、
1.25MHZ方波、313kHZ方波、156kHZ方波、39kHZ方波和13kHZ方波提供給MSTP監視信號和定時處理器。高低電平電路由穩壓電源提供的+5V電壓作為高電平，用電阻排和撥碼開關實現高低電平變化，並將GND / +5V電壓提供給MSTP監視信號和定時處理器。
【權利要求】
1.一種監視信號和定時處理器調試夾具，其特徵在於，在所述的調試夾具板上設有電源、接插件X1、接插件X2、分頻電路、高低電平電路和預留信號接線柱，其中電源分別連接接插件Xl、接插件X2及預留信號接線柱，分頻電路和高低電平電路連接接插件Xl、接插件X2及預留信號接線柱。
2.如權利要求1所述的監視信號和定時處理器調試夾具，其特徵在於，所述的分頻電路包括晶振B1、與非門D4B、與非門D4C、與非門D4D、計數器D1、計數器D2、觸發器D3A、觸發器D3B及緩衝器D5，其中晶振BI的2腳接地，4腳接電壓VCC端，3腳接與非門D4D的12腳和13腳，非門D4D的11腳接與非門D4C的9腳和10腳，非門D4C的8腳與計數器Dl的2腳連接，計數器Dl的9腳、10腳、7腳和I腳分別通過電阻R1、電阻R2、電阻R3和電阻R4接電壓VCC端，計數器Dl的3腳、4腳、5腳和6腳分別接電阻排R17的9腳、8腳、7腳和6腳，計數器D2的9腳、10腳、7腳和I腳分別通過電阻R5、電阻R6、電阻R7和電阻R8接電壓VCC端，計數器D2的3腳、4腳、5腳和6腳分別接電阻排R17的5腳、4腳、3腳和2腳，電阻排R17的I腳接地，計數器Dl的15腳與計數器D2的2腳連接，計數器Dl的14腳與緩衝器D5的2腳、4腳、6腳、8腳、11腳、13腳、15腳和17腳連接，計數器Dl的13腳連接到預留信號接線柱XJ3，計數器Dl的12腳連接到三針插座X3的3腳，三針插座X3的I腳通過電阻R18接電壓VCC端，緩衝器D5的I腳和19腳分別連接電阻RlO和電阻R9後接地，緩衝器D5的18腳、16腳、14腳、12腳、3腳、5腳、7腳、9腳以及計數器Dl的11腳分別連接到接插件Xl和X2的5M1管腳、5M2管腳、5M3管腳、5M4管腳、5M5管腳、5M6管腳、5M7管腳、5M8管腳及625kHz管腳，計數器D2的14腳、13腳、12腳和11腳分別連接到預留信號接線柱XJ4、接線柱XJ5、接線柱XJ6和接線柱XJ7，其中計數器D2的11腳又與觸發器D3A及觸發器D3B的3腳連接，觸發器D3A及觸發器D3B的I腳和4腳通過電阻R12接電壓VCC端，觸發器D3A的2腳與觸發器D3B的6腳連接，觸發器D3A的5腳與觸發器D3B的2腳連接，觸發器D3B的5腳連接與非門D4B的4腳和5腳，與非門D4B的6腳連接到預留信號接線柱 XJ12。
3.如權利要求1所述的監視信號和定時處理器調試夾具，其特徵在於，所述的高低電平電路包括三個撥碼開關，撥碼開關SI連接後的I至8腳及撥碼開關S2連接後的I至8腳同時接撥碼開關S3連接後的I至8腳，然後接地，撥碼開關SI的16腳、15腳、14腳、13腳、12腳、11腳、10腳和9腳分別與電阻排R13的2腳、3腳、4腳、5腳、6腳、7腳、8腳和9腳連接，同時撥碼開關SI的16腳、15腳、14腳、13腳、12腳、11腳、10腳和9腳分別連接到接插件Xl和X2的D (CO管腳、D⑴管腳、D⑵管腳、D⑶管腳、D⑷管腳、D 管腳、D (6)管腳及D⑴管腳，電阻排R13的I腳接電壓VCC端，撥碼開關S2的16腳、15腳、14腳、13腳、12腳、11腳、10腳和9腳分別與電阻排R14的2腳、3腳、4腳、5腳、6腳、7腳、8腳和9腳連接，同時撥碼開關S2的16腳、15腳、14腳、13腳、12腳、11腳、10腳和9腳分別連接到接插件Xl和X2的D (8)管腳、D (9)管腳、D (1(0管腳、D (11)管腳、D (12)管腳、D (13)管腳、D (14)管腳及Dα5)管腳，電阻排R14的I腳接電壓VCC端，撥碼開關S3的16腳、15腳、14腳、13腳和12腳分別與電阻排R15的2腳、3腳、4腳、5腳和6腳連接，撥碼開關S3的16腳、15腳、14腳、13腳和12腳分別連接到接插件Xl和Χ2的RST_RAM管腳、TSG_VID管腳、RPHN管腳、SEL_B管腳和SEL_A管腳，電阻排R15的7腳、8腳和9腳分別連接到預留信號接線柱XJ8、接線柱XJ9和接線柱XJ10，電阻排R15的I腳接電壓VCC端。
4.如權利要求1所述的監視信號和定時處理器調試夾具，其特徵在於，所述的接插件Xl和接插件X2垂直位於夾具板的中間位置，電源置於接插件Xl和接插件X2的左側，分頻電路和高低電平電路置於接插件Xl和接插件X2的右側，預留信號接線柱垂直位於夾具板的最右側位置。
5.如權利要求1所述的監視信號和定時處理器調試夾具，其特徵在於，所述的夾具板的四個角上分別設有安裝螺柱的固定孔，用來支撐起夾具板。
【文檔編號】G05B19/042GK203720578SQ201320844981
【公開日】2014年7月16日 申請日期:2013年12月16日 優先權日:2013年12月16日
【發明者】安紅霞, 慄秀清, 許劍波, 孟祥鵬 申請人:天津七六四通信導航技術有限公司