磁阻性內存及其讀取方法

2023-09-16 08:39:30

專利名稱：磁阻性內存及其讀取方法
專利說明磁阻性內存及其讀取方法 本發明系有關於磁阻性內存及這類磁阻性內存之內存胞元之讀取方法。磁阻性內存系表示動態隨機隨機內存(DRAM)及靜態隨機存取內存(SRAM)、及非揮發性內存，舉例來說，快閃記憶體(Flash)或可電性除程序化隨讀內存(EEPROM)，之替代品。這些內存系包括一內存胞元排列，其分別連接對應之位線及字符線。一磁阻性內存之各個內存胞元系具有二磁性組件，其利用一介電層彼此隔離。其中，一磁性組件系硬式磁性、且其磁通方向系預定的，而另一磁性則是軟性磁性、且其定向可以就對應位線及字符線施加適當切換電流而加以反轉。安排在這兩個磁性組件間的介電層系所謂的」隧穿介電層(tunneldielectric)」，舉例來說，適合用於隧穿介電層且具有2nm厚度之一層。這個隧穿介電層，根據其特徵，系具有取決於其環繞磁場之一電阻。若這個隧穿介電層兩側之磁性組件均具有相同定向，則這個介電層便會具有一不同電阻值，相較於當這兩個磁性組件之磁通方向系彼此反向時。這個隧穿介電層之個別電阻值可以就對應位線及字符線施加適當電壓而決定，進而推演這些磁性組件之定向。整體而言，這種磁阻性內存，因此，便可以得到一狀態系統，其系以二元方式操作、且適用於數字信息儲存。除了這種功能之固有電阻外，一特殊類型之磁阻性內存胞元亦具有一二極體功能。
在這類內存胞元排列中，在各種情況中，位線及字符線系可以，舉例來說，平行排列於實際內存胞元之上方及下方、及彼此呈現直角地依序排列。隨後，這些位線及字符線便可以在這個內存胞元排列之邊緣，連接寫入及讀取電路。
目前，磁阻性內存(MRAM)之海量存儲器數組尚未出現在產品中。市場上目前僅有相對小量之排列(數組)，其通常是基於」同平面電流(current in-plane)」原理，然而，在海量存儲器應用中，」垂直平面電流(current perpendicular to plane)」原理則會具有較佳前景。磁阻性內存可以提供幾個主要優點，諸如簡易製作、非揮發資料儲存、及良好的收縮合適性。這種磁阻性內存應用於海量存儲器之合適性主要系取決於是否能夠產生足夠大之內存胞元方塊。具有競爭性的海量存儲器必須同時滿足下列要求-這個排列必須容許一(數百)×(數百)內存胞元之大小。
-讀取信號必須具有一特定最小振幅，藉以容許足夠可靠之評價。
以半導體內存為例■動態隨機存取內存(DRAM)需要大約100-150mV。電壓評價系利用位於間距之讀取放大器，在數組邊緣執行。
■快閃記憶體(內嵌式)需要大約10μA。電流評價系利用讀取放大器，在周邊區域執行。
■靜態隨機存取內存(SRAM)的開啟電流大約150μA、關閉電流可以忽略。數組存取時間大約600ps-1.2ns。磁阻性內存(MRAM)之精確數值並無法先驗得到，並且，這個讀取信號亦必須逐例檢查其是否足以進行靈敏於幹擾之可靠評價。
讀取動作之能量消耗應該相較於或小於動態隨機存取內存(DRAM)之能量消耗(取決於其架構，1pJ-1nJ)。這些要求亦必須置於磁阻性內存(MRAM)之任何大量儲存應用中。
習知技藝已提議各種不同磁阻性內存胞元之架構。然而，這些提議電路之使用均可能具有穩定性問題。因此，本發明之目的系提供一種合適架構，藉以可靠地寫入、讀取、及刪除這類內存胞元排列之磁阻性內存胞元，也就是說，磁阻性內存。根據本發明，這個目的之達成系提供申請專利範圍第1項所述之磁阻性內存、及提供申請專利範圍第20項所述之內存胞元讀取方法。另外，本發明之其它有利調整、特徵、細節系可以見於申請專利範圍附屬項、發明說明、及所附圖
式中。
本發明之原理系基於同時施加固定電壓，無關於任何電流，至欲讀取內存胞元之兩極點，其系連接一固定電壓源至這個胞元之一極點、並連接一控制電路至這個胞元之另一極點，其中，這個控制電路系維持這個極點之電位，使其無關於任何胞元電流。如此，這個電流便可以取決於胞元狀態，其可以量測電流、或取決於這個胞元狀態之其它變量加以決定。
因此，本發明主要系基於一種磁阻性內存，其具有一磁阻性內存胞元排列，其系排列為二或更多列及/或二或更多行，具有一電阻及一二極體功能；用於各行之一位線，其系連接至屬於該行之該等內存胞元之第一極點；用於各列之一字符線，其系連接至屬於該列之該等內存胞元之第二極點；以及一第一讀取電壓源，其系具有一第一電壓，利用切換組件個別連接至該等字符線之第一端。
根據本發明之內存，其特徵系具有一控制電路，具有一第一極點，其系可以經由一讀取分配器，利用切換組件個別連接至該等位線之第一端；一第二極點，經由該第二極點，電流系可以饋入一評價裝置；以及一第三極點，其系連接至一參考電壓源；一第三電壓源，其系具有一電壓，約略相等於該第一讀取電壓源之電壓、並可以經由切換組件個別連接至該等位線之第二端；以及一第四電壓源，其系可以經由切換組件個別連接至該等字符線之第二端。本發明之進一步特徵系該參考電壓源之電壓及該控制電路系進行設計，藉以使在該第一極點出現一電壓，約略對應於該第四電壓源之電壓；並使流過該控制電路之該第二極點之電流約略相等於流過該控制電路之該第一極點之電流，且該電流系無關於在該控制電路之該第二極點出現之電壓。
根據本發明，「約略相等於」系表示在這兩個極點之電流最多僅能相差至某個範圍，藉以使這個評價裝置執行之電流評價能夠導出一個可靠結論，藉以推演出這個胞元之狀態(假設這個推演動作可以利用一種或更多種方法達成)。這兩個或更多個內存胞元系組織為具有行列之一排列。為了執行本發明之方法，由於電壓系施加於未連接欲讀取內存胞元的字符線及位線，因此，至少一線必須提供於上述二維之至少一維，也就是說，以列為例或以行為例。為了讓本發明能夠靈敏地使用，內存胞元之最小數目為二。當然，內存胞元最好之數目最好能夠更大，且實務上亦是如此。
流過這個欲讀取胞元的電流可以約略表示為
I＝U1-U*-UD/Rz；其中，U1系第一讀取電壓源之電壓、U*系這個控制電路之第一極點之電壓、UD系跨越這個二極體之壓降、且Rz系取決於磁化情況的胞元電阻。這個電流系對應於由這個控制電路之第二極點流向這個評價裝置、或流向這個評價裝置線的電流。這個電流可以利用這個評價裝置決定，藉以推演出欲評價胞元的狀態。
舉例來說，一終結電阻器可以用來將這個電流轉換為可以評價之一電壓，在這種例子中，UB＝I*R；其中，UB系在這個評價裝置線上、跨越這個終結電阻器R的壓降。
使用導體之內部電阻，為分析方便，系予以省略。
因此，這個評價裝置之一輸入系可以連接、或經由一評價裝置線連接至這個控制電路之第二極點；在這種例子中，一第一線性或非線性終結電阻器系可以由這個評價裝置線分支。
如此，這個評價裝置便可以是一電壓評價裝置，並且，利用這個電壓評價裝置進行評價之電壓系可以取決於(舉例來說，正比於)流過這個控制電路之第二極點之電流。
如此，根據本發明較佳控制電路之評價裝置部分，在這個實施例中，便可以視為一電壓/電壓轉換器。
並且，熟習此項技藝者亦可利用各種可能性以提供這個控制電路，據此，這個控制電路之行為，其系根據本發明且如先前所述，系可以達成。如此，這個控制電路便可以利用一運算放大器及一電晶體進行設計。在這種例子中，這個控制電路系可以一運算放大器，具有二輸入，其非反向輸入系連接至這個參考電壓源以做為這個控制電路之第三極點、且其反向輸入系個別連接至這些位線之第一端以做為這個控制電路之第一極點，其中，這個運算放大器系具有一輸出，連接具有二源極/汲極區域之一電晶體之閘極區域，這些源極/汲極區域之一區域系連接至這個運算放大器之反向輸入、且這些源極/汲極區域之另一區域系連接至這個評價裝置以做為這個控制電路之第二極點。在這種例子中，出現在這個控制電路之第一極點之電壓系相等於出現在第三極點之電壓。
在這種例子中，這個使用電晶體之源極區域通常系連接至這個控制電路之第一極點。這類控制電路之運算放大器系憑藉其設計以確認第一極點之電壓總是對應於第三極點之電壓，藉以使本發明控制電路之基本條件能夠利用一運算放大器、以一合適方式確保。
為簡化根據本發明之內存電路，第一電壓源最好能夠相等於第三電壓源，也就是說，將第一電壓源與第三電壓源組合，且除此以外，這個參考電壓源最好能夠組合這個第四電壓源，若這個控制電路系利用一運算放大器形成。這樣，這些電壓間之特別良好匹配便可以達成。
根據本發明之另一較佳實施例，這些胞元之電壓解耦及這個評價裝置電路之電壓解耦系無關於流過一控制電路之胞元電流，這個控制電路系具有一雙極電晶體，其基極系連接至這個參考電壓源以做為這個控制電路之第三極點、其射極系個別連接至這些位線之第一端以做為這個控制電路之第一極點、且其雙極系連接至這個評價裝置線以做為這個控制電路之第二極點。這些方法亦可以讓這個胞元之電壓維持於一預定數值，其系利用這個參考電壓源加以定義。然而，在這種例子中，這個射極之電壓系相對於這個參考電壓地平移這個基極-射極二極體響應電壓之振幅，也就是說，相對於這個控制電路具有一運算放大器及一金氧半電晶體之情況，在這種例子中，這個第四電壓源及這個參考電壓源之數值並不需要選擇為彼此約略相等，不過，取而代之的是，這個參考電壓源之數值必須適應，藉以使這個射極出現與這個第四電壓源約略相等之數值。
這個終結電阻器系用以描述一電阻器，其中，欲評價電壓系經由其中一極點饋入、且其中另一極點系連接至另一參考電壓。這個參考電壓通常系地點(GND)，但是，這個參考電壓亦可以是其它電位，舉例來說，甚至是大於這個讀取電壓源之一電壓。在這種例子中，這個電路必須適當地適應，其系熟習此項技術者所熟悉之一方法。
為了本發明之目的，在這種例子中，」約略相等之電壓」系表示這些電壓間(也就是說，第一電壓及第三電壓間、或參考電壓及第四電壓間)之差異必須小於這個二極體之響應電壓，藉以避免任何不想要之電流路徑，穿過不想要讀取之內存胞元。這些電壓數值間之匹配精密度要求亦必須延伸至整個胞元數組，其中，個別胞元亦同樣會發生洩漏電流、並加總於整個數組。由此，第一電壓及第三電壓間或第四電壓及參考電壓間之匹配條件系相關於這個胞元數組之整體大小及架構，但是，通常系表示一更嚴格條件，相較先前所述之條件。然而，這個條件可以利用合適電路方法充分滿足(其系實體組合第一電壓源U1及第三電壓源U3、或第四電壓源U4及參考電壓源U5(其僅適用於適當之實施例，舉例來說，一運算放大器)，也就是說，不要分別提供這些電壓)。
在這種例子中，這個參考電壓可以小於這個第一電壓。然而，這個第一電壓亦可以小於這個參考電壓。在這種例子中，根據本發明之電路必須執行適當變動。舉例來說，這些電晶體可能必須反向，其非提供一運算電壓至連接地點GND之極點，也就是說，利用一NMOS電晶體取代一PMOS電晶體，其中，這個胞元數組之二極體偏壓方向系保留。
對於欲讀取內存胞元之一給定電阻及這個二極體功能之響應電壓而言，這個第一電壓及這個控制電路之第一極點之電壓間之電壓差應該進行設計，藉以使其足以達成一足夠電流，流過欲讀取胞元之內存。
這個磁阻性內存胞元之二極體最好進行定向，藉以使一電流能夠在施加電壓時，流過這個內存胞元。根據這些電壓之選擇，這表示保留這些二極體之定向可以是必要的。
為了改善這個電路之時間響應，這個電路之時間響應最好能夠讓這個讀取分配器亦連接至(或可以連接至)一預充電源(一第二電壓源，U2)。這個預充電源之電壓最好能夠基本上相等於出現在這個控制電路之第一極點之電壓，其系經由這個控制電路製作，藉以做為這個電壓源U5之數值之一函數(也就是說，在一運算放大器電路之例子中，預充電源U2＝電壓U5)。本實施例系有利用本發明之下列實施例，其中，這個胞元數組內之電容必須充電、或必須保留其電荷，特別是，這個選擇位線之寄生電容。另外，在這種例子中，這個預充電源及這個第四電壓源亦可以組合形成單一電壓源。
原則上，利用這個預充電源U2之預充電動作亦可以省略。在這種例子中，這些電容器之充電或電荷保留必須利用這個胞元數組內之胞元電阻執行。然而，執行這個動作所需要之時間系介於亳秒範圍，且對於許多應用而言系過長。
這個磁阻式內存最好能夠進行架構，藉以使這個評價裝置線能夠具有二評價裝置路徑，其可以利用切換裝置，個別連接至這個控制電路之第二極點；其中，一終結電阻器系由個別之評價裝置路徑分支，且在這種例子中，這兩個評價裝置路徑系可以利用個別切換組件，個別連接至這個電壓評價裝置之一輸入、及個別連接至並聯這個電壓評價裝置之一電容。
這個較佳之組件排列可以有效地得到兩個評價裝置路徑，而非先前所述之單一評價裝置路徑。這表示欲讀取內存胞元產生之電阻系可以執行兩個彼此無關之評價。
在這種例子中，這兩個終結電阻器系可以具有完全相同之電阻數值，或者，這兩個終結電阻器之電阻數值亦可以不同。這兩個提供電容系用以暫時儲存發生在量測期間及量測後之電壓，藉以使這兩個電壓能夠利用具有二輸入之適當電壓評價裝置進行比較。這個兩彼此無關之評價裝置路徑排列系可以，舉例來說，執行內存胞元之二次評價及一平均程序，並經由這種方法，更精確地決定電阻數值及內存胞元之二元內容。
然而，兩次評價間亦可以執行一切換嘗試，藉以由欲讀取內存胞元之任何電阻數值變化，推演出這個內存胞元之先前二元狀。為了執行這類切換嘗試，根據本發明之磁阻性內存最好亦能夠具有一第一寫入電流源，其可以利用切換組件，個別連接至這些字符線之第一端；以及一第二寫入電流源，其可以利用切換組件，個別連接至這些位線之第一端。這類切換嘗試系利用電流(由分別流過這些字符線及位線之寫入電流源提供)、並配合將電壓(利用第三及第四電壓源提供)施加至欲讀取內存胞元，而以一特定方向執行。
如先前所述，這些電壓源及寫入電流源必須能夠個別連接至這些字符線及位線之個別使用端。為達成此目的，本較佳實施例系提供分配器，藉以將輸出及輸出信號及電壓傳送至各個字符線及位線。因此，這些分配器系分支導體追蹤系統，其端點系分別排列這些字符線及位線之切換組件。因此，這些位線便可以利用一讀取分配器(其中，各個位線系具有一切換組件)，連接至這個控制電路。同樣地，這些位線亦可以利用這個讀取分配器，連接至這個第二寫入電流源，在這種例子中，這個第二寫入電流源及這個控制電路系可以利用切換組件，連接至這個讀取分配器。
同樣地，這些位線亦可以利用這個讀取分配器，連接至這個讀取分配器，在這種例子中，這個預充電源及這個控制電路系可以利用切換組件，連接至這個讀取分配器。
連接這個第二寫入電流源、這個控制電路、及這個預充電流至這個評價裝置分器器之這些切換組件系可以利用另一種方法產生接觸，因為，舉例來說，這個控制電路及這個寫入電流源間可能沒有任何直接電性連接點。
這些第三及第四電壓源可以利用電壓分配器(其中，各個位線及字符線系具有一切換組件)，連接至這些位線及字符線。
同樣地，這個讀取電壓源亦可以利用一讀取電壓分配器(同樣地，各個字符線系具有一切換組件)，連接至這些字符線。
最後，這個第一寫入電流源可以利用這個讀取電壓分配器，同樣地連接至這些字符線，在這種例子中，這個第一寫入電流源及這個第一讀取電壓源系可以利用類似方法，連接至這個讀取電壓分配器，其中，這個第二寫入電流源及這個控制電路系可以利用切換組件，連接至這個讀取電壓分配器。
這些切換組件，如先前所述，最好能夠有至少部分是電晶體，雖然最好能夠合部都是電晶體。
這些使用的磁阻性內存胞元最好是所謂的垂直電流內存胞元(垂直平面電流)。在這些胞元中，這些內存胞元之組件(亦即位線、第一磁性組件、隧穿介電層、第二磁性組件、字符線)系彼此垂直排列，相對於一集成電路表面或其矽結構。在這個評價程序期間，因此，這個電流便可以由上往下或由下往上地流動。
本發明亦有關於一種方法。先前裝置所述之任何詳細均可以應用於本方法，並且做為這部分說明之參考。
本發明系基於一種方法，用以讀取一磁阻性內存之內存胞元，該磁阻性內存系包括一磁阻性內存胞元排列，其系排列為二或更多列及/或二或更多行，具有一電阻及一二極體功能；用於各行之一位線，其系連接至屬於該行之該等內存胞元之第一極點；用於各列之一字符線，其系連接至屬於該列之該等內存胞元之第二極點；以及一參考電壓源，其系具有一參考電壓，連接至一控制電路之第三極點，該控制電路之第一極點系連接至欲讀取之該內存胞元之第一極點，其中，該控制電路系產生一電壓，其出現在該控制電路之第一極點、並利用一定義函數關連於該控制電路之第三極點之該參考電壓(舉例來說，相等於這個參考電壓)；該方法之步驟系包括A施加一第一讀取電壓源，其系具有不相等於該參考電壓之一第一電壓，至欲讀取之一內存胞元之第二極點；B施加一第三電壓源，其系具有約略相等於該第一電壓之一電壓，至未連接欲讀取之該內存胞元之位線；C施加一第四電壓源，其系具有約略相等於出現在該控制電路之第一極點之電壓之一電壓，至未連接欲讀取之該內存胞元之字符線；D評價流過該控制電路及欲讀取之該內存胞元之電流、或利用一評價裝置，評價該電流之一導出變量，其中，電流系經由該控制電路之第二極點饋入。
舉例來說，一種可能導出變量可能是電壓。因此，這個導出變量可以是跨越一第一終結電阻器之壓降，且可以利用並聯地連接這個第一終結電阻器之一電壓評價裝置進行評價，其中，這個電壓系正比於流過欲讀取內存胞元之電流。
雖然這個電壓評價裝置系執行施加電壓之一量測以經由電流推演出欲讀取內存胞元之電阻數值，電壓亦會出現在未尋址字符線及位線，並且，配合這些內存胞元之二極體，這些電壓亦可以免除不注意電流之發生。整體而言，這種排列可以大幅改善讀取程序之穩定性、並相當程度的降低整個系統之功率損耗。
根據本發明方法步驟之連續說明並不具有任何時間順序。雖然這些步驟可以連接執行，然而，最重要的是，這些步驟A、B、C之所有條件均必須滿足，藉以在得到一可靠量測前，確保這個電壓評價裝置之可靠評價。就實用性及速度之考量而言，如此，這些步驟A、B、C最好能夠基本上同時執行。另外，步驟D亦最好能夠基本上同時執行、或在其它步驟後儘快執行。
根據本發明之方法亦包括在連接內存胞元之這些線上產生一預充電，因為這些線系具有相對大之寄生電容。這種方法可以改善這個內存之響應(且特別是，降低存取時間)，且具有下列步驟之特徵在步驟D、C、或B前，
A2施加一預充電源，其電壓系大體上相等於出現在該控制電路之第一極點之電壓，至連接欲讀取之該內存胞元之第一極點之位線；以及在步驟A2後且在步驟D、C、或B前，A3中斷該預充電源及連接欲讀取之該內存胞元之第一極點之位線。
如先前所述，根據本發明之方法可以進一步調整以改善欲讀取內存胞元之數值決定精確度。舉例來說，兩個彼此無關之讀取程序系可以執行，其中，在各個例子中出現之電壓系暫時儲存於兩個電容，其個並聯地連接至這個電壓評價裝置之輸入。利用這種方法暫時儲存之電壓數值，最後，系可以在這個電壓評價裝置中同時進行評價。然而，這種方法亦可以改善，藉以連續執行二次讀取程序，並在其間進行一次切換。這樣的好處是，電壓量測並不需要如此精確，因為重點系放在切換嘗試前後、可能發生在得到電壓間之可能差異。如此，這個方法系包括電壓數值之一第一讀取程序，跟隨一切換嘗試，並再跟隨電壓數值之一第二讀取程序。這種多步驟方法之較佳實施例更包括下列步驟E儲存跨越該第一終結電阻器之壓降於並聯該電壓評價裝置之一第一電容中；F中斷該第一電容及該第一終結電阻器及該控制電路之第二極點；G中斷該第一讀取電壓源及欲讀取之該內存胞元；H中斷該控制電路及欲讀取之該內存胞元；I施加出現在該第四電壓源之電壓至所有該等字符線；J施加出現在該第三電壓源之電壓至所有該等位線；K施加一第一電流源至連接欲讀取之該內存胞元之第二極點之字符線；L施加一第二電流源至連接欲讀取之該內存胞元之第二極點之位線；M中斷該第一電流源及連接欲讀取之該內存胞元之第二極點之字符線；N中斷該第二電流源及連接欲讀取之該內存胞元之第二極點之位線；O施加該第一讀取電壓源至欲讀取之該內存胞元之第二極點；P連接該控制電路之第一極點至欲讀取之該內存胞元；Q施加該第三電壓源至未連接欲讀取之該內存胞元之位線；R施加該第四電壓源至未連接欲讀取之該內存胞元之字符線；S連接該控制電路之第二極點至一第二終結電阻器、並聯該第二終結電阻器之一第二電容、及並聯該第二電容之該電壓評價裝置之一第二輸入；T儲存跨越該第二終結電阻器之壓降於該第二電容中；U中斷該第二電容及該第二終結電阻器及該控制電路之第二極點；以及V在該電壓評價裝置中，比較儲存在該第一電容及該第二電容(C2)之電壓。
應該注意的是，根據本發明之實施例(如先前所述)系配合一電壓評價裝置之使用及做為電流導出變量之電壓偵測以進行說明，因為這兩個量測所需要之暫時儲存系可以利用簡易方法執行。另外，只有在其它程序可能會發生於這個胞元數組或整個電路之儲存及評價程序間的時候，我們才會需要步驟U，藉以清空這個第二電容器。事實上，部分步驟系可以同時執行、或基本上同時執行。舉例來說，這些步驟A、B、C、D、E最好能夠基本上同時執行。同樣地，這些步驟F、G、H亦最好能夠基本上同時執行，在這種例子中，這些步驟應該在第一讀取程序後(亦即在步驟A、B、C、D、E後)執行，藉以做為過渡至寫入嘗試之步驟。另外，這些步驟I、J、K、L亦最好能夠基本上同時執行，雖然這些步驟應該在中斷這些步驟F、G、H後執行。另外，這些步驟M、N亦最好能夠基本上同時執行，雖然這些步驟亦應該在這些步驟A至L後再度執行。最後，這些步驟O、P、Q、R、S、T亦最好能夠基本上同時執行。這些步驟系包括後續之第二讀取程序。
根據本發明，這種方法之特徵亦包括這個參考電壓系小於這個第一電壓，雖然相反情況亦可以考慮，如本發明之先前內存所述。另外，在這種例子中，對於欲讀取內存胞元之一給定電阻及這個二極體功能之響應電壓而言，這個電壓差亦應該足以達成一足夠電流，流過欲讀取之內存胞元。本發明系參考所附圖式，利用較佳實施例詳細說明如下，其中第1圖系表示讀取程序期間，根據本發明磁阻性內存之一較佳實施例；以及第2圖系表示根據本發明磁阻性內存另一較佳實施例，其電壓源系進行組合。如先前所述，本發明系可以利用一簡易評價裝置(具有一輸入)及一簡易評價方法加以執行。重複讀取方法，其詳細說明如下，系可以提供一更可靠之評價結構，雖然亦會產生更大之區域胞元電阻變動。
詳細而言，這些步驟系包括1.讀取這個胞元狀態、並儲存這個信息，2.以特定方向進行後續切換嘗試，3.再次讀取這個胞元狀態、並儲存這個信息，4.比較這些結果並進行評價。
第1圖系表示根據本發明磁阻性內存之一電路之實施例。其中，這個電路系具有一矩陣，其包括m條字符線(5a，5b)及n條位線(4a，4b)，其中，這些選擇字符線(5a)系經由一讀取電壓分配器13及一切換組件6a，利用一第一讀取電壓源(U1)連接至一預定電位(舉例來說，2V)。屬於這個欲讀取內存胞元3a之位線4a最好能夠利用這些切換組件8a及21進行簡易連接，藉以連接至一第二電壓(舉例來說，1V)。在這個較佳實施例中，這個控制電路1，其包括一運算放大器1a及一電晶體(舉例來說，一PMOS串連電晶體22)，系將欲讀取內存胞元3a維持於這個電壓位準，無論這個胞元電流之大小如何，因為一電壓源U5系施加至這個運算放大器之另一輸入、並供應儘可能相等於電壓源U2之一電壓。在本發明之實施例中，雖然這個電晶體22之源極區域之位線電壓系維持於1V之常數，但是這個電晶體22之汲極區域仍然具有一可變電壓，其系相關於欲讀取內存胞元之電阻，因為這個欲讀取內存胞元3a之電阻(其相關於磁化狀態)系定義流過這個內存胞元之電流，且其系經由這個電晶體22及這個電阻器R1或R2而流至這個評價裝置電路。因此，這個電流會造成一壓降，其系相關於跨越這個評價裝置電路之終結電阻器R1、R2之胞元電阻，其中，這個實施例之電壓系相等於這個電晶體22之汲極電壓。
這個電壓可以在這個電壓評價裝置2中進行實時評價、或可以利用第1圖所示電容器C1及C2暫存儲存，其中，電容C1系在一複數讀取程序中價先評價。
未尋址之字符線5b系利用這個切換組件7b，經由這個第四電壓源U4及一電壓分配器16以維持在一電壓位準，其基本上對應於這個第二電壓(也就是說，以本實施例而言為1V)，就像是這個第二電壓源U2所提供。未尋址之位線4b系利用一第三電壓源U3，經由一第二電壓分配器15及切換組件9b以維持在一電壓位準，其系基本上相等於這個第一電壓(舉例來說，2V)。由此可知，所有位線及字符線均可以維持在固定位準。因此，這個觀念不僅具有實體簡易之優點，並且亦可以達成其功能。
根據本發明，若僅僅執行單一評價程序，則這個電壓之暫時儲存便可以不需要這個第一電容器C1。在這種例子中，電流、電壓、或任何導出變量均可以利用一評價裝置2實時決定，其系連接至這個評價裝置線10、或且並聯這個第一電容C1(也就是說，這兩個位置系具有相同電位)。
一寫入程序(舉例來說，用於一切換嘗試)之執行系，首先施加這些電壓源U3及U4至所有字符線及位線。這個電流系經由這些電流源I1及I2施加，其系利用切換組件18及20連接至這些電流源，且同時，這個評價裝置不只是利用這個切換組件19與這個內存胞元排列中斷，且這個第一讀取電壓源U1亦利用這個切換組件17與這個內存胞元排列中斷，及這個電壓源U2亦利用這個切換組件21與這個內存胞元排列中斷。舉例來說，這些電流源I1及I2之電流位準系經由寫入電流源I1及I2施加至這個字符線5a及這個位線4a，並且亦經由這個電壓源U3及U4提供。
第2圖系表示本發明之另一實施例，其中，這些電壓源U1及U3、及這些電壓源U2及U4(其電壓在各種例子中系約略相等)系組合形成共享電壓源U1及U2。否則，第2圖所示之電路及其操作方法系對應於上述實施例，如第1圖所示。這個電壓源U5亦可以利用這種方法整合，也就是說，本發明實施例亦可以省略這個電壓源U5，若這個控制電路之第三極點系直接連至這個預充電源U2。C1 第一電容C2 第二電容R1 第一終結電阻器R2 第二終結電阻器U1 第一讀取電壓源U2 第二讀取電壓源U3 第三電壓源U4 第四電壓源U5 第五電壓源I1 第一寫入電流源I2 第二寫入電流源1 控制電路1a 運算放大器2 電壓評價裝置3a，3b，3c，3d 磁阻性內存胞元4a，4b 位5a，5b 字符線6a，6b 連接字符線至讀取電壓源、寫入電流源的切換組件7a，7b 連接字符線至第四電流源的切換組件8a，8b 連接位線至電壓評價裝置、寫入電流源的切換組件9a，9b 連接位線至第三電壓源的切換組件10 評價裝置線/連接線11 第一評價裝置路徑12 第二評價裝置路徑13讀取電壓分配器14讀取分配器15，16電壓分配器17連接讀取電壓源至讀取分配器的切換組件18連接第一寫入電流源至讀取分配器的切換組件19連接評價裝置線至讀取分配器的切換組件20連接第二寫入電流源至評價裝置分配器的切換組件21連接第二讀取電壓源至評價裝置分配器的切換組件22評價電晶體23連接第一評價裝置路徑至連接線的切換組件24連接第二評價裝置路徑至連接線的切換組件25連接第二評價裝置路徑至電壓評價裝置及第二電容的切換組件26連接第一評價裝置路徑至電壓評價裝置及第一電容的切換組件
權利要求
1.一種磁阻性內存，包括一磁阻性內存胞元排列(3a，3b，3c，3d)，其系排列為二或更多列及/或二或更多行，具有一電阻及一二極體功能；用於各行之一位線(4a，4b)，其系連接至屬於該行之該等內存胞元(3a，3b，3c，3d)之第一極點；用於各列之一字符線(5a，5b)，其系連接至屬於該列之該等內存胞元(3a，3b，3c，3d)之第二極點；以及一第一讀取電壓源(U1)，其系具有一第一電壓，利用切換組件(6a，6b，17)個別連接至該等字符線之第一端，其特徵在於一控制電路(1)，具有一第一極點，其系可以經由一讀取分配器(14)利用切換組件(8a，8b)個別連接至該等位線(4a，4b)之第一端；一第二極點，經由該第二極點，電流系可以饋入一評價裝置(2)；以及一第三極點，其系連接至一參考電壓源(U5)；一第三電壓源(U3)，其系具有一電壓，約略相等於該第一讀取電壓源(U1)之電壓、並可以經由切換組件(9a，9b)連接至該等位線(4a，4b)之第二端；以及一第四電壓源(U4)，其系可以經由切換組件(7a，7b)個別連接至該等字符線(5a，5b)之第二端；其中，該參考電壓源(U5)之電壓及該控制電路(1)系進行設計，藉以使在該第一極點出現一電壓，約略對應於該第四電壓源(U4)之電壓；並使流過該控制電路(1)之該第二極點之電流約略相等於流過該控制電路(1)之該第一極點之電流，且該電流系無關於在該控制電路(1)之該第二極點出現之電壓。
2.如申請專利範圍第1項所述之磁阻式內存，其特徵在於該評價裝置(2)之一輸入系連接或可以經由一評價裝置線(10)連接至該控制電路(1)之該第二極點，其中，一第一線性或非線性終結電阻器(R1)系由該評價裝置線(10)分支。
3.如申請專利範圍第1或2項所述之磁阻式內存，其特徵在於該評價裝置(2)系一電壓評價裝置，且利用該評價裝置(2)進行評價之電壓系相關於(舉例來說正比於)流過該控制電路(1)之該第二極點之電流。
4.如申請專利範圍第1至3項之任何一項所述之磁阻式內存，其特徵在於該控制電路(1)系具有一運算放大器，具有二輸入，其非反相輸入系連接至該參考電壓源(U5)以做為一第三極點、其反相輸入系個別連接至該等位線之該等第一端以做為一第一極點，其中，該運算放大器系具有一輸出，連接至具有二源極/汲極區域之一電晶體之閘極區域，該等源極/汲極區域之一區域系連接至該運算放大器之該反相輸入、該等源極/汲極區域之另一區域系將電流饋入該評價裝置(2)以做為一第二極點，且其中，出現在該第一極點之電壓系相等於出現在該第三極點之電壓。
5.如申請專利範圍第1至4項之任何一項所述之磁阻性內存，其特徵在於該參考電壓源(U5)系與該第四電壓源(U4)具有相同位準。
6.如申請專利範圍第1至4項之任何一項所述之磁阻式內存，其特徵在於該控制電路(1)系具有一雙極電晶體，其基極系連接至該參考電壓源(U5)以做為該控制電路(1)之一第三極點，其射極系個別連接至該等位線之該等第一端以做為該控制電路(1)之一第一極點，且其集極系將電流饋入該評價裝置(2)以做為該控制電路(1)之一第二極點。
7.如申請專利範圍第1至6項之任何一項所述之磁阻式內存，其特徵在於該第一電壓源(U1)系與該第三電壓源(U3)具有相同電位。
8.如申請專利範圍第1至7項之任何一項所述之磁阻式內存，其特徵在於該參考電壓系小於該第一電壓。
9.如申請專利範圍第1至8項之任何一項所述之磁阻式內存，其特徵在於對於欲讀取之該內存胞元(3a)之一給定電阻及該二極體功能之響應電壓而言，該電壓差系足以達成一足夠電流，流過欲讀取之該內存胞元(3a)。
10.如申請專利範圍第1至9項之任何一項所述之磁阻式內存，其特徵在於該等磁阻式內存胞元(3a，3b，3c，3d)之該等二極體系進行定向，藉以讓一電流能夠在施加該第一電壓及該參考電壓時，流過欲讀取之該內存胞元(3a)。
11.如申請專利範圍第1至10項之任何一項所述之磁阻式內存，其特徵在於一預充電源(U2)系連接至該讀取分配器(14)。
12.如申請專利範圍第11項所述之磁阻式內存，其特徵在於該預充電源(U2)之電壓系大體上相等於出現在該控制電路(1)之該第一極點之電壓。
13.如申請專利範圍第11或12項所述之磁阻式內存，其特徵在於該預充電源(U2)系與該第四電壓源(U4)具有相同電位。
14.如申請專利範圍第2至13項之任何一項所述之磁阻式內存，其特徵在於該評價裝置線(10)系具有二評價裝置路徑(11，12)，其利用切換組件(20，21)個別連接至該控制電路(1)之該第二極點；其中，一終結電阻器(R1，R2)系由該個別評價裝置路徑(11，12)分支；以及其中，各該個別評價裝置路徑(11，12)系分別利用切換組件(24，25)連接至該電壓評價裝置(2)之一輸入、及連接至與其並聯之個別電容(C1，C2)。
15.如申請專利範圍第1至14項之任何一項所述之磁阻式內存，其特徵在於該內存亦具有一第一寫入電流源(I1)，其系利用切換組件(6a，6b，17)，個別連接至該等字符線(5a，5b)之該等第一端；以及一第二寫入電流源(i2)，其系利用切換組件(8a，8b，18)，個別連接至該等位線(4a，4b)之該等第一端。
16.如申請專利範圍笫15項所述之磁阻式內存，其特徵在於該等位線(4a，4b)系利用該讀取分配器(14)，同樣連接至該預充電源(U2)，其中，該預充電源(U2)及該控制電路(1)系利用切換組件(19，21)，連接至該讀取分配器(14)。
17.如申請專利範圍第1至16項之任何一項所述之磁阻式內存，其特徵在於該第三及第四電壓源(U3，U4)系利用電壓分配器(15，16)，連接至該等位線及字符線(4a，4b，5a，5b)，其中，各該等位線及字符線(4a，4b，5a，5b)系具有一切換組件(7a，7b，9a，9b)。
18.如申請專利範圍第1至17項之任何一項所述之磁阻式內存，其特徵在於該第一讀取電壓源(U1)系利用一讀取電壓分配器(13)，連接至該等字符線(5a，5b)，其中，各該等字符線(5a，5b)系具有一切換組件(6a，6b)。
19.如申請專利範圍第1至18項之任何一項所述之磁阻式內存，其特徵在於該第一寫入電流源(I1)系利用該讀取電壓分配器(13)，同樣連接至該等字符線(5a，5b)，其中，該第一寫入電流源(I1)及該第一讀取電壓源(U1)系利用切換組件(16，17)，連接至該讀取電壓分配器(13)。
20.一種方法，用以讀取一磁阻性內存之內存胞元，該磁阻性內存系包括一磁阻性內存胞元排列(3a，3b，3c，3d)，其系排列為二或更多列及/或二或更多行，具有一電阻及一二極體功能；用於各行之一位線(4a，4b)，其系連接至屬於該行之該等內存胞元(3a，3b，3c，3d)之第一極點；用於各列之一字符線(5a，5b)，其系連接至屬於該列之該等內存胞元(3a，3b，3c，3d)之第二極點；以及一參考電壓源(U5)，其系具有一參考電壓，連接至一控制電路(1)之第三極點，該控制電路(1)之第一極點系連接至欲讀取之該內存胞元(3a)之第一極點，其中，該控制電路(1)系產生一電壓，其出現在該控制電路(1)之第一極點、並利用一定義函數關連於該控制電路(1)之第三極點之該參考電壓；該方法之步驟系包括A施加一第一讀取電壓源(U1)，其系具有不相等於該參考電壓之一第一電壓，至欲讀取之一內存胞元(3a)之第二極點；B施加一第三電壓源(U3)，其系具有約略相等於該第一電壓之一電壓，至未連接欲讀取之該內存胞元(3a)之位線(4b)；C施加一第四電壓源(U4)，其系具有約略相等於出現在該控制電路(1)之第一極點之電壓之一電壓，至未連接欲讀取之該內存胞元(3a)之字符線(5b)；D評價流過該控制電路及欲讀取之該內存胞元(3a)之電流、或利用一評價裝置，評價該電流之一導出變量，其中，電流系經由該控制電路(1)之第二極點饋入。
21.如申請專利範圍第20項所述之方法，其特徵在於出現在該控制電路(1)之第一極點之電壓系相等於該控制電路(1)之第三極點之該參考電壓。
22.如申請專利範圍第20或21項所述之方法，其特徵在於該導出變量系跨越一第一終結電阻器(R1)之一壓降，利用並聯於該第一終結電阻器(R1)之一電壓評價裝置(2)進行評價，其中，該壓降系正比於流過欲讀取之該內存胞元(3a)之電流。
23.如申請專利範圍第20至22項之任何一項所述之方法，其特徵在於步驟A至D系大體上同時執行。
24.如申請專利範圍第20至23項之任何一項所述之方法，其特徵在於該方法更包括下列步驟在步驟D、C、或B前，A2施加一預充電源(U2)，其電壓系大體上相等於出現在該控制電路(1)之第一極點之電壓，至連接欲讀取之該內存胞元(3a)之第一極點之位線(4a)；以及在步驟A2後且在步驟D、C、或B前，A3中斷該預充電源(U2)及連接欲讀取之該內存胞元(3a)之第一極點之位線(4a)。
25.如申請專利範圍第21至24項之任何一項所述之方法，其特徵在於該方法更包括下列步驟E儲存跨越該第一終結電阻器(R1)之壓降於並聯該電壓評價裝置(2)之一第一電容(C1)中；F中斷該第一電容(C1)及該第一終結電阻器(R1)及該控制電路(1)之第二極點；G中斷該第一讀取電壓源(U1)及欲讀取之該內存胞元(3a)；H中斷該控制電路(1)及欲讀取之該內存胞元(3a)；I施加出現在該第四電壓源(U4)之電壓至所有該等字符線(5a，5b)；J施加出現在該第三電壓源(U3)之電壓至所有該等位線(4a，4b)；K施加一第一電流源(I1)至連接欲讀取之該內存胞元(3a)之第二極點之字符線(5a)；L施加一第二電流源(I2)至連接欲讀取之該內存胞元(3a)之第二極點之位線(4a)；M中斷該第一電流源(I1)及連接欲讀取之該內存胞元(3a)之第二極點之字符線(5a)；N中斷該第二電流源(I2)及連接欲讀取之該內存胞元(3a)之第一極點之位線(4a)；O施加該第一讀取電壓源(U1)至欲讀取之該內存胞元(3a)之第二極點；P連接該控制電路(1)之第一極點至欲讀取之該內存胞元(3a)；Q施加該第三電壓源(U3)至未連接欲讀取之該內存胞元(3a)之位線(4b)；R施加該第四電壓源(U4)至未連接欲讀取之該內存胞元(3a)之字符線(5b)；S連接該控制電路(1)之第二極點至一第二終結電阻器(R2)、並聯該第二終結電阻器(R2)之一第二電容(C2)、及並聯該第二電容(C2)之該電壓評價裝置(2)之一第二輸入；T儲存跨越該第二終結電阻器(R2)之壓降於該第二電容(C2)中；U中斷該第二電容(C2)及該第二終結電阻器(R2)及該控制電路(1)之第二極點；以及V在該電壓評價裝置(2)中，比較儲存在該第一電容(C1)及該第二電容(C2)之電壓。
26.如申請專利範圍第20至25項之任何一項所述之方法，其特徵在於該參考電壓系小於該第一電壓。
27.如申請專利範圍第20至26項之任何一項所述之方法，其特徵在於對於欲讀取之該內存胞元(3a)之一給定電阻及該二極體功能之響應電壓而言，該電壓差系足以達成一足夠電流，流過欲讀取之該內存胞元(3a)。
全文摘要
本發明系有關於一種磁阻性內存，且主要特徵系具有一第一極點之一控制電路(1)，其系可以經由一讀取分配器(14)，利用切換組件(8a，8b)個別連接至位線(4a，4b)之第一端。這個控制電路亦具有一第二極點，其系供應功率至一評估器(2)，以及具有一第三極點，其系連接至一參考電壓源(U5)。另外，這個讀出電路系具有一第三電壓源(U3)，具有一電壓，其系約略等於這個第一讀取電壓源(U1)之電壓、且其系可以利用切換組件(9a，9b)個別連接至這些位線(4a，4b)之第二端。最後，這個讀出電路系具有一第四電壓源(U4)，其系可以利用切換組件(7a，7b)個別連接至這些字符線(5a，5b)之第二端。
文檔編號H01L43/08GK1479922SQ01820094
公開日2004年3月3日 申請日期2001年11月22日 優先權日2000年12月5日
發明者R·特維斯, W·維伯, H·范德伯格, R 特維斯, 虜 申請人:因芬尼昂技術股份公司