可重構處理器及可重構處理器的條件執行方法
2023-09-16 15:37:40 2
可重構處理器及可重構處理器的條件執行方法
【專利摘要】本發明提出一種可重構處理器和可重構處理器的條件執行方法，其中，可重構處理器包括：路由單元，路由單元用於分配條件分支語句的條件判斷語句和條件執行語句以並行處理條件判斷語句和條件執行語句；第一算數邏輯單元，第一算數邏輯單元用於根據路由單元的分配處理條件判斷語句以獲取單比特信號；第二算數邏輯單元，第二算數邏輯單元用於根據路由單元的分配處理條件執行語句以獲取條件執行結果，並接收單比特信號，以及根據單比特信號對條件執行結果的輸出進行控制。本發明實施例的可重構處理器，通過並行處理條件分支語句中的條件判斷語句和條件執行語句，縮短了條件分支語句的依賴長度以及運行時間，提升了條件分支語句的執行效率。
【專利說明】可重構處理器及可重構處理器的條件執行方法
【技術領域】
[0001]本發明涉及計算機【技術領域】，特別涉及一種可重構處理器及可重構處理器的條件執行方法。
【背景技術】
[0002]可重構處理器是一種新的並行處理器構架，其較之以往的單核處理器、專用晶片、現場可編程邏輯陣列有著顯著的優勢，是未來電路結構發展的一個方向。可重構處理器內往往含有多個算數邏輯單元，稱之為眾核陣列。陣列內部配以靈活度高的路由單元，實現算數邏輯單元之間多樣化的互聯。因此，經路由單元連接後的眾核陣列可實現對數據流的高速處理，較傳統的單核以及少核處理器在性能上有著巨大的優勢。同時，較固化的專用電路在靈活性上也有著巨大的優勢。
[0003]條件分支語句指的是IF-ELSE形式的代碼語句，由條件判斷語句和條件執行語句組成，條件執行語句分成多條互斥的支路，根據條件判斷語句的結果在多條互斥的支路中選擇一條進行。在傳統的通用處理器中，條件分支語句的執行效率對於總體的性能有很大的影響。目前，執行條件分支語句主要有分支預測和條件執行兩種方法。
[0004]在不支持分支預測的通用處理器中，在條件判斷語句的結果尚未算出時後續的指令就需要被加載，因而條件分支造成的控制依賴關係會阻斷處理器流水線。通用處理器的計算資源較少，所以分支預測技術可預測分支的某條路徑是正確的並將其提前執行。如果預測成功，流水線將完美的跳過該控制依賴，但是一旦預測錯誤將造成清空流水線，代價比阻斷其更大。此外，提前執行的指令是不安全的，其結果不能在判斷結果出來之前改變系統的狀態(與入系統寄存器或共孚存儲器)。
[0005]條件執行是將控制依賴關係轉換為數據依賴關係的一種方法，其意義在於取消分支跳轉(指令地址跳轉)，提高程序的並行性。條件執行的方式為每一條執行語句分配其執行的先決條件。在傳統處理器中，這意味著該執行語句對應的指令的執行是有條件的，由一個布爾型變量決定。無論該條件是I還是0，所有指令都被處理器取址，但是只有當條件為I時，這些指令才能被執行。當條件為O時，這些指令將被無效化，不會影響到處理器工作狀態。通過條件執行可消除控制依賴關係，但是，與分支預測方法一樣，需要提前執行條件判斷語句，其結果不能在判斷結果出來之前改變系統的狀態。
【發明內容】
[0006]本發明旨在至少在一定程度上解決上述技術問題。
[0007]為此，本發明的第一個目的在於提出一種可重構處理器，該可重構處理器縮短了條件分支語句的依賴長度以及運行時間，大大提升了條件分支語句的執行效率。
[0008]本發明的第二個目的在於提出一種可重構處理器的條件執行方法。
[0009]為達上述目的，根據本發明第一方面的實施例提出了一種可重構處理器，包括:路由單元，所述路由單元用於分配條件分支語句的條件判斷語句和條件執行語句以並行處理所述條件判斷語句和所述條件執行語句；第一算數邏輯單元，所述第一算數邏輯單元用於根據所述路由單元的分配處理所述條件判斷語句以獲取單比特信號；第二算數邏輯單元，所述第二算數邏輯單元用於根據所述路由單元的分配處理所述條件執行語句以獲取條件執行結果，並接收所述單比特信號，以及根據所述單比特信號對所述條件執行結果的輸出進行控制。
[0010]本發明實施例的可重構處理器，可分別通過兩個算數邏輯單元並行處理條件分支語句中的條件判斷語句和條件執行語句，並根據條件判斷語句執行獲得的單比特信號對條件執行語句獲得的條件執行結果的輸出進行控制，使得條件分支語句可在同一時鐘周期內完成，從而將控制依賴轉化為數據依賴，縮短了條件分支語句的依賴長度以及運行時間，並通過硬體連線的方式直接實現，進一步提升了條件分支語句的執行效率。
[0011 ] 在本發明的一個實施例中，所述第二算數邏輯單元具體包括:計算單元，所述計算單元用於在所述第一算數邏輯單元運行所述條件判斷語句時，並行處理所述條件分支語句中的條件執行語句以獲取條件執行結果；快速條件輸入埠，所述快速條件輸入埠用於接收所述第一算數邏輯單元輸出的所述單比特信號；數據輸出埠，所述數據輸出埠用於輸出所述條件執行結果；控制埠，所述控制埠用於根據所述單比特信號控制所述數據輸出埠的有效性。
[0012]在本發明的一個實施例中，所述控制埠根據所述單比特信號控制所述數據輸出埠的有效性包括:所述控制埠在所述單比特信號為I時控制所述數據輸出埠有效，以使所述數據輸出埠輸出所述條件執行結果；在所述單比特信號為O時控制所述數據輸出埠無效。
[0013]在本發明的一個實施例中，所述條件執行結果的輸出包括將所述條件執行結果寫入存儲器和/或將所述條件執行結果發送至所述路由單元。
[0014]為達上述目的，根據本發明第二方面的實施例提出了一種可重構處理器的條件執行方法，包括:並行處理條件分支語句中的條件判斷語句和條件執行語句，以分別獲取根據所述條件判斷語句得到的單比特信號和根據所述條件執行語句得到的條件執行結果；根據所述單比特信號對所述條件執行結果的輸出進行控制。
[0015]本發明實施例的可重構處理器的條件執行方法，可並行處理條件分支語句中的條件判斷語句和條件執行語句，並根據條件判斷語句執行獲得的單比特信號對條件執行語句獲得的條件執行結果的輸出進行控制，使得條件分支語句可在同一時鐘周期內完成，從而將控制依賴轉化為數據依賴，縮短了條件分支語句的依賴長度以及運行時間，並通過硬體連線的方式直接實現，進一步提升了條件分支語句的執行效率。
[0016]在本發明的一個實施例中，所述並行處理條件分支語句中的條件判斷語句和條件執行語句具體包括:在同一時鐘周期內將所述條件判斷語句和所述條件執行語句分別分配到兩個算數邏輯單元分別進行處理。
[0017]在本發明的一個實施例中，所述根據所述單比特信號對所述條件執行結果的輸出進行控制具體包括:如果所述單比特信號為1，則輸出所述條件執行結果；如果所述單比特信號為0，則不輸出所述條件執行結果。
[0018]在本發明的一個實施例中，所述條件執行結果的輸出包括將所述條件執行結果寫入存儲器和/或將所述條件執行結果發送至所述路由單元。[0019]本發明的附加方面和優點將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過本發明的實踐了解到。
【專利附圖】
【附圖說明】
[0020]本發明的上述和/或附加的方面和優點從結合下面附圖對實施例的描述中將變得明顯和容易理解，其中:
[0021]圖1為根據本發明一個實施例的可重構處理器的結構示意圖；
[0022]圖2為根據本發明一個實施例的第一算數邏輯單元和第二算數邏輯單元的工作示意圖；
[0023]圖3為根據本發明一個實施例的可重構處理器進行條件執行的示意圖；
[0024]圖4為根據本發明一個實施例的可重構處理器的條件執行方法的流程圖；
[0025]圖5為根據本發明一個實施例的可重構處理器進行條件執行與傳統條件執行的對比示意圖。
【具體實施方式】
[0026]下面詳細描述本發明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用於解釋本發明，而不能理解為對本發明的限制。
[0027]在本發明的描述中，需要理解的是，術語「中心」、「縱向」、「橫向」、「上」、「下」、「前」、「後」、「左」、「右」、「豎直」、「水平」、「頂」、「底」、「內」、「外」等指示的方位或位置關係為基於附圖所示的方位或位置關係，僅是為了便於描述本發明和簡化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構造和操作，因此不能理解為對本發明的限制。此外，術語「第一」、「第二」僅用於描述目的，而不能理解為指示或暗示相對重要性。
[0028]在本發明的描述中，需要說明的是，除非另有明確的規定和限定，術語「安裝」、「相連」、「連接」應做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或一體地連接；可以是機械連接，也可以是電連接；可以是直接相連，也可以通過中間媒介間接相連，可以是兩個元件內部的連通。對於本領域的普通技術人員而言，可以具體情況理解上述術語在本發明中的具體含義。
[0029]目前，條件分支語句的執行方法，效率比較低，因此，可通過可重構處理器中的多個算數邏輯單元並行運行條件分支語句中的條件判斷語句和條件執行語句，並根據條件判斷語句之後得到的單比特信號控制條件執行語句執行後得到的條件執行結果的輸出，以提高條件分支語句的執行效率。下面參考附圖描述根據本發明實施例的可重構處理器和可重構處理器的條件執行方法。
[0030]圖1為根據本發明一個實施例的可重構處理器的結構示意圖。
[0031]如圖1所示，根據本發明實施例的可重構處理器，包括:路由單元100、第一算數邏輯單元200和第二算數邏輯單元300。
[0032]具體地，路由單元100用於分配條件分支語句的條件判斷語句和條件執行語句以並行處理條件判斷語句和條件執行語句。在本發明的實施例中，路由單元可根據可重構處理器的配置信息將條件分支語句的條件判斷語句和條件執行語句分別分配到第一算數邏輯單元200和第二算數邏輯單元300中執行。其中，可重構處理器的配置信息包括用於配置算數邏輯單元的指令流的信息以及用於配置相互連接的路由單元的非指令流的信息，進而，路由單元100可將指令流中相互獨立的指令耦合起來(生成-消費關係)。
[0033]第一算數邏輯單元200用於根據路由單元的分配處理條件判斷語句以獲取單比特信號。
[0034]第二算數邏輯單元300用於根據路由單元的分配處理條件執行語句以獲取條件執行結果，並接收單比特信號，以及根據單比特信號對條件執行結果的輸出進行控制。在本發明的一個實施例中，第二算數邏輯單元300具體包括:計算單元、快速條件輸入埠、數據輸出埠 330和控制埠。其中，計算單元用於在第一算數邏輯單元運行條件判斷語句時，並行處理條件分支語句中的條件執行語句以獲取條件執行結果；快速條件輸入埠用於接收第一算數邏輯單元輸出的單比特信號；數據輸出埠用於輸出條件執行結果；控制埠用於根據單比特信號控制數據輸出埠的有效性。
[0035]圖2為根據本發明一個實施例的第一算數邏輯單元200和第二算數邏輯單元300的工作示意圖。具體地，如圖2所示，il，?2是數據輸入埠，i3是傳統的條件執行控制輸入埠，而i4是本發明提出的快速條件輸入埠。當第一算數邏輯單元200和第二算數邏輯單元300分別執行條件判斷語句和條件執行語句之後，第一算數邏輯單元200可通過第一算數邏輯單元200的輸出埠 o3輸出單比特信號。該單比特信號通過第二算數邏輯單元300的快速條件輸入埠 i4進入第二算數邏輯單元300，並且不同經過第二算數邏輯單元300的計算單元而直接到達第二算數邏輯單元300的控制埠 01，以控制的有效性。如果i4進入的單比特信號為0，則控制哦第二算數邏輯單元300的輸出埠 o2無效，條件執行結果不會輸出至存儲器或路由單元。如果i4進入的單比特信號為1，則控制第二算數邏輯單元300的輸出埠 o2有效，輸出埠 o2可將條件執行結果輸出:將條件執行結果寫入存儲器和/或將條件執行結果發送至路由單元。
[0036]圖3為根據本發明一個實施例的可重構處理器進行條件執行的示意圖。具體地，如圖3所示，算數邏輯單元可通過數據總線接收待處理的數據，通過控制總線接收控制信號，其中，il, ?2是數據輸入埠，i3是傳統的條件執行控制輸入埠，而i4是本發明提出的快速條件輸入埠，ol是控制埠，用於控制數據輸出埠 o2的有效性。由於o3接收到控制信號後，需要經過計算單元執行條件執行語句才能通過o2輸出條件執行結果，而i4接收到控制信號時，計算單元已經在上一個時鐘周期極愛那個條件執行語句執行完畢，i4接收到的控制信號可直接傳遞至ol對條件執行結果進行控制，因此，i4到ol的延時要遠遠短於i3到ol的延時，從而可以更快的完成條件執行操作。
[0037]本發明實施例的可重構處理器，可分別通過兩個算數邏輯單元並行處理條件分支語句中的條件判斷語 句和條件執行語句，並根據條件判斷語句執行獲得的單比特信號對條件執行語句獲得的條件執行結果的輸出進行控制，使得條件分支語句可在同一時鐘周期內完成，從而將控制依賴轉化為數據依賴，縮短了條件分支語句的依賴長度以及運行時間，並通過硬體連線的方式直接實現，進一步提升了條件分支語句的執行效率。
[0038]應當理解，可重構處理器中含有多個可並行運算的算數邏輯單元，多個算數邏輯單元被稱為可重構處理器的眾核陣列。在本發明的實施例中，第一算數邏輯單元與第二算數邏輯單元可為可重構處理器的眾核陣列中的任意兩個算數邏輯單元。其中，「第一」、「第二」僅用於描述目的。在本發明的其他實施例中，第一算數邏輯單元也可用於執行條件執行語句，並接收可重構處理器的眾核陣列中的其他算數邏輯單元執行條件判斷語句的結果得到的單比特信號，以根據該單比特信號對條件執行結果的輸出進行控制；第二算數邏輯單元也可用於執行條件判斷語句，並將得到的單比特信號輸出到可重構處理器的眾核陣列中的其他算數邏輯單元，以對該算數邏輯單元的條件執行結果的輸出進行控制。在本發明的實施例中，單比特信號可根據路由單元的控制，輸出到執行與該單比特信號對應的條件執行語句的算數邏輯單元。
[0039]為了實現上述實施例，本發明還提出一種可重構處理器的條件執行方法。
[0040]圖4為根據本發明一個實施例的可重構處理器的條件執行方法的流程圖。具體地,如圖4所示，可重構處理器的條件執行方法包括:
[0041]S401，並行處理條件分支語句中的條件判斷語句和條件執行語句，以分別獲取根據條件判斷語句得到的單比特信號和根據條件執行語句得到的條件執行結果。
[0042]在本發明的一個實施例中，可在同一時鐘周期內將條件判斷語句和條件執行語句分別分配到兩個算數邏輯單元分別進行處理。
[0043]S402，根據單比特信號對條件執行結果的輸出進行控制。
[0044]在本發明的實施例中，如果單比特信號為1，則輸出條件執行結果:將條件執行結果寫入存儲器和/或將條件執行結果發送至路由單元。如果單比特信號為0，則不輸出條件執行結果。
[0045]本發明實施例的可重構處理器的條件執行方法，可並行處理條件分支語句中的條件判斷語句和條件執行語句，並根據條件判斷語句執行獲得的單比特信號對條件執行語句獲得的條件執行結果的輸出進行控制，使得條件分支語句可在同一時鐘周期內完成，從而將控制依賴轉化為數據依賴，縮短了條件分支語句的依賴長度以及運行時間，並通過硬體連線的方式直接實現，進一步提升了條件分支語句的執行效率。
[0046]圖5為根據本發明一個實施例的可重構處理器進行條件執行與傳統條件執行的對比示意圖。如圖5所示，在2X2的可重構處理器上執行條件分支語句:IF(A>B)，C=A-B。傳統條件執行需要經過時鐘周期I和時鐘周期2兩個時鐘周期，而本發明實施例的快速條件執行僅需時鐘周期2 —個時鐘周期。由此可見，本發明實施例的可重構處理器的條件執行方法縮短了條件分支語句的執行時間，提升了條件分支語句的執行效率。
[0047]流程圖中或在此以其他方式描述的任何過程或方法描述可以被理解為，表示包括一個或更多個用於實現特定邏輯功能或過程的步驟的可執行指令的代碼的模塊、片段或部分，並且本發明的優選實施方式的範圍包括另外的實現，其中可以不按所示出或討論的順序，包括根據所涉及的功能按基本同時的方式或按相反的順序，來執行功能，這應被本發明的實施例所屬【技術領域】的技術人員所理解。
[0048]在流程圖中表示或在此以其他方式描述的邏輯和/或步驟，例如，可以被認為是用於實現邏輯功能的可執行指令的定序列表，可以具體實現在任何計算機可讀介質中，以供指令執行系統、裝置或設備(如基於計算機的系統、包括處理器的系統或其他可以從指令執行系統、裝置或設備取指令並執行指令的系統)使用，或結合這些指令執行系統、裝置或設備而使用。就本說明書而言，"計算機可讀介質"可以是任何可以包含、存儲、通信、傳播或傳輸程序以供指令執行系統、裝置或設備或結合這些指令執行系統、裝置或設備而使用的裝置。計算機可讀介質的更具體的示例(非窮盡性列表)包括以下:具有一個或多個布線的電連接部(電子裝置)，可攜式計算機盤盒(磁裝置)，隨機存取存儲器(RAM)，只讀存儲器(ROM)，可擦除可編輯只讀存儲器(EPROM或閃速存儲器)，光纖裝置，以及可攜式光碟只讀存儲器(⑶ROM)。另外，計算機可讀介質甚至可以是可在其上列印所述程序的紙或其他合適的介質，因為可以例如通過對紙或其他介質進行光學掃描，接著進行編輯、解譯或必要時以其他合適方式進行處理來以電子方式獲得所述程序，然後將其存儲在計算機存儲器中。
[0049]應當理解，本發明的各部分可以用硬體、軟體、固件或它們的組合來實現。在上述實施方式中，多個步驟或方法可以用存儲在存儲器中且由合適的指令執行系統執行的軟體或固件來實現。例如，如果用硬體來實現，和在另一實施方式中一樣，可用本領域公知的下列技術中的任一項或他們的組合來實現:具有用於對數據信號實現邏輯功能的邏輯門電路的離散邏輯電路，具有合適的組合邏輯門電路的專用集成電路，可編程門陣列(PGA)，現場可編程門陣列(FPGA)等。
[0050]本【技術領域】的普通技術人員可以理解實現上述實施例方法攜帶的全部或部分步驟是可以通過程序來指令相關的硬體完成，所述的程序可以存儲於一種計算機可讀存儲介質中，該程序在執行時，包括方法實施例的步驟之一或其組合。
[0051 ] 此外，在本發明各個實施例中的各功能單元可以集成在一個處理模塊中，也可以是各個單元單獨物理存在，也可以兩個或兩個以上單元集成在一個模塊中。上述集成的模塊既可以採用硬體的形式實現，也可以採用軟體功能模塊的形式實現。所述集成的模塊如果以軟體功能模塊的形式實現並作為獨立的產品銷售或使用時，也可以存儲在一個計算機可讀取存儲介質中。
[0052]上述提到的存儲介質可以是只讀存儲器，磁碟或光碟等。
[0053]在本說明書的描述中，參考術語「一個實施例」、「一些實施例」、「示例」、「具體示例」、或「一些示例」等的描述意指結合該實施例或示例描述的具體特徵、結構、材料或者特點包含於本發明的至少一個實施例或示例中。在本說明書中，對上述術語的示意性表述不一定指的是相同的實施例或示例。而且，描述的具體特徵、結構、材料或者特點可以在任何的一個或多個實施例或示例中以合適的方式結合。
[0054]儘管已經示出和描述了本發明的實施例，本領域的普通技術人員可以理解:在不脫離本發明的原理和宗旨的情況下可以對這些實施例進行多種變化、修改、替換和變型，本發明的範圍由權利要求及其等同限定。
【權利要求】
1.一種可重構處理器，其特徵在於，包括: 路由單元，所述路由單元用於分配條件分支語句的條件判斷語句和條件執行語句以並行處理所述條件判斷語句和所述條件執行語句； 第一算數邏輯單元，所述第一算數邏輯單元用於根據所述路由單元的分配處理所述條件判斷語句以獲取單比特信號； 第二算數邏輯單元，所述第二算數邏輯單元用於根據所述路由單元的分配處理所述條件執行語句以獲取條件執行結果，並接收所述單比特信號，以及根據所述單比特信號對所述條件執行結果的輸出進行控制。
2.如權利要求1所述的可重構處理器，其特徵在於，所述第二算數邏輯單元具體包括: 計算單元，所述計算單元用於在所述第一算數邏輯單元運行所述條件判斷語句時，並行處理所述條件分支語句中的條件執行語句以獲取條件執行結果； 快速條件輸入埠，所述快速條件輸入埠用於接收所述第一算數邏輯單元輸出的所述單比特信號； 數據輸出埠，所述數據輸出埠用於輸出所述條件執行結果； 控制埠，所述控制埠用於根據所述單比特信號控制所述數據輸出埠的有效性。
3.如權利要求2所述的可重構處理器，其特徵在於，所述控制埠根據所述單比特信號控制所述數據輸出埠的有效性包括: 所述控制埠在所述單比特信號為I時控制所述數據輸出埠有效，以使所述數據輸出埠輸出所述條件執行結果； 在所述單比特信號為O時控制所述數據輸出埠無效。
4.如權利要求1所述的可重構處理器，其特徵在於， 所述條件執行結果的輸出包括將所述條件執行結果寫入存儲器和/或將所述條件執行結果發送至所述路由單元。
5.一種可重構處理器的條件執行方法，其特徵在於，包括: 並行處理條件分支語句中的條件判斷語句和條件執行語句，以分別獲取根據所述條件判斷語句得到的單比特信號和根據所述條件執行語句得到的條件執行結果； 根據所述單比特信號控對所述條件執行結果的輸出進行控制。
6.如權利要求5所述的可重構處理器的條件執行方法，其特徵在於，所述並行處理條件分支語句中的條件判斷語句和條件執行語句具體包括: 在同一時鐘周期內將所述條件判斷語句和所述條件執行語句分別分配到兩個算數邏輯單元分別進行處理。
7.如權利要求5所述的可重構處理器的條件執行方法，其特徵在於，所述根據所述單比特信號對所述條件執行結果的輸出進行控制具體包括: 如果所述單比特信號為1，則輸出所述條件執行結果； 如果所述單比特信號為O，則不輸出所述條件執行結果。
8.如權利要求5所述的可重構處理器的條件執行方法，其特徵在於， 所述條件執行結果的輸出包括將所述條件執行結果寫入存儲器和/或將所述條件執行結果發送至所述路由單元。
【文檔編號】G06F9/38GK103853526SQ201410058606
【公開日】2014年6月11日 申請日期:2014年2月20日 優先權日:2014年2月20日
【發明者】劉雷波, 朱建峰, 楊驍 , 尹首一, 魏少軍 申請人:清華大學