半導體器件的單元溝道離子的注入方法
2023-09-17 05:29:05
專利名稱：半導體器件的單元溝道離子的注入方法
技術領域：
本發明總體涉及一種半導體器件的單元溝道離子的注入方法，更明確地，涉及一種如下半導體器件的單元溝道離子的注入方法，其中對單元區域中的位線接觸區域以及一溝道區域的鄰近該位線接觸區域的邊緣部分執行兩次單元溝道注入工藝，而對該單元區域的其餘部分僅執行一次單元溝道注入工藝，以減少儲存節點接觸區域中的洩漏電流並改善該器件的更新特性。
背景技術：
隨著半導體器件集成的發展，增加半導體器件的集成密度已經成為非常重要的因素。然而，改善各器件的特性也已成為同等重要的因素。特定言之，器件的更新特性對器件的操作具有重大的影響。為了改善器件的更新特性，已提出一種最優化溝道離子注入或源極/漏極結離子注入的方法。然而，該方法在改善器件更新特性方面具有其自身限制。因此，需要一種用於降低儲存節點接觸區域中的洩漏電流的方法，以便克服該限制。
發明內容
本發明要解決的技術問題是提供一種用於注入半導體器件的單元溝道離子的方法，其中對一單元區域中的一位線接觸區域以及一溝道區域的鄰近該位線接觸區域的邊緣部分實行兩次單元溝道注入工藝，而對單元區域的其餘部分僅實行一次單元溝道注入工藝，以使該位線接觸區域與一溝道區域的邊緣部分的雜質濃度高於該單元區域的其它部位。
為了達成本發明的上述目的，提供一種用於注入半導體器件的單元溝道離子的方法，該半導體器件具有一包括一單元區域的半導體襯底，該方法包含執行一單元溝道離子注入工藝的步驟，其中在該單元區域的第一部分中注入兩次單元溝道離子並在該單元區域的第二部分中注入一次單元溝道離子，以使該第一區域的雜質濃度高於該第二區域的雜質濃度，其中該單元區域的該第一部分包括一位線接觸區域以及一溝道區域的鄰近該位線接觸區域的一邊緣部分，並且該單元區域的第二部分包括該單元區域的其餘部分，而不包括該單元區域的該第一部分。
根據本發明的一方面，該單元溝道離子注入工藝包括執行第一單元溝道注入工藝，以將一雜質注入該單元區域的第一部分與第二部分的該半導體襯底的一表面中；形成一光致抗蝕劑膜圖案，以曝露該單元區域的該第一部分；使用該光致抗蝕劑膜圖案作為一離子注入掩模，執行一第二單元溝道注入工藝，以將一雜質注入該單元區域的該第一部分；以及移除該光致抗蝕劑膜圖案。
根據本發明的另一方面，該單元溝道離子注入工藝包括形成一光致抗蝕劑膜圖案，以曝露該單元區域的該第一部分；使用該光致抗蝕劑膜圖案作為一離子注入掩模，執行第一單元溝道注入工藝，以將一雜質注入該單元區域的該第一部分；移除該光致抗蝕劑膜圖案；以及執行第二單元溝道注入工藝，以將一雜質注入該單元區域的第一部分與第二部分的該半導體襯底的一表面中。
圖1A至1C是說明一種根據本發明用於注入半導體器件的單元溝道離子的方法的平面與斷面圖；圖2是一說明根據本發明的方法製造的半導體器件的閾值電壓與暫停更新時間的曲線圖。
附圖標記說明100半導體襯底110有源區域120器件隔離膜130、160雜質注入區域150光致抗蝕劑膜圖案170字線具體實施方式
以下將參考附圖詳細說明本發明。
圖1A至1C是說明一種根據本發明用於注入半導體器件的單元溝道離子的方法的平面與斷面圖，其中右邊的斷面圖是沿左邊平面圖的線I-I』所截取的斷面。
參考圖1A，經由一傳統的器件隔離工藝，在一半導體襯底100的一單元區域中形成定義一有源區域110的一器件隔離膜120。該單元區域包括第一部分與第二部分。該單元區域的第一部分包括一位線接觸區域以及一溝道區域的鄰近該位線接觸區域的一邊緣部分，而該單元區域的第二部分包括該單元區域的除該單元區域的第一部分之外的其餘部分。
然後，執行第一單元溝道注入工藝，以將一雜質注入包括該單元區域的第一部分與第二部分的半導體襯底100的整個表面，從而形成一雜質注入區域130。
參考圖1B，在半導體襯底100上形成一光致抗蝕劑膜圖案150，其曝露該位線接觸區域以及該溝道區域的鄰近該位線接觸區域的邊緣部分，即，該單元區域的第一部分。該光致抗蝕劑膜圖案150可能是如圖1B所示的線條圖案。優選地，光致抗蝕劑膜圖案150所曝露的溝道區域的邊緣部分的寬度小於一字線(未顯示)的寬度。亦即，藉由第二單元溝道注入工藝(圖1B中的箭頭所表示)所形成的雜質注入區域160與字線重迭的區域的寬度(圖1C中的WOL所表示)小於字線的寬度。
然後，使用該光致抗蝕劑膜圖案150作為一離子注入掩模，對半導體襯底100實行第二單元溝道注入工藝，以將雜質注入該單元區域的第一部分，從而形成一雜質注入區域160。優選地，第二單元溝道注入工藝的劑量是第一單元溝道注入工藝的劑量的0.1至10倍。第一單元溝道注入工藝中所用的雜質可能與第二單元溝道注入工藝所用的雜質相同或不同。
在位線接觸區域以及溝道區域的鄰近位線接觸區域的邊緣部分(即單元區域的第一部分)中，藉由第一與第二單元溝道注入工藝注入兩次雜質，而在該單元區域的其餘部分(即該單元區域的第二部分)中，則僅藉由第一單元溝道注入工藝注入一次雜質，以使該單元區域的第一部分的雜質濃度高於該單元區域的其它部位的雜質濃度。
參考圖1C，移除光致抗蝕劑膜圖案150，然後形成一字線170與一源極/漏極區域(未顯示)。
如本發明一具體實施例，第一與第二單元溝道注入工藝的順序可互換。亦即，在第一單元溝道注入工藝之前，於半導體襯底上形成一光致抗蝕劑膜圖案，其曝露該位線接觸區域以及該溝道區域的鄰近該位線接觸區域的邊緣部分，然後移除該光致抗蝕劑膜圖案，以執行一第二單元溝道注入工藝，而無需任何離子注入掩模，以便在該半導體襯底的整個表面上注入一雜質。根據該具體實施例，該第一單元溝道注入工藝的劑量優選是該第二單元溝道注入工藝的劑量的0.1至10倍。
圖2是一說明根據本發明的方法製造的半導體器件的閾值電壓與暫停更新時間的曲線圖。
參考圖2，第1段與第2段分別表示藉由改變第一與第二單元溝道注入工藝的劑量而獲得的閾值電壓與更新時間。如圖2所示，根據本發明的方法製造的半導體器件具有相同的閾值電壓，而其更新時間則改善10至27％。
如上所述，根據本發明，使用一離子注入掩模對該單元區域中的位線接觸區域以及溝道區域的鄰近該位線接觸區域的邊緣部分實行兩次選擇性單元溝道注入工藝，而對該單元區域的其餘部分則僅實行一次單元溝道注入工藝，以便將儲存節點接觸區域的雜質濃度保持在較低量，從而降低洩漏電流並改善器件的更新特性。
權利要求
1.一種用於注入半導體器件的一單元溝道離子的方法，該半導體器件具有包括一單元區域的一半導體襯底，該方法包括執行一單元溝道離子注入工藝的步驟，其中在該單元區域的一第一部分中注入兩次該單元溝道離子，而在該單元區域的一第二部分中注入一次該單元溝道離子，以使該第一區域的雜質濃度高於該第二區域的雜質濃度，其中該單元區域的該第一部分包括一位線接觸區域以及一溝道區域的鄰近該位線接觸區域的一邊緣部分，而該單元區域的該第二部分包括該單元區域的其餘部分而不包括該單元區域的該第一部分。
2.如權利要求1所述的方法，其中該單元溝道離子注入工藝包括執行一第一單元溝道注入工藝，以將一雜質注入該單元區域的該第一部分與該第二部分中該半導體襯底的一表面中；形成一光致抗蝕劑膜圖案，以曝露該單元區域的該第一部分；使用該光致抗蝕劑膜圖案作為一離子注入掩模，以執行一第二單元溝道注入工藝，以將一雜質注入該單元區域的該第一部分；以及移除該光致抗蝕劑膜圖案。
3.如權利要求1所述的方法，其中該單元溝道離子注入工藝包括形成一光致抗蝕劑膜圖案，以曝露該單元區域的該第一部分；使用該光致抗蝕劑膜圖案作為一離子注入掩模，以執行一第一單元溝道注入工藝，以將一雜質注入該單元區域的該第一部分；移除該光致抗蝕劑膜圖案；以及執行一第二單元溝道注入工藝，以將一雜質注入該單元區域的該第一部分與該第二部分中該半導體襯底的一表面中。
4.如權利要求2及3中任一項所述的方法，其中該光致抗蝕劑膜圖案包括一線條圖案。
5.如權利要求2及3中任一項所述的方法，其中藉由該光致抗蝕劑膜圖案所曝露的一溝道區域的鄰近該位線接觸區域的邊緣部分的寬度小於一字線的寬度。
6.如權利要求2所述的方法，其中該第二單元溝道注入工藝的劑量是該第一單元溝道注入工藝的劑量的0.1至10倍。
7.如權利要求3所述的方法，其中該第一單元溝道注入工藝的劑量是該第二單元溝道注入工藝的劑量的0.1至10倍。
8.如權利要求2及3中任一項所述的方法，其中該第一單元溝道注入工藝的雜質與該第二單元溝道注入工藝的雜質相同或不同。
全文摘要
本發明公開一種用於注入半導體器件的單元溝道離子的方法。根據該方法，使用一離子注入掩模對該單元區域中的位線接觸區域以及溝道區域的鄰近該位線接觸區域的邊緣部分執行兩次選擇性單元溝道注入工藝，而對該單元區域的其餘部分則僅執行一次單元溝道注入工藝，以便將儲存節點接觸區域的雜質濃度保持在較低水平，從而使該儲存節點接觸區域的洩漏電流最小。
文檔編號H01L21/265GK1744280SQ20041010491
公開日2006年3月8日 申請日期2004年12月24日 優先權日2004年9月2日
發明者李元暢, 宣佑景 申請人:海力士半導體有限公司