一種sj-igbt器件結構及其製作方法

2023-09-21 16:43:00

專利名稱：一種sj-igbt器件結構及其製作方法
技術領域：
本發明介紹了一種SJ-IGBT器件結構，屬於微電子與固體電子學技術領域。
背景技術：
功率集成電路有時也稱高壓集成電路，是現代電子學的重要分支，可為各種功率變換和能源處理裝置提供高速、高集成度、低功耗和抗輻照的新型電路，廣泛應用於電力控制系統、汽車電子、顯示器件驅動、通信和照明等日常消費領域以及國防、 航天等諸多重要領域。其應用範圍的迅速擴大，對其核心部分的高壓器件也提出了更高的要求。對功率器件MOSFET而言，在保證擊穿電壓的前提下，必須儘可能地降低器件的導通電阻來提高器件性能。但擊穿電壓和導通電阻之間存在一種近似平方關係，形成所謂的「矽限」。為了解決這一矛盾，前人提出了基於三維RESURF技術的漂移區由P、N柱相間構成的超結結構(SJ)用於優化高壓器件的漂移區電場分布。該結構在保持導通電阻不變的前提下，提高擊穿電壓，打破傳統功率MOS器件理論的極限。該技術的理論基礎是電荷補償理論，當漂移區施加電壓達到一定值時，漂移區達到完全耗盡，電場分布更加均勻，提高了器件的抗擊穿能力。在保證擊穿電壓不變的前提下，可以大幅提高漂移區的摻雜濃度，減小導通電阻。超結結構的提出打破了傳統功率MOSFET器件的「矽極限」。SJ結構形成在器件的漂移層中，該漂移層包括N導電類型柱(column) (N柱)和P導電類型柱(column) (P柱)。N柱和P柱構成作為一對SJ結構的單元，從而多對N柱和P柱提供SJ結構。SJ結構最初應用於垂直VDMOS器件，後來擴展到橫向LDMOS器件。橫向結構更有利於新一代的高密度功率集成應用，是當代功率器件研究的熱點。但是超結結構用於橫向器件也帶來了新的問題。第一，理想的能完全耗盡的P、η柱區工藝上難於形成。第二，襯底參與超結柱區的耗盡導致襯底輔助耗盡效應，而且耗盡層的寬度在器件的漏端到源端方向的不同位置不等，這就帶來了漂移區電場分布不均的問題，需要對器件製作工藝和結構進行優化。

發明內容
鑑於以上所述現有技術的缺點，本發明的目的在於提供一種SJ-IGBT器件結構的製備方法，用於解決現有技術中漂移區電場分布不均的問題。為實現上述目的及其他相關目的，本發明提供一種SJ-IGBT器件結構的製備方法，該方法包括以下步驟提供一襯底；在該襯底上形成漂移區並在該漂移區預設源端和漏端；提供一設有若干第一窗口的第一掩膜版，所述第一窗口的寬度沿源端到漏端方向依次增大；將該掩膜版放置於所述漂移區之上，掩膜版和該漂移區左側平齊，自上述第一窗口向所述漂移區進行N型離子注入；
退火，在該漂移區形成沿源端到漏端方向N型載流子濃度呈線性增加的N型漂移區；提供一設有若干第二窗口的第二掩膜版；所述第二窗口的左側自與源端相鄰的位置，即與第一掩膜版的第一個遮擋部左側平齊起始，截止於所述漏端附近，但是離漏端有一定的距離自該第二窗口向所述N型漂移區採用三次能量和劑量依次減小的方式進行P型離子注入，形成間隔的P柱和N柱；且P柱不和漏端相連；最後形成溝道、源區、漏區和柵區域。優選地，所述退火時間為600 1000分鐘。所述退火溫度為1000 1400度。
優選地，所述P型離子注入的三次劑量總和為N型離子注入的I. 5-2. 5倍，優選2倍。優選地，所述襯底為矽或SOI。優選地,所述漏區為重摻雜P。本發明還提供一種SJ-IGBT器件結構，該結構包括襯底；位於該襯底上的漂移區；位於該漂移區上方的柵區域、位於該漂移區兩端的源端、漏端以及位於該源端和漏端之間間隔設置的若干P柱和N柱；且P柱不和漏端相連；所述P柱和N柱縱長方向與源、漏區縱長方向垂直；所述N柱沿源端到漏端方向離子濃度呈線性增加。 優選地，所述襯底為矽或SOI。所述柵區域包括柵介質層以及位於柵介質層上的柵極。傳統超結器件漂移區中交替存在的P和N柱區，為了提高耐壓，要求N柱區和P柱區達到電荷平衡，在器件反向耐壓時漂移區實現全耗盡，但是由於存在襯底輔助耗盡效應，引起P型柱區出現剩餘電荷，本發明採用線性漂移區的N柱區取代傳統的均勻分布的N型漂移區。可以有效的消除襯底輔助耗盡效應，提高器件的擊穿電壓。本發明使N柱的濃度從源端到漏端逐漸增加，消除漂移區剩餘電荷。同時，通過將漏極N+區換成P+區，器件工作時，重摻雜P區向漂移區注入空穴，增加漂移區電流能力，更好的降低器件開態電阻，由於P型柱區離漏極有一定的距離，因此降低了電荷不平衡對器件性能的影響，提高器件可靠性。


圖Ia顯示為本發明N型離子注入的結構示意圖。圖Ib顯示為圖I的俯視圖。圖2顯示為經退火再分布形成的線性N型漂移區結構示意圖。圖3a顯示為形成P柱區結構示意圖。圖3b顯示為圖3a的俯視圖。圖4顯示為P阱注入形成溝道的結構示意圖。圖5顯示為柵極形成的結構示意圖。圖6顯示為形成重摻雜N區的結構示意圖。圖7顯示為形成重摻雜P區的結構示意圖。圖8顯示為體矽的超結器件結構示意圖。
元件標號說明
襯底I
漂移區2
第一掩膜版3
第一窗口31
第二窗口32
第三窗口33
N型漂移區4
柵介質層51
柵極52
底矽11
埋層氧化層12
長I
寬d
具體實施例方式以下通過特定的具體實例說明本發明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地了解本發明的其他優點與功效。本發明還可以通過另外不同的具體實施方式
加以實施或應用，本說明書中的各項細節也可以基於不同觀點與應用，在沒有背離本發明的精神下進行各種修飾或改變。請參閱圖Ia至圖8所示。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發明的基本構想，遂圖式中僅顯示與本發明中有關的組件而非按照實際實施時的組件數目、形狀及尺寸繪製，其實際實施時各組件的型態、數量及比例可為一種隨意的改變，且其組件布局型態也可能更為複雜。一種SJ-IGBT器件結構的製備方法，該方法包括以下步驟提供一襯底；在該襯底上形成漂移區並在該漂移區預設源端和漏端；提供一設有若干第一窗口的第一掩膜版，所述第一窗口的寬度沿源端到漏端方向依次增大；自上述第一窗口向所述漂移區進行N型離子注入；退火，在該漂移區形成沿源端到漏端方向N型載流子濃度呈線性增加的N型漂移區；提供一設有若干第二窗口的第二掩膜版；自該第二窗口向所述N型漂移區採用三次能量和劑量依次減小的方式進行P型離子注入，形成間隔的P柱和N柱；且P柱不和漏端相連；最後形成溝道、源區、漏區和柵區域。所述退火時間為600 1000分鐘。所述退火溫度為1000 1400度。所述P型離子注入的劑量為N型離子注入的I. 5-2. 5倍，優選2倍。所述襯底為矽或SOI。所述漏區為重摻雜P。 請參閱圖Ia 圖8所示，本發明提供一種SJ-IGBT器件結構的製備方法，該方法至少包括以下步驟 首先實施步驟I )，提供一半導體襯底I，本實施例中，該襯底為矽或者SOI襯底。在所述半導體襯底I上形成漂移區2。需要說明的是，在形成所述漂移區之前，還可以包括在所述半導體襯底I上形成緩衝層(未圖示)，以防止在阻斷電壓時耗盡層到達所述半導體襯底1，且所述緩衝層用於控制半導體襯底向緩衝區注入少數載流子的能力，即控制所述半導體襯底I的注入效率。請參閱圖Ia所示，在該漂移區2上預設源端和漏端(未圖示)。然後提供一端自與源端相鄰的位置起始的第一掩膜版3，(即該掩膜版放置於所述漂移區之上，掩膜版和該漂移區左側平齊)。 該第一掩膜版上設有若干第一窗口，請參閱圖Ib所不,其為第一掩膜版3放置於設有漂移區2的半導體襯底I上方的俯視圖。本實施例中，所述第一窗口為若干個長度I一致的矩形，該若干個第一窗口自源端到漏端的方向上寬度d逐漸增大。換句話說，第一掩膜版遮擋部的寬度自源端到漏端的方向上逐漸減小。即沿源端到漏端方向排列中，第二個窗口 32的寬度比第一個窗口 31的寬度大；第三個窗口 33的寬度比第二個窗口 32的寬度大，以此類推。換句話說，沿源端到漏端方向排列中，第一個遮擋部的寬度大於第二個遮擋部的寬度，第二個遮擋部的寬度大於第三個遮擋部的寬度，以此類推。只要所述窗口的寬度線性逐漸增大都能實現本發明。具體的，本實施例中，第一個窗口的寬度大致為O. 6um，第二個窗口的寬度大致為O. 9um,第三個窗口的寬度大致為I. 8um，第四個窗口的寬度大致為2. 3um,第五個窗口的寬度大致為3. 2um，第六個窗口(未圖示)的寬度大致為4. 5um，第七個窗口(未圖示)的寬度大致為6. 2um，第八個窗口(未圖示)的寬度大致為9. 5um，第九個窗口(未圖示)的寬度大致為15. 8um。以此類推。第一個遮擋部的寬度大致為14. 7 um,第二個遮擋部的寬度大致為10. 6um,第三個遮擋部的寬度大致為7. 5um，第四個遮擋部的寬度大致為5. 2um，第五個遮擋部的寬度大致為3. Ium,第六個遮擋部(未圖示)的寬度大致為I. 9um,第七個遮擋部(未圖示)的寬度大致為I. Ium,第八個遮擋部(未圖示)的寬度大致為O. 6um。以此類推。將該第一掩膜版放置在所述漂移區2之上，掩膜版和該漂移區左側平齊，自上述窗口向該漂移區進行N型離子注入後退火，由於自源端到漏端方向排列中，第一個窗口 31到第二個窗口 32之間的距離大於第三個窗口 33到第二個窗口 32的距離，所以退火後N型離子擴散，第一個窗口和第二個窗口之間的擴散區離子濃度小於第三個窗口和第二個窗口之間的擴散區離子濃度，以此類推，在整個漂移區形成離子濃度自源端到漏端方向上呈線性分布的N型漂移區。如圖2所示。本實施例中，進行N型離子注入後退火的時間為600 900分鐘。最好是900分鐘。退火溫度為1000 1200度。最好是1200度。接著提供一第二掩膜版(未圖示)，該第二掩膜版上橫向均勻的設有若干窗口 4，本實施例中，所述第二掩膜版上的窗口縱長方向為自源端到漏端的方向。其中所述窗口 41的左側自與源端相鄰的位置即與第一掩膜版的第一個遮擋部(自源端向漏端數第一個最寬的遮擋部)左側平齊起始，截止於所述漏端附近，但是離漏端有一定的距離。請參照圖3b所
/Jn ο自所述第二掩膜版的窗口採用三次能量和劑量依次減小的方式進行P型離子注入，請參照圖3a所示。具體的,第一次P型離子注入的能量為3E12-5E12,優選的是4E12,劑量為300-500kev，優選的是400 kev ;第二次P型離子注入的能量為2E12-4E12，優選的是3E12 ;劑量為200-300kev，優選的為250kev ;第三次P型離子注入的能量為O. 5E12-2 E12，優選的是1E12，劑量為50-100kev，優選的是80kev。該P型離子三次注入的劑量總和為該N型離子注入劑量的I. 5-2. 5倍，最好是2倍的劑量。這樣就形成了 P柱N柱、P柱N柱間隔的出現的區域。所述第二掩膜版上的窗口不貫通漂移區，即該第二掩膜版的窗口離漏端有一定的距離，從而使得P柱不和漏 端相連。由於P型柱區離漏端有一定的距離，因此降低了電荷不平衡對器件性能的影響，提高器件可靠性。接下來經過一個10-30分鐘(最好是20分鐘左右)的高溫退火，形成超結的漂移區。高溫退火形成超結的漂移區屬於本領域的公知常識，在此不再贅述。接著請參照圖4所示，製備P阱。本實施例中的襯底選擇為SOI襯底，其包括底矽11、位於低位上的埋層氧化層12，以及位於埋層氧化層12上的頂層矽，用於作為漂移區。在預設的源端進行P離子注入，形成P阱。然後在P阱、P柱和N柱近源端的上方製備柵區域，該柵區域包括柵介質層51以及位於柵介質層51上的柵極52。本實施例中柵介質層的材質為二氧化矽、氮化矽等本領域常用材質。請參照圖5所示。接著在源端靠近柵區域的位置進行重摻雜N型注入，形成N+區域。請參照圖6所
/Jn ο最後，請參照圖7所示，在P阱上、N+區域的一側(遠離柵區域的一側)以及漏端進行重摻雜P型離子注入，各自分別形成P+區域。形成溝道、源區、漏區。所述漏區為重摻雜P。該部分屬於本領域的公知常識，在此不再贅述。由於傳統的超結器件漂移區中交替存在的P和N柱區，為了提高耐壓，要求N柱區和P柱區達到電荷平衡，在器件反向耐壓時漂移區實現全耗盡，但是由於存在襯底輔助耗盡效應，引起P型柱區出現剩餘電荷，本發明採用線性漂移區的N柱取代傳統的均勻分布的N型漂移區，N型柱區的濃度從源到漏線性增加，消除了襯底輔助耗盡效應，使器件達到電荷平衡，提高器件耐壓，此結構也可應用於體矽技術。如圖8所示。本發明通過採用掩膜版的窗口從源端到漏端方向上寬度依次增加，遮擋部分寬度依次減小，對整個漂移區進行用於形成線性N柱區的離子注入，調節離子注入能量和劑量，然後進行一個長時間的高溫退火，使N柱區形成一個線性漂移區。線性漂移區形成以後，再通過P型掩膜版分三次進行P型離子注入，P型離子注入的計量接近於N柱區的2倍，然後經過一個短暫的20分鐘高溫退火後形成超結的漂移區，然後再進行常規的溝道，源區，漏區，柵極的製作。橫向SOI超結器件由於存在襯底輔助耗盡效應，導致從器件源端到漏端，P型柱區的剩餘電荷逐漸增加，P型剩餘電荷的存在，降低了器件耐壓。根據現有的研究結果，P型區的剩餘電荷從源到漏近似線性分布，因此，本發明中橫向SOI超結功率器件的N型區採用線性分布，使N柱區的濃度從源到漏逐漸增加，消除漂移區剩餘電荷，而P型柱區不和漏極相連。同時，通過將傳統超結器件的漏極N+區換成P+區，將IGBT的引入到超結器件設計中，器件工作在開態時，P+區向漂移區注入空穴，增加漂移區電流能力，可以更好的降低器件開態電阻。由於P型柱區離漏極有一定的距離，因此降低了電荷不平衡對器件性能的影響，提高器件可靠性。同時，通過將漏極N+區換成P+區，器件工作時，重摻雜P區向漂移區注入空穴，增加漂移區電流能力，更好的降低器件開態電阻。綜上所述，本發明有效克服了現有技術中的種種缺點而具高度產業利用價值。上述實施例僅例示性說明本發明的原理及其功效，而非用於 限制本發明。任何熟悉此技術的人士皆可在不違背本發明的精神及範疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術領域中具有通常知識者在未脫離本發明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發明的權利要求所涵蓋。
權利要求
1.一種SJ-IGBT器件結構的製備方法，其特徵在於，該方法包括以下步驟 提供一襯底； 在該襯底上形成漂移區並在該漂移區兩側預設源端和漏端； 提供一設有若干第一窗口的第一掩膜版，所述第一窗口的寬度沿源端到漏端方向依次增大； 將該掩膜版放置於所述漂移區之上，掩膜版和該漂移區左側平齊， 自上述第一窗口向所述漂移區進行N型離子注入； 退火，在該漂移區形成沿源端到漏端方向N型載流子濃度呈線性增加的N型漂移區；提供一放置於漂移區之上並設有若干第二窗口的第二掩膜版；其中，所述第二窗口的左側自與源端相鄰的位置即與第一掩膜版的第一個遮擋部左側平齊起始，截止於所述漏端附近，但是離漏端有一定的距離； 自該第二窗口向所述N型漂移區採用三次能量和劑量依次減小的方式進行P型離子注入，形成間隔的P柱和N柱；且P柱不和漏端相連； 最後形成溝道、源區、漏區和柵區域。
2.根據權利要求I所述的SJ-IGBT器件結構的製備方法，其特徵在於，所述退火時間為600 1000分鐘。
3.根據權利要求I所述的SJ-IGBT器件結構的製備方法，其特徵在於，所述退火溫度為1000 1400 度。
4.根據權利要求I所述的SJ-IGBT器件結構的製備方法，其特徵在於，所述P型離子注入的三次劑量總和為N型離子注入的I. 5-2. 5倍，，優選2倍。
5.根據權利要求I所述的SJ-IGBT器件結構的製備方法，其特徵在於，所述襯底為矽或SOI。
6.根據權利要求I所述的SJ-IGBT器件結構的製備方法，其特徵在於，所述漏區為重摻雜P。
7.—種SJ-IGBT器件結構，其特徵在於，該結構包括 襯底； 位於該襯底上的漂移區； 位於該漂移區上方的柵區域、位於該漂移區兩端的源端、漏端以及位於該源端和漏端之間間隔設置的若干P柱和N柱；且P柱不和漏端相連；所述P柱和N柱縱長方向與源、漏區縱長方向垂直；所述N柱沿源端到漏端方向N型載流子濃度呈線性增加。
8.根據權利要求7所述的SJ-IGBT器件結構的製備方法，其特徵在於，所述襯底為矽或SOI。
9.根據權利要求7所述的SJ-IGBT器件結構的製備方法，其特徵在於，所述柵區域包括柵介質層以及位於柵介質層上的柵極。
全文摘要
本發明提供一種SJ-IGBT器件結構及其製作方法，包括以下步驟提供一襯底；在該襯底上形成漂移區並在該漂移區預設源端和漏端；提供一設有若干第一窗口的第一掩膜版，所述第一窗口的寬度沿源端到漏端方向依次增大；自上述第一窗口向所述漂移區進行N型離子注入；退火，在該漂移區形成離子濃度呈線性增加的N型漂移區；提供一設有若干第二窗口的第二掩膜版；自該第二窗口向所述N型漂移區進行P型離子注入，P型柱區離漏極區有一定距離，退火後形成間隔的P柱和N柱；最後形成溝道、源區、漏區和柵區域。本發明使N柱的濃度從源端到漏端逐漸增加，消除漂移區剩餘電荷，由於P柱離漏極有一定的距離，因此降低了漂移區電荷不平衡對器件性能的影響，提高可靠性。
文檔編號H01L21/331GK102969244SQ20121053329
公開日2013年3月13日 申請日期2012年12月11日 優先權日2012年12月11日
發明者程新紅, 夏超, 王中健, 曹鐸, 鄭理, 賈婷婷, 俞躍輝 申請人:中國科學院上海微系統與信息技術研究所