半導體自對準圖案化的方法

2023-09-21 07:39:30 7

半導體自對準圖案化的方法
【專利摘要】本發明提供一種半導體自對準圖案化的方法，其步驟包含提供包括第一層及第二層的基板，其中第一層位於第二層之上；移除第一層的一部份以形成第一圖案；沉積第一共形層於第一圖案上；沉積第二共形層於第一共形層上；移除第二共形層的一部分，使露出第一共形層的一部分；交替地薄化第一共形層及第二共形層，以形成第二圖案。本發明也提供一種半導體自對準結構。
【專利說明】半導體自對準圖案化的方法

【技術領域】
[0001] 本發明涉及一種半導體自對準圖案化的方法，更具體地說，涉及一種產生低於20 納米特徵的半導體自對準多個圖案化的方法。

【背景技術】
[0002] 根據國際半導體技術藍圖（InternationalTechnologyRoadmapfor Semiconductors,ITRS)報告，在半導體技術隨著等級規格趨勢，動態隨機存取記憶體的半 間距被預測將小於20納米。因此，提供具有低於20納米的最小特徵尺寸圖案化的半導體 晶片是在微影【技術領域】中是非常重要的課題。具有13. 5-14納米波長的深紫外光微影技術 (ExtremeUltravioletlithography，EUV)已經被提出作為達到10納米技術節點的選項。 然而，深紫外光微影技術的光源產生涉及了電漿反應和極度真空技術，由於電漿反應和極 度真空技術技術成本高，因此不適於生產作業。現今技術產生的深紫外光微影光源強度至 少低於現有微影光源強度一至二個數量級。此外，應用深紫外光微影技術伴隨著使用反射 光罩及研究完全不同化學蝕刻的挑戰。為了解決深紫外光微影功率不佳的問題，可通過提 高光阻的靈敏度的方式來改善。然而，一個高度敏感的光阻會產生散粒噪音而導致明顯的 側壁粗糙度。
[0003] 無光罩的大規模平行電子束微影（electronbeamlithography,EBL)為另一種深 紫外光微影技術，也是另一前進到下一個技術層次的方法。諸多EBL方法中，基本上是以去 除光罩以及使用幾萬或幾十萬個電子束來進行蝕刻。相較於深紫外光微影，EBL是一種簡 單替代的方法，但其發展卻一直受到低產能的影響。因此，在成為能實際運用的微影方法之 前，大規模平行電子束微影還有更多的改進空間。
[0004] 在沒有深紫外光微影及電子束微影的幫助之下，其他方法諸如利用特殊材料及光 阻化學反應，已被證明是形成低於20納米特徵的可行方式。上述的化學圖案化方法包含一 有效的表面處理，意即於硬烤光阻圖案上形成一鹼性表面；將含有第二光敏性複合物的第 二層接觸前述光阻圖案的鹼性表面，其中第二光敏性複合物包含有第二樹脂成分以及光酸 產生劑；將第二層暴露於活化輻射的照射中；並且對經照射後的第二層進行顯影，形成間 隔物於即將被圖案化的層上，其中該間隔物包含顯影過程中所未去除的部分第二層。
[0005] 在鹼性表面及第二層之間的交聯反應有助於間隔物的形成。間隔物隨後用以形成 更小特徵尺寸的軟光罩，將其下層材料圖案化。承上，由於化學反應的發生十分重要，形成 各特徵圖案的材料被限制在特定的種類，其大多是軟質材料。軟質材料在較高處理溫度的 需求之下，是一個難以克服的問題。
[0006] 上文的「現有技術」說明僅提供【背景技術】，並未承認上文的「現有技術」說明公開 本發明的標的，不構成本發明的現有技術，且上文的「現有技術」的任何說明均不應作為本 案的任一部分。


【發明內容】

[0007] 本發明公開一種半導體自對準圖案化方法。本發明的一目的在於製造具低於20 納米的最小特徵尺寸的半導體晶片。本發明提供的方法免於使用深紫外光微影技術、大規 模平行電子束微影或是任何化學反應，該些技術或步驟在圖形特徵形成過程中會限定材料 種類及製程溫度。
[0008] 在一實施例中，本發明的方法包含有提供一基板的步驟，基板包含第一層及第二 層，其中第一層位於第二層之上，移除第一層的一部份以形成第一圖案，沉積第一共形層於 第一圖案上，沉積第二共形層於第一共形層上，移除第二共形層的一部分，使露出第一共形 層的一部分，交替地薄化第一共形層及第二共形層，以形成第二圖案。
[0009] 在一些實施例中，交替地薄化第一共形層及第二共形層的步驟包含有通過第一蝕 刻薄化第一共形層，通過第二蝕刻薄化第二共形層，通過第三蝕刻薄化第一共形層。
[0010] 在一些實施例中，移除第一層的一部份以形成第一圖案的步驟包含有提供多個線 形特徵位於第一層上，其中每一線形特徵包含二側壁，形成多個間隔物覆蓋每一線形特徵 的二側壁，移除多個線形特徵，轉移多個間隔物的圖形至第一層。
[0011] 在一實施例中，多個線形特徵包含線寬及線距，線寬及線距比值為5:7,其中線寬 可為35納米至50納米，且線距可為49納米至70納米。在另一實施例中，第二圖案具有7 納米至10納米的最小特徵尺寸。
[0012] 在一實施例中，間隔物及第一共形層為相同材料，且第一共形層及第二共形層為 不同材料。在另一實施例中，第一共形層及第二共形層的蝕刻選擇比大於10。
[0013] 在另一實施例中，本發明提供一種半導體自對準結構，半導體自對準結構包含有 載體，第一圖案具有第一特徵尺寸，其設置於載體上，第二圖案具有第二特徵尺寸，其設置 於載體上。其中第一特徵尺寸為相鄰第一特徵之間的一間隔，且第二特徵尺寸為相鄰第二 特徵之間的一間隔。第二圖案的第一部分的組成材料不同於第二圖案的第二部分的組成材 料。
[0014] 上文已相當廣泛地概述本發明的技術特徵，僅使下文的本發明詳細描述得以獲得 較佳了解。組成本發明的權利要求範圍標的的其他技術特徵將描述於下文。本發明所屬技 術領域技術人員技術人員應了解，可相當容易地利用下文公開的概念與特定實施例可作為 修改或設計其他結構或製程而實現與本發明相同的目的。本發明所屬【技術領域】技術人員技 術人員也應了解，這類等效建構無法脫離後附的權利要求範圍所界定的本發明的精神和範 圍。

【專利附圖】

【附圖說明】
[0015] 本發明的目的及其效果通過下列的說明並參考其中的附圖：
[0016] 圖1根據本發明的一實施例的自對準圖案化結構的剖視圖；以及
[0017] 圖2至圖11根據本發明的一實施例的形成自對準圖案化結構製造步驟的剖視圖。
[0018]【符號說明】
[0019] 10 結構
[0020] 100 線形特徵
[0021] 100' 側壁
[0022] 100A 間隔物
[0023] 100A' 間隔層
[0024] 101 第一層
[0025] IOlA 第一圖案
[0026] 102 第二層
[0027] 102A 抗反射層
[0028] 102B 碳基層
[0029] 103A 第二圖案
[0030] 104 第一共形層
[0031] 104' 第一共形層
[0032] 104' ' 第一共形層
[0033] 104' ' ' 第一共形層
[0034] 105 第二共形層
[0035] 105' 第二共形層
[0036] 105' ' 第二共形層
[0037]11 厚度
[0038] 12 厚度
[0039] 13 厚度
[0040]L 線寬
[0041] S 線距
[0042]W 線寬
[0043] D 線距

【具體實施方式】
[0044] 為了使技術人員能徹底地了解本發明，將在下列的描述中提出詳盡的步驟及結 構。顯然地，本發明的實現並未限定於相關領域的技術人員所熟習的特殊細節。另一方面， 眾所周知的結構或步驟並未描述於細節中，以避免造成本發明不必要的限制。本發明的較 佳實施例會詳細描述如下，然而除了這些詳細描述之外，本發明還可以廣泛地施行在其他 實施例中，且本發明的範圍不受限定，其以後附的權利要求的範圍為準。
[0045] 在下文中本發明的實施例配合所附附圖以闡述細節。說明書所提及的「實施例」、 「此實施例」、「其他實施例」等等，意指包含在本發明的該實施例所述有關的特殊特性、構 造、或特徵。說明書中各處出現的「在此實施例中」的片語，並不必然全部指相同的實施例。
[0046] 本發明關於一種半導體自對準圖案化的方法。下列記載詳細說明本發明的實施步 驟及結構以使本發明得以被完整地了解。本發明的實現並不限於具有特定知識的技術人 員。此外，現有的結構及步驟並未記載於下文，以免本發明受到不必要的限制。本發明的較 佳實施例將於下文中描述，然而本發明除了下文之外，也可廣泛地實現於其它實施例中。本 發明的範圍不應限制於下文的記載，而應由權利要求的範圍予以定義。
[0047] 圖1根據本發明的一實施例說明自對準圖形結構10的剖視圖。本發明公開了一 種製備結構10的製造方法，結構10包含有第一圖案IOlA及第二圖案103A，第一圖案IOlA 及第二圖案103A皆設置於第二層102上。本發明其它某些實施例中，第二層102可以是半 導體晶圓或是絕緣材料所組成的載體。本實施例中，第一圖案IOlA及第二圖案103A皆設置 於該第二層102上，第二層102可以進一步包含一抗反射層102A以及一碳基層102B。抗反 射層102A可以包含深紫外線抗反射塗料（deepultravioletanti-reflectioncoating, DARC)。碳基層102B可為非晶碳層。第一圖案IOlA通過移除部份第一層（圖未示）形成， 第二圖案是由至少二不同材料的片段組成。如圖1所示，第二圖案103A的最小特徵尺寸D 小於第一圖案IOlA的最小特徵尺寸S。在一實施例中，第二圖案103A的最小特徵尺寸D小 於20納米，較佳地是小於10納米。
[0048] 圖2至圖11為根據本發明一實施例進行描述形成自對準圖形結構的製造方法。在 圖2中，基板包含一第一層101及一第二層102,第一層101較佳地設置於第二層102上。 第一層101的組成材料不同於第二層102的組成材料。多個線形特徵100在第一層101上 以等距離排列。當前實施例中，每一線形特徵100可通過線寬L及線距S來表示特徵。其 中線寬L如同字義，其表示為線形特徵100的寬度，以及線距S是二相鄰線形特徵100之間 的距離。在一實施例中，線形特徵100可以是經圖案化的光阻。
[0049] 一併參閱圖2、圖3及圖4,每一線形特徵100具有二側壁100'，具有一厚度11的一 間隔物100A形成於該側壁100'。間隔物100A的形成方式的細節如圖3所示。間隔層100A' 沉積於線形特徵100上，其沉積方式例如有原子層沉積（atomiclayerdeposition)、溉鍍、 或化學氣相沉積，如電楽增強化學氣相沉積（plasma-enhancedCVD)、低壓化學氣相沉積 (low-pressureCVD)或是外延成長，其中化學氣相沉積為較佳的沉積方式。間隔層100A' 合適的材料包含氧化矽、氮化矽或氮氧化矽。一般而言，間隔層100A'塗覆在第一層101的 整個表面上，並蝕刻位於第一層101的水平表面上之間隔層100A'材料，留下材料如線形特 徵100的側壁上的間隔物100A。較佳的是進行蝕刻以移除部份間隔層100A'材料，直到露 出線形特徵100的頂表面及第一層101的頂表面。
[0050] 參閱圖5,在一實施例中通過移除光阻程序來移除線形特徵100。間隔物100A在 移除程序之後被保留，接著形成了間隔物陣列。左邊二間隔物之間的距離為線寬L，左邊第 二個間隔物到第三個間隔物之間的距離為線距S，線寬L及線距S的尺寸承襲於圖2所示的 線形特徵100形成步驟。
[0051] 參閱圖6,一非等向性電漿蝕刻，較佳地是一活性離子蝕刻，用以轉移圖5之間隔 物100A圖形至其下的第一層101，在完成這個步驟時，部分第一層材料通過電漿蝕刻製程 被移除，以形成第一圖案101A。本實施例中，第一圖案101A的最小特徵尺寸為線距S，第一 層101的材料可以進一步當成硬光罩，用以蝕刻其下的第二層102。典型的硬光罩材料包含 有鎢、鈦、氮化鈦、氧化鈦、氧化鋯、氧化鋁、氧氮化鋁、氧化鉿、非晶質碳、氮氧化矽、多晶矽 以及氮化矽。
[0052] 如圖7所示，具有一厚度12的第一共形層104,以及具有一厚度13的第二共形層 105,依次沈積在第一圖案101A上。共形沉積製程可以通過電漿增強化學氣相沉積來執行。 在一實施例中，厚度12及厚度13為相等。間隔物及第一共形層的材質可以是氮化矽、氧化 矽、多晶矽，或其組合。在一實施例中，間隔物及第一共形層為相同材質，當然，間隔物及第 一共形層也可為不同材質。第一共形層及第二共形層的材質可以是氮化矽、氧化矽、多晶 矽，或其組合。由於在本發明當中，第一共形層及第二共形層之間的應有足夠的蝕刻劑選擇 t匕，二共形層的組成材料為不同。舉例來說，在第一共形層及第二共形層之間的蝕刻選擇比 是大於10,較佳是大於20,最佳是大於50。
[0053] 參閱圖7及圖8,第二共形層105的一部分被移除，直到露出第一共形層104。在 一實施例中，一化學機械研磨（chemicalmechanicalpolishing,CMP)製程用以移除第二 共形層105的頂表面，在化學機械研磨製程之後，可得到第二共形層105'。當厚度13由頂 表面被移除後，第一共形層104'露出。在橫向方向上，第一共形層104'的厚度12和第二 共形層105'的厚度13保持不變，且不受化學機械研磨製程的任何影響。在下列的步驟中， 由多個蝕刻製程交替地薄化第一共形層104'和第二共形層105'，以形成如圖1所示的第二 圖案103A。
[0054] 參閱圖8及圖9,第一刻蝕程序蝕刻第一共形層104'，使第一圖案IOlA以及第二 共形層105'的側壁被露出。如圖9所示，在第一蝕刻程序之後(較佳地是使用本領域中的 非等向性蝕刻製程)，可得到第一共形層104' '。由於第一共形層及第二共形層之間的蝕刻 選擇比高，第一蝕刻程序使用了主要移除第一共形層材料的蝕刻液或蝕刻氣體。
[0055] 參閱圖9及圖10,第二刻蝕程序蝕刻第二共形層105'，第二共形層105'的底部完 全被移除，且暴露底下的第一共形層104' '。在圖10中，在第二蝕刻程序之後較佳地使用本 領域中的非等向性蝕刻製程，可得到的第二共形層105''。由於第一共形層和第二共形層 之間的蝕刻選擇性高，第二蝕刻程序使用了主要移除第二共形層材料的蝕刻蝕刻液或蝕刻 氣體。如圖10所示，相較於圖9所示的第二共形層105'，第二共形層105''的高度已經減 少。第二蝕刻程序不適合進行過蝕刻（overetch)，因為繼續消耗第二共形層105''會使第 二圖案的高度不足。
[0056] 參閱圖10及圖11，第三蝕刻程序移除部分第一共形層104''。未被第二共形層 105''遮蔽的第一共形層104''部分通過第三蝕刻程序完全移除。在圖11中，在第三蝕刻 程序之後，可得到第一共形層104' ''，其較佳的是使用非等向性蝕刻製程，且在完成第三蝕 刻時，形成第二圖案103A。利用本發明所提出的製造方法，所得到的第二圖案的特徵包含一 第一部分以及一第二部份，該第一部分由該第一共形層104'''組成，該第二部分由該第二 共形層105''組成。圖1與圖11所示兩個第二圖案之間的線距D為相同。
[0057] 下表1顯示了本發明中所採用的合適尺寸。參閱圖2至圖4及表1，實施例1擁有 多個線形特徵，線形特徵具有50納米的線寬L和70納米的線距S，因此，原有間距尺寸為 120納米。間隔物的厚度11，以及第一共形層和第二共形層的厚度12、13是在本實施例中 皆為10納米，因此具有10納米/10納米(意即W/D的距離）的最小特徵尺寸的自對準圖案 陣列如圖1所示。實施例1中使用的曝光工具為在乾燥環境下波長為193納米的乾式氬氟 準分子雷射光。惟須注意的是在其他實施例中，線形特徵的尺寸以及隔離層厚度減少，且其 所用的曝光工具，較佳的可為在溼式設定之下的溼式193納米氬氟準分子雷射光。在實施 例4中，利用本發明所公開的方法，可以得到具有7納米/7納米的最小特徵尺寸的自對準 圖案陣列。
[0058]表一
[0059]

【權利要求】
1. 一種半導體自對準圖案化方法，包含： 提供一基板，該基板包含一第一層（101)及一第二層（102)，其中該第一層（101)位於 該第二層（102)之上； 移除該第一層（101)的一部份W形成一第一圖案（101A); 沉積一第一共形層（104)於該第一圖案（101A)上； 沉積一第二共形層（105)於該第一共形層（104)上； 移除該第二共形層（105)的一部分，使露出該第一共形層（104)的一部分；W及 交替地薄化該第一共形層（104)及該第二共形層（105)，W形成一第二圖案（103A)。
2. 根據權利要求1所述的半導體自對準圖案化方法，其中該交替地薄化該第一共形層 (104)及該第二共形層（105)的步驟包含： 通過一第一蝕刻薄化該第一共形層（104); 通過一第二蝕刻薄化該第二共形層（105) 及 通過一第H蝕刻薄化該第一共形層（104)。
3. 根據權利要求1所述的半導體自對準圖案化方法，其中該移除該第一層（101)的一 部份W形成一第一圖案（101A)的步驟包含： 提供多個線形特徵（100)位於該第一層（101)上，其中每一該線形特徵（100)包含二 側壁（100'）； 形成多個間隔物（100A)覆蓋每一該線形特徵（100)的該二側壁（100'）； 移除該些線形特徵（100) 及 轉移該些間隔物（100A)的一圖形至該第一層（100)。
4. 根據權利要求3所述的半導體自對準圖案化方法，其中該些線形特徵（100)包含一 線寬（L)及一線距（S)，該線寬（L)及該線距（S)比值為5:7,其中該線寬（L)為每一該線 形特徵（100)的寬度，W及該線距做為相鄰該線形特徵（100)之間的距離。
5. 根據權利要求3所述的半導體自對準圖案化方法，其中該間隔物（100A)及該第一共 形層（104)為相同材料。
6. 根據權利要求1所述的半導體自對準圖案化方法，其中該第一共形層（104)及該第 二共形層（105)為不同材料。
7. 根據權利要求1所述的半導體自對準圖案化方法，其中該第一共形層（104)的材料 為氧化娃、氮化娃、多晶娃或其組合。
8. 根據權利要求1所述的半導體自對準圖案化方法，其中該第二共形層（105)的材料 為氧化娃、氮化娃、多晶娃或其組合。
9. 根據權利要求1所述的半導體自對準圖案化方法，其中該第一共形層（104)及該第 二共形層（105)的一蝕刻選擇比大於10。
10. 根據權利要求2所述的半導體自對準圖案化方法，其中該第一蝕刻、該第二蝕刻及 該第H蝕刻為非等向性蝕刻製程。
11. 根據權利要求3所述的半導體自對準圖案化方法，其中該形成多個間隔物（100A) 覆蓋每一該線路特徵（100)的該二側壁（100'）的步驟包含： 沉積一間隔層（100A'）於該些線形特徵（100)上；W及 通過一非等向性蝕刻製程移除該間隔層（100A'）的一部分，使露出該線形特徵（100) 及該第一層（101)的頂表面。
12. 根據權利要求1所述的半導體自對準圖案化方法，其中該移除該第二共形層（105) 的一部分，使露出該第一共形層（104)的一部分包含一化學機械研磨製程。
13. 根據權利要求1所述的半導體自對準圖案化方法，其中該第一圖案（101A)及該第 二圖案（103A)位於該第二層（102)上。
14. 根據權利要求1所述的半導體自對準圖案化方法，其中該第二圖案（103A)包含該 第一共形層（104)及該第二共形層（105)的材料。
15. 根據權利要求1所述的半導體自對準圖案化方法，其中該第一圖案（101A)及該第 二圖案（103A)皆包含一最小特徵尺寸，且該第二圖案的該最小特徵尺寸小於該第一圖案 的該最小特徵尺寸。
16. 根據權利要求1所述的半導體自對準圖案化方法，其中該第一層（101)包含鶴、鐵、 氮化鐵、氧化鐵、氧化鉛、氧化鉛、氧氮化鉛、氧化給、非晶質碳、氮氧化娃、多晶娃、氮化娃、 或其組合。
17. 根據權利要求1所述的半導體自對準圖案化方法，其中該第二層（102)包含一抗反 射層（102A)、一碳基層（102B)、或其組合。
18. -種半導體自對準結構，包含： 一載體； 一第一圖案（101A)具有一第一特徵尺寸，其設置於該載體上，其中該第一特徵尺寸為 相鄰第一特徵之間的一間隔；W及 一第二圖案（103A)具有一第二特徵尺寸，其設置於該載體上，其中該第二特徵尺寸為 相鄰第二特徵之間的一間隔，且該第二圖案（103A)的一第一部分的組成材料不同於該第 二圖案（103A)的一第二部分的組成材料。
19. 根據權利要求18所述的半導體自對準結構，其中該第二圖案（103A)的該第一部分 的組成材料及該第二部分的組成材料的蝕刻選擇比大於一預定值。
20. 根據權利要求19所述的半導體自對準結構，其中該第二圖案（103A)的第一部分的 該組成材料及該第二圖案（103A)的該第二部分的該組成材料之間的蝕刻選擇比大於10。
21. 根據權利要求18所述的半導體自對準結構，其中該第二特徵尺寸相等或小於10納 米。
22. 根據權利要求18所述的半導體自對準結構，其中該載體包含一抗反射層（102A)、 一碳基層（102B)、或其組合。
23. 根據權利要求18所述的半導體自對準結構，其中該第一圖案（101A)的該組成材料 為鶴、鐵、氮化鐵、氧化鐵、氧化鉛、氧化鉛、氧氮化鉛、氧化給、非晶質碳、氮氧化娃、多晶娃 W及氮化娃或其組合。
24. 根據權利要求18所述的半導體自對準結構，其中該第二圖案（103A)的該第一部分 的該組成材料為氧化娃、氮化娃、多晶娃、或其組合。
25. 根據權利要求18所述的半導體自對準結構，其中該第二圖案（103A)的該第二部分 的該組成材料為氧化娃、氮化娃、多晶娃、或其組合。
26. 根據權利要求18所述的半導體自對準結構，其中該第二特徵的一寬度及該第二特 徵尺寸相同。
27.根據權利要求26所述的半導體自對準結構，其中該第一特徵的一寬度及該第二特 徵的該寬度相同。
【文檔編號】H01L21/02GK104347350SQ201410135484
【公開日】2015年2月11日 申請日期:2014年4月4日 優先權日:2013年7月26日
【發明者】劉安雄, 王雅志 申請人:南亞科技股份有限公司