場阻斷型半導體器件的製作方法
2023-09-21 21:32:40
專利名稱：場阻斷型半導體器件的製作方法
技術領域：
本發明涉及一種半導體集成電路製造工藝方法，特別是涉及一種場阻斷型半導體器件的製作方法。
背景技術：
在半導體高壓器件中，不論是絕緣柵雙極電晶體(IGBT)、快速恢復二極體(FRD)， 還是M0SFET，在器件的柵極加正偏電壓時器件導通，此時都希望導通狀態下的功耗最小，也即希望器件的導通狀態壓降即通態壓降小，利用更薄的矽片能直接降低器件的通態壓降， 但器件厚度的下降會降低器件在反向擊穿情況下的耐壓能力，兩者是一對矛盾。為了解決上述矛盾，場阻斷層被引用到半導體高壓器件中，形成場阻斷型半導體器件；以漂移區為N 型摻雜的IGBT為例，如圖1所示，為一種現有場阻斷型IGBT的結構示意圖，現有場阻斷型 IGBT和沒有場阻斷層的IGBT的區別是，在N型矽片1和P型發射極4間包括一 N型的場阻斷層3，所述場阻斷層3的載流子濃度大於所述矽片1的載流子濃度，在P阱7和所述場阻斷層3之間的所述矽片1組成器件的N型漂移區。現有場阻斷型IGBT的其它結構和其它非場阻斷型的IGBT的結構相同，包括在所述矽片1中形成有P阱7、在P阱7中形成有N+ 源8，柵氧5、多晶矽柵6，所述多晶矽6覆蓋部分所述P阱7、並在覆蓋處形成溝道區，溝道區連接所述N+源8和所述矽片1 ；P+接觸注入11，和所述P阱7連接並用於引出所述P阱 7，接觸孔10，以及表面金屬12和背面金屬14。如圖1所示，其中截面A到截面B之間的區域為所述矽片，截面B到截面C之間的區域為所述場阻斷層3。截面C以下為P型發射極4 和背面金屬14。當現有場阻斷型IGBT工作在反向阻斷狀態下時，所述N型漂移區完全被耗盡，電場穿透過所述N型漂移區到達N型場阻斷層，從而在同樣矽片厚度下使器件的耐壓能力能大大增加。如圖2至圖5所示，其中圖2為沒有場阻斷層的IGBT的從所述P阱7到所述P型發射極4間的雜質濃度的分布示意圖，圖3對應於圖2中的器件工作在反向阻斷狀態下時電場分布示意圖；圖4為現有場阻斷型IGBT的從所述P阱7到所述P型發射極4間的雜質濃度的分布示意圖；圖5對應於圖4中的器件工作在反向阻斷狀態下時電場分布示意圖。比較圖4和圖2可知，現有場阻斷型IGBT在截面B和截面C之間的雜質濃度大於截面A到截面B之間的N型漂移區的雜質濃度，圖2和圖4中的P對應的區域的雜質為P型雜質。比較圖3和圖5可知，圖3中電場穿透過所述N型漂移區時為一個三角形結構，該三角形的面積即為所述N型漂移區的耐壓能力；圖5為電場穿透過所述N型漂移區時為一個梯形結構， 該梯形的面積即為所述N型漂移區的耐壓能力；顯然有場阻斷層時器件的耐壓能力會得到提尚。現有場阻斷型半導體器件製作方法有兩種一種是通過正面注入或者背面注入氦等質量很輕的離子之後通過退火來獲得，上述注入深度可以達到數十微米，因此可以在離矽片背面較大的深度範圍中形成場阻斷層。另一種是在器件正面工藝完成後在背面進行N型雜質如磷或砷的離子注入，之後通過退火來激活，該退火包括普通的高溫退火和雷射退火；由於退火之前器件正面已形成有AL等金屬材料，在採用普通的退火技術時退火溫度一般不能高於500攝氏度，注入的場阻斷層離子被激活的效率不高；而採用雷射退火能大大提高效率但成本很高。結合上述的場阻斷層的製作工藝、和IGBT或快速恢復二極體等電力電子器件的正面工藝，則可形成各種現有場阻斷型半導體器件。
發明內容
本發明所要解決的技術問題是提供一種場阻斷型半導體器件的製作方法，提高了場阻斷層形成工藝的靈活性和可調性，能形成深度範圍大、雜質濃度和濃度分布可調、具有好的激活率的場阻斷層，不需採用雷射退火從而能降低成本。為解決上述技術問題，本發明提供一種場阻斷型半導體器件的製作方法，包括如下步驟步驟一、從背面對第一導電類型矽片進行減薄，將所述矽片減薄到需要的厚度；第一導電類型為場阻斷型半導體器件的漂移區的摻雜類型。當所述場阻斷型半導體器件的漂移區為N型時，第一導電類型為N型；當所述場阻斷型半導體器件的漂移區為P型時，第一導電類型為P型。步驟二、在減薄的所述矽片的背面上形成一場阻斷層，所述場阻斷層為第一導電類型摻雜、且所述場阻斷層的第一導電類型載流子濃度是所述矽片中的第一導電類型載流子濃度的2倍以上。步驟三、在所述矽片的正面上完成場阻斷型半導體器件的正面工藝。進一步的改進為，步驟一中減薄後得到的所述矽片的厚度為400微米 700微米。進一步的改進為，步驟二中採用外延成長的工藝來形成所述場阻斷層。進一步的改進為，步驟二中採用離子注入加推阱來形成所述場阻斷層。進一步的改進為，步驟二中採用外延成長加離子注入來形成所述場阻斷層。進一步的改進為，所述場阻斷層的載流子濃度分布均勻。進一步的改進為，在從所述矽片的正面到背面的方向上所述場阻斷層的載流子濃度隨厚度線性增高。進一步的改進為，在從所述矽片的正面到背面的方向上所述場阻斷層由兩個以上第一導電類型區域一組成，各所述第一導電類型區域一內的載流子濃度分布均勻，各所述第一導電類型區域一間的載流子濃度不同、且各所述第一導電類型區域一間的載流子濃度形成階梯式結構。進一步的改進為，在從所述矽片的正面到背面的方向上所述場阻斷層由一個載流子濃度隨厚度線性增高的第一導電類型區域二和一個載流子濃度分布均勻的第一導電類型區域三組成。為解決上述技術問題，本發明提供另一種場阻斷型半導體器件的製作方法，包括如下步驟步驟一、從背面對第一導電類型矽片進行減薄，將所述矽片減薄到需要的厚度；第一導電類型為場阻斷型半導體器件的漂移區的摻雜類型。當所述場阻斷型半導體器件的漂移區為N型時，第一導電類型為N型；當所述場阻斷型半導體器件的漂移區為P型時，第一導電類型為P型。步驟二、在減薄的所述矽片的背面上形成一場阻斷層，所述場阻斷層為第一導電類型摻雜、且所述場阻斷層的第一導電類型載流子濃度是所述矽片中的第一導電類型載流子濃度的2倍以上。步驟三、在所述矽片的正面上完成場阻斷型半導體器件的正面工藝。步驟四、進行第一導電類型雜質離子注入並進行離子激活，所述第一導電類型雜質離子注入是從所述矽片的背面注入到所述場阻斷層中。進一步的改進為，在從所述矽片的正面到背面的方向上所述場阻斷層由一個載流子濃度隨厚度線性增高第一導電類型區域四和一個第一導電類型區域五組成；所述第一導電類型區域五中包括步驟四中的所述第一導電類型雜質離子注入的雜質，所述第一導電類型區域五的載流子濃度的峰值大於所述第一導電類型區域四的最大濃度值。進一步的改進為，在從所述矽片的正面到背面的方向上所述場阻斷層由兩個以上第一導電類型區域六和一個第一導電類型區域七組成；各所述第一導電類型區域六內的載流子濃度分布均勻，各所述第一導電類型區域六間的載流子濃度不同、且各所述第一導電類型區域六間的載流子濃度形成階梯式結構；所述第一導電類型區域七中包括步驟四中的所述第一導電類型雜質離子注入的雜質，所述第一導電類型區域七的載流子濃度的峰值大於所述第一導電類型區域六的最大濃度值。和現有技術不同，本發明方法是將場阻斷層的製造工藝放在器件製造的其它工藝如器件的正面工藝之前，這樣在形成所述場阻斷層時即使採用高溫工藝也能避免對器件的其它工藝如金屬材料的影響，從而能提高場阻斷層形成工藝的靈活性和可調性，能形成深度範圍大、雜質濃度和濃度分布可調、具有好的激活率的場阻斷層；另外，本發明方法不再需要採用成本昂貴的雷射退火工藝，從而能降低成本。
下面結合附圖和具體實施方式
對本發明作進一步詳細的說明圖1是現有場阻斷型IGBT的結構示意圖；圖2是沒有場阻斷層的IGBT的從P阱到P型發射極間的雜質濃度的分布示意圖；圖3是對應於圖2中的器件工作在反向阻斷狀態下時電場分布示意圖；圖4是現有場阻斷型IGBT的從P阱到P型發射極間的雜質濃度的分布示意圖；圖5是對應於圖4中的器件工作在反向阻斷狀態下時電場分布示意圖；圖6是本發明實施例一場阻斷型半導體器件的製作方法流程圖；圖7-圖9是本發明實施例一場阻斷型半導體器件的製作方法的矽片的剖面圖；圖10-圖13是本發明各實施例方法形成的場阻斷型半導體器件的場阻斷層的雜質濃度分布示意圖。
具體實施例方式如圖6所示，是本發明實施例一場阻斷型半導體器件的製作方法流程圖。本發明實施一的場阻斷型半導體器件是以反向擊穿電壓為3300V、且漂移區為N型的場阻斷型 IGBT器件為例進行說明，漂移區為N型的場阻斷型IGBT器件的第一導電類型為N型；本發明實施例一場阻斷型半導體器件的製作方法，包括如下步驟步驟一、如圖7所示，首先提供一雜質濃度Cl = 2. 4E13CM—3、電阻率為180歐姆.釐米的N型矽片1，所述矽片1的厚度700微米以上；在所述矽片1的正面即截面A上成長 5000埃 20000埃的氧化膜，將所述矽片1的正面保護好；從背面即圖7所示的截面Bl對所述N型矽片1進行減薄，將所述矽片1減薄到需要的厚度500微米 550微米，如圖8所示，減薄後，所述矽片1的背面處於截面B2位置處。步驟二、將所述矽片1的背面進行拋光處理，將背面的缺陷或劃痕除去，以滿足外延工藝的需求；進行所述矽片1的背面工藝的前處理，如利用DHF即稀釋的HF等將所述矽片1背面的自然氧化膜除去掉；如圖9所示，在所述矽片1背面上成長一外延層3作為場阻斷層3，所述場阻斷層3的厚度為5微米 40微米，所述場阻斷層3為N型摻雜、且所述場阻斷層3的N型載流子濃度比所述矽片1中的N型載流子濃度高。如圖10所示，從所述矽片1的正面即截面A到背面即截面C的方向上所述場阻斷層3的雜質濃度隨厚度線性增高，濃度變化範圍為5E13CM-3 幾E15CM-3。步驟三、將所述矽片1反轉過來，在所述矽片1的正面即截面A上完成場阻斷型半導體器件的正面工藝。對於場阻斷型IGBT器件的正面工藝，可以利用類似於VDMOS的已熟知的工藝流程完成，如圖1所示，包括位於所述矽片1上端的柵氧5和多晶矽電極6的形成，P阱7、N+源8的形成，包覆所述多晶矽電極6的層間介質膜9、接觸孔10的形成，P+接觸注入層11的形成，源金屬電極12的形成和所述多晶矽電極6的金屬電極的形成(未圖示)，P型發射極44的形成和漏電極即背面金屬14的形成。在所述P阱7和所述場阻斷層 3之間的所述矽片1組成器件的N型漂移區。本發明實施例二場阻斷型半導體器件的製作方法和本發明實施例一場阻斷型半導體器件的製作方法不同之處為，所述矽片1的背面形成的外延層即所述場阻斷層3的雜質分布不同，本發明實施例三的雜質分布為如圖11所示，雜質濃度不是線性變化的，而是分階梯的，在從所述矽片1的正面即截面A到背面截面C的方向上所述場阻斷層3由兩個以上N型區域一組成，各所述N型區域一內的載流子濃度分布均勻，各所述N型區域一間的載流子濃度不同、且各所述N型區域一間的載流子濃度形成階梯式結構，圖11中示意出了兩個階梯即包括兩個所述N型區域一；其中，靠近背面即截面C的所述N型區域一的雜質濃度最高、且靠近背面的所述N型區域一的雜質濃度比P型發射極4即圖11中P截面C右側的P所示區域的雜質濃度至少低1個數量級、該N型區域一的雜質濃度的值為E14CM—3 E15CM—3、厚度為1微米 5微米。最接近所述矽片1的正面即截面A的所述N型區域一的雜質濃度最低，其最低值不能低於N型漂移區即所述矽片1中的雜質濃度，靠近背面的所述 N型區域一的雜質濃度為幾E13CM—3的水平。在包括多個階梯時，在靠近背面和正面的所述 N型區域一間的其它所述N型區域一在上述最高和最低之間變化；整個場阻斷層的厚度為5 微米 40微米。本發明實施例三場阻斷型半導體器件的製作方法和本發明實施例一場阻斷型半導體器件的製作方法不同之處為，所述矽片1的背面形成的外延層即所述場阻斷層3的雜質分布不同，本發明實施例三的雜質分布為如圖12所示，在從所述矽片1的正面到背面的方向上所述場阻斷層3由一個載流子濃度隨厚度線性增高N型區域二和一個載流子濃度分布均勻的N型區域三組成。所述N型區域二最接近所述矽片1的正面的部分的雜質濃度最低，該最低值不能低於N型漂移區即所述矽片1中的雜質濃度，在幾E13CM_3的水平，整個線性變化區的厚度為5-35微米。所述N型區域三靠近P型發射極4，所述N型區域三的雜質濃度值比所述P型發射極4的雜質濃度至少低1個數量級，所述N型區域三的雜質濃度值為E14CM"3 E15CM_3、厚度為1微米 5微米。本發明實施例四場阻斷型半導體器件的製作方法和本發明實施例一場阻斷型半導體器件的製作方法不同之處為，步驟三中形成的外延層即所述場阻斷層3的雜質分布為均勻分布；在步驟三中完成了器件的正面工藝之後，還包括步驟四，步驟四為進行N型雜質離子注入並進行離子激活，所述N型雜質離子注入是從所述矽片1的背面注入到所述場阻斷層3中。最後本發明實施例四的所述場阻斷層3的雜質分布為如圖13所示，包括一均勻分布的摻雜區域加上一離子注入並激活後的具有峰值分布的摻雜區域；均勻分布的摻雜區域的厚度為5微米 35微米、雜質濃度在幾個E13CM—3到幾個E14CM—3的水平；離子注入後的摻雜區域最靠近P型發射極4，經過激活後的峰值濃度在幾個E15CM_3 E16CM_3的水平。本發明實施例五場阻斷型半導體器件的製作方法和本發明實施例四場阻斷型半導體器件的製作方法不同之處為本發明實施例五的所述場阻斷層3的雜質分布為包括一線性變化的摻雜區域加上一離子注入並激活後的具有峰值分布的摻雜區域；線性變化的摻雜區域的厚度為5微米 35微米、雜質濃度在幾個E13CM—3到幾個E14CM—3的水平；離子注入後的摻雜區域最靠近P型發射極4，經過激活後的峰值濃度在幾個E15CM_3-E16CM_3的水平。本發明實施例六場阻斷型半導體器件的製作方法和本發明實施例四場阻斷型半導體器件的製作方法不同之處為本發明實施例六的所述場阻斷層3的雜質分布為包括一呈階梯變化的摻雜區域加上一離子注入並激活後的具有峰值分布的摻雜區域；呈階梯變化的摻雜區域的厚度為5微米 35微米、雜質濃度在幾個E13CM—3到幾個E14CM—3水平；離子注入後的摻雜區域最靠近P型發射極4，經過激活後的峰值濃度在幾個E15CM_3-E16CM_3 的水平。如圖6所示，是本發明實施例七場阻斷型半導體器件的製作方法流程圖。本發明實施七的場阻斷型半導體器件是以反向擊穿電壓為3300V、且漂移區為N型的場阻斷型 IGBT器件為例進行說明，漂移區為N型的場阻斷型IGBT器件的第一導電類型為N型；本發明實施例七場阻斷型半導體器件的製作方法，包括如下步驟步驟一、如圖7所示，首先提供一雜質濃度Cl = 2. 4E13CM—3、電阻率為180歐姆.釐米的N型矽片1，所述矽片1的厚度700微米以上；在所述矽片1的正面即截面A上成長 5000埃 20000埃的氧化膜，將所述矽片1的正面保護好；從背面即圖7所示的截面Bl對所述N型矽片1進行減薄，將所述矽片1減薄到需要的厚度500微米 550微米，如圖8所示，減薄後，所述矽片1的背面處於截面B2位置處。步驟二、在所述矽片1的背面上通過第一次離子注入工藝注入N型雜質離子；所述第一次離子注入工藝採用不同能量進行多次注入、注入能量為5KEV 5MEV、注入雜質劑量在E11CM_2 E12CM_2的水平，之後通過溫度為1200攝氏度 1250攝氏度、時間為10小時 20小時的退火形成一個厚的場阻斷層3。步驟三、將所述矽片1反轉過來，在所述矽片1的正面即截面A上完成場阻斷型半導體器件的正面工藝。對於場阻斷型IGBT器件的正面工藝，可以利用類似於VDMOS的已熟知的工藝流程完成，如圖1所示，包括位於所述矽片1上端的柵氧5和多晶矽電極6的形成，P阱7、N+源8的形成，包覆所述多晶矽電極6的層間介質膜9、接觸孔10的形成，P+接觸注入層11的形成，源金屬電極12的形成和所述多晶矽電極6的金屬電極的形成(未圖示)°步驟四、在所述矽片1的背面上通過第二次離子注入工藝注入N型雜質離子並激活；所述第二次離子注入工藝在步驟三形成的所述場阻斷層3中增加一最靠近後續要形成的P型發射極4的摻雜區域，第二次離子注入工藝形成的摻雜區域激活後的雜質濃度為 E15CM-3 E16CM-3。步驟五、在所述矽片1的背面上通過P型離子注入形成P型發射極4，在所述P型發射極4形成漏電極即背面金屬14。以上各實施例只是以漂移區為N型的場阻斷型IGBT器件為例進行說明，本發明方法同樣適用於對應漂移區為P型的場阻斷型IGBT器件，只需將各實施例中的各摻雜區域的摻雜類型進行反過來就行即N型的變為P型、P型的變為N型。通過改變正面工藝，本發明方法也同樣適用於利用P/N薄層來承受反向電壓的其他器件，至少包括IGBT、二極體、MOSFET 等器件之中。以上通過具體實施例對本發明進行了詳細的說明，但這些並非構成對本發明的限制。在不脫離本發明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應視為本發明的保護範圍。
權利要求
1.一種場阻斷型半導體器件的製作方法，其特徵在於，包括如下步驟步驟一、從背面對第一導電類型矽片進行減薄，將所述矽片減薄到需要的厚度；第一導電類型為場阻斷型半導體器件的漂移區的摻雜類型；步驟二、在減薄的所述矽片的背面上形成一場阻斷層，所述場阻斷層為第一導電類型摻雜、且所述場阻斷層的第一導電類型載流子濃度是所述矽片中的第一導電類型載流子濃度的2倍以上；步驟三、在所述矽片的正面上完成場阻斷型半導體器件的正面工藝。
2.如權利要求1所述場阻斷型半導體器件的製作方法，其特徵在於步驟一中減薄後得到的所述矽片的厚度為400微米 700微米。
3.如權利要求1所述場阻斷型半導體器件的製作方法，其特徵在於步驟二中採用外延成長的工藝來形成所述場阻斷層。
4.如權利要求1所述場阻斷型半導體器件的製作方法，其特徵在於步驟二中採用離子注入加推阱來形成所述場阻斷層。
5.如權利要求1所述場阻斷型半導體器件的製作方法，其特徵在於步驟二中採用外延成長加離子注入來形成所述場阻斷層。
6.如權利要求1所述場阻斷型半導體器件的製作方法，其特徵在於所述場阻斷層的載流子濃度分布均勻。
7.如權利要求1所述場阻斷型半導體器件的製作方法，其特徵在於在從所述矽片的正面到背面的方向上所述場阻斷層的載流子濃度隨厚度線性增高。
8.如權利要求1所述場阻斷型半導體器件的製作方法，其特徵在於在從所述矽片的正面到背面的方向上所述場阻斷層由兩個以上第一導電類型區域一組成，各所述第一導電類型區域一內的載流子濃度分布均勻，各所述第一導電類型區域一間的載流子濃度不同、 且各所述第一導電類型區域一間的載流子濃度形成階梯式結構。
9.如權利要求1所述場阻斷型半導體器件的製作方法，其特徵在於在從所述矽片的正面到背面的方向上所述場阻斷層由一個載流子濃度隨厚度線性增高的第一導電類型區域二和一個載流子濃度分布均勻的第一導電類型區域三組成。
10.一種場阻斷型半導體器件的製作方法，其特徵在於，包括如下步驟步驟一、從背面對第一導電類型矽片進行減薄，將所述矽片減薄到需要的厚度；第一導電類型為場阻斷型半導體器件的漂移區的摻雜類型；步驟二、在減薄的所述矽片的背面上形成一場阻斷層，所述場阻斷層為第一導電類型摻雜、且所述場阻斷層的第一導電類型載流子濃度是所述矽片中的第一導電類型載流子濃度的2倍以上；步驟三、在所述矽片的正面上完成場阻斷型半導體器件的正面工藝；步驟四、進行第一導電類型雜質離子注入並進行離子激活，所述第一導電類型雜質離子注入是從所述矽片的背面注入到所述場阻斷層中。
11.如權利要求10所述場阻斷型半導體器件的製作方法，其特徵在於在從所述矽片的正面到背面的方向上所述場阻斷層由一個載流子濃度隨厚度線性增高第一導電類型區域四和一個第一導電類型區域五組成；所述第一導電類型區域五中包括步驟四中的所述第一導電類型雜質離子注入的雜質，所述第一導電類型區域五的載流子濃度的峰值大於所述第一導電類型區域四的最大濃度值。
12.如權利要求10所述場阻斷型半導體器件的製作方法，其特徵在於在從所述矽片的正面到背面的方向上所述場阻斷層由兩個以上第一導電類型區域六和一個第一導電類型區域七組成；各所述第一導電類型區域六內的載流子濃度分布均勻，各所述第一導電類型區域六間的載流子濃度不同、且各所述第一導電類型區域六間的載流子濃度形成階梯式結構；所述第一導電類型區域七中包括步驟四中的所述第一導電類型雜質離子注入的雜質，所述第一導電類型區域七的載流子濃度的峰值大於所述第一導電類型區域六的最大濃度值。
全文摘要
本發明公開了一種場阻斷型半導體器件的製作方法，本發明方法是將場阻斷層的製造工藝放在器件製造的其它工藝如器件的正面工藝之前，這樣在形成場阻斷層時即使採用高溫工藝也能避免對器件的其它工藝如金屬材料的影響，從而能提高場阻斷層形成工藝的靈活性和可調性，能形成深度範圍大、雜質濃度和濃度分布可調、具有好的激活率的場阻斷層；另外，本發明方法不再需要採用成本昂貴的雷射退火工藝，從而能降低成本。
文檔編號H01L21/265GK102412147SQ201110178650
公開日2012年4月11日 申請日期2011年6月29日 優先權日2011年6月29日
發明者肖勝安 申請人:上海華虹Nec電子有限公司