雙向開關的製作方法

2023-09-10 04:00:30

專利名稱：雙向開關的製作方法
技術領域：
本發明涉及一種雙向開關，特別是涉及一種形成在導電性襯底上且由氮化物半導體形成的雙向開關。
背景技術：
雙向開關，是一種雙向地通電、對正負兩極性電壓都具有耐壓性的開關，用作能夠高效地轉換功率的矩陣交-交轉換器的主開關和固態繼電器的主開關等。在雙向開關中，使以開關時過渡的電壓和電流之乘積表示的開關損耗減小、以及使在處於導通狀態時由於半導體元件本身的電阻(稱其為通態電阻)而產生的導通損耗減小是很重要的。然而，當用以矽(Si)為材料的半導體元件形成雙向開關時，由於矽材料本身的限制而難以從現有技術的水平上進一步降低通態電阻。為克服材料上的限制以降低導通損耗，正在研究引入由以GaN(氮化鎵)為代表的氮化物類半導體或碳化矽(SiC)等寬帶隙半導體形成的半導體元件。寬帶隙半導體的擊穿電場強度比矽約高十倍，特別是在氮化鋁鎵(AlGaN)和氮化鎵(GaN)的異質結界面上由於自發極化和壓電極化而產生電荷。因此，即使是在非摻雜時，也會形成具有 lX1013cm_2以上的面載流子濃度和1000cm2V/sec以上的高載流子遷移率的二維電子氣 (2DEG !two-dimensional electron gas)層。因此，期待著 AlGaN/GaN 異質結場效應電晶體(AlGaN/GaN-HFET)成為實現低通態電阻和高耐壓性的功率開關電晶體。特別是通過將AlGaN/GaN-HFET構成為雙柵結構，則由一個半導體元件就能夠形成雙向開關(參照例如專利文獻I)。雙柵型HFET，等效於彼此反向串聯的兩個電晶體，對從第一歐姆電極一側流向第二歐姆電極一側的電流和從第二歐姆電極一側流向第一歐姆電極一側的電流都能夠控制。因此，與將從功率MOSFET (金屬氧化物半導體場效應電晶體) 和IGBT(絕緣柵雙極型電晶體)等中選出的多個功率電晶體組合而構成的現有雙向開關相比能夠實現小型化。並且，還有與將兩個MOSFET串聯而實現雙向開關的情況相比能夠使通態電阻更小這一優點。而且，一般而言，MOSFET和IGBT的反向耐壓性較低。因此，例如當用IGBT實現雙向開關時，需要使兩個IGBT彼此反向並聯，並使各個IGBT與二極體串聯。當用功率MOSFET 實現雙向開關時也一樣。然而，因為用寬帶隙半導體形成的雙柵型HFET的反向耐壓性較高，所以不需要二極體。因此，還有不會產生由於二極體的通態電阻而造成的損耗這一優專利文獻I :美國專利申請公開第2005/018956號說明書

發明內容
-發明要解決的技術問題-然而，本申請發明人發現，上述用雙柵型HFET構成的雙向開關具有以下問題。優選雙柵型HFET形成在便宜易得的矽襯底等上。然而，若在矽襯底等導電性襯底上形成雙柵型HFET，襯底的電位就會不穩定，因而雙向開關的工作會不穩定。雖然通過使第一歐姆電極或第二歐姆電極與襯底連接，則能夠使襯底的電位固定，但是在該情況下，電位則成為非對稱，雙向開關的工作會不穩定。這是一個問題。本發明正是鑑於上述各點而完成的。其目的在於解決上述問題，實現即使是當在導電性襯底上形成寬帶隙半導體而構成時也穩定地工作的雙向開關。-用以解決技術問題的技術方案-為達成上述目的，本發明中的雙向開關構成為該雙向開關包括襯底電位穩定化部，該襯底電位穩定化部向襯底賦予與第一歐姆電極的電位和第二歐姆電極的電位中較低的電位相近的電位。具體而言，示例的雙向開關包括半導體元件和襯底電位穩定化部，該半導體元件形成在襯底上，並具有半導體層疊層體、第一歐姆電極和第二歐姆電極、以及第一柵電極和第二柵電極，該第一歐姆電極和該第二歐姆電極彼此留有間隔地形成在半導體層疊層體上，該第一柵電極和該第二柵電極從第一歐姆電極一側依次形成在第一歐姆電極和第二歐姆電極之間，該襯底電位穩定化部使襯底的電位成為比第一歐姆電極的電位和第二歐姆電極的電位中較高的電位低的電位。示例的雙向開關包括襯底電位穩定化部，使襯底的電位成為比第一歐姆電極的電位和第二歐姆電極的電位中較高的電位低的電位。因此，襯底的電位不會不穩定，能夠實現工作穩定的雙向開關。與襯底的電位固定在第一歐姆電極的電位或第二歐姆電極的電位上的情況不同，能夠防止出現下述現象，該現象是半導體元件的電位非對稱性增大，工作變得不穩定。在示例的雙向開關中，構成為下述結構為好，該結構是半導體元件具有背面電極，該背面電極形成在襯底的與半導體層疊層體相反一側的面上，襯底電位穩定化部具有第I 二極體和第2 二極體，該第I 二極體的陰極與第一歐姆電極連接，該第I 二極體的陽極與背面電極連接，該第2 二極體的陰極與第二歐姆電極連接，該第2 二極體的陽極與背面電極連接。通過構成為上述結構，則能夠使襯底的電位成為比第一歐姆電極的電位和第二歐姆電極的電位中較低的電位高的電位，該襯底的電位和該較低的電位的差值與二極體的正向上升電壓相等。在示例的雙向開關中，也可以是這樣的，S卩襯底電位穩定化部具有第一電阻元件和第二電阻元件，該第一電阻元件與第I 二極體並聯，該第二電阻元件與第2 二極體並聯。在示例的雙向開關申，也可以構成為下述結構，該結構是襯底電位穩定化部具有第I 二極體和第2 二極體，該第I 二極體的陰極與第一歐姆電極連接，該第I 二極體的陽極與襯底連接，該第2 二極體的陰極與第二歐姆電極連接，該第2 二極體的陽極與襯底連接， 第I 二極體的陽極是形成在半導體層疊層體上的第一陽極電極，第2 二極體的陽極是形成在半導體層疊層體上的第二陽極電極，第一陽極電極和第二陽極電極經貫通半導體層疊層體的貫通布線與襯底連接。通過構成為上述結構，則能夠將半導體元件和襯底電位穩定化部一體化。在示例的雙向開關中，也可以構成為下述結構，該結構是襯底電位穩定化部具有第一電阻元件和第二電阻元件，該第一電阻元件將第一陽極電極和第一歐姆電極連接起來，該第二電阻元件將第二陽極電極和第二歐姆電極連接起來，半導體層疊層體具有電阻已被增高到比其它區域高的值的非活性區域，第一電阻元件主要由形成在非活性區域上且與第一歐姆電極和第一陽極電極接觸的電阻膜構成，第二電阻元件主要由形成在非活性區域上且與第二歐姆電極和第二陽極電極接觸的電阻膜構成。在示例的雙向開關中，也可以構成為下述結構，該結構是第一歐姆電極具有多個第一歐姆電極指(finger)，第二歐姆電極具有多個第二歐姆電極指，第一柵電極具有多個第一柵電極指，第二柵電極具有多個第二柵電極指，半導體元件具有多個雙柵型電晶體單元，各個該雙柵型電晶體單元在第一歐姆電極指和第二歐姆電極指之間依次配置第一柵電極指和第二柵電極指而構成，襯底電位穩定化部具有二極體單元，該二極體單元在第一歐姆電極指和第二歐姆電極指之間依次配置第一陽極電極和第二陽極電極而構成。在示例的雙向開關中，也可以構成為下述結構，該結構是半導體層疊層體具有溝道區域，電子在該溝道區域內與襯底的主面平行地移動，襯底電位穩定化部具有正常截止 (normally-off)型電晶體、第一電阻元件和第二電阻元件，該正常截止型電晶體包括形成在半導體層疊層體上的第三歐姆電極和第四歐姆電極、以及形成在第三歐姆電極和第四歐姆電極之間的第三柵電極，該第一電阻元件連接在第一歐姆電極和第三柵電極之間，該第二電阻元件連接在第二歐姆電極和第三柵電極之間，第三歐姆電極與第一歐姆電極連接， 第四歐姆電極與第二歐姆電極連接，第三柵電極經貫通半導體層疊層體且與溝道區域絕緣的貫通布線與襯底連接。通過構成為上述結構，則能夠將半導體元件和襯底電位穩定化部一體化。 在示例的雙向開關中，襯底電位穩定化部也可以具有形成在半導體層疊層體和第三柵電極之間的P型氮化物半導體層。在示例的雙向開關中，構成為下述結構為好，該結構是半導體層疊層體具有電阻已被增高到比其它區域高的值的非活性區域，貫通布線形成在非活性區域。在示例的雙向開關中，也可以構成為下述結構，該結構是第一電阻元件主要由形成在非活性區域上且與第一歐姆電極和第三柵電極接觸的電阻膜構成，第二電阻元件主要由形成在非活性區域上且與第二歐姆電極和第三柵電極接觸的電阻膜構成。在示例的雙向開關中，也可以構成為下述結構，該結構是第一歐姆電極具有多個第一歐姆電極指，第二歐姆電極具有多個第二歐姆電極指，第一柵電極具有多個第一柵電極指，第二柵電極具有多個第二柵電極指，半導體元件具有多個雙柵型電晶體單元，各個該雙柵型電晶體單元在第一歐姆電極指和第二歐姆電極指之間依次配置第一柵電極指和第二柵電極指而構成，襯底電位穩定化部具有單柵型電晶體單元，該單柵型電晶體單元在第一歐姆電極指和第二歐姆電極指之間配置第三柵電極而構成，構成單柵型電晶體單元的第一歐姆電極指是第三歐姆電極，構成單柵型電晶體單元的第二歐姆電極指是第四歐姆電極。在示例的雙向開關中，也可以構成為下述結構，該結構是半導體層疊層體具有第一半導體層和第二半導體層以及高電阻區域，該第二半導體層形成在該第一半導體層上， 該高電阻區域在第三柵電極的下側貫穿第二半導體層到達比第二半導體層和第一半導體層之間的界面還靠近襯底一側的位置，與第一半導體層和第二半導體層的其它部分相比該高電阻區域的電阻值更高。-發明的效果-
根據本發明中的雙向開關，能夠實現即使是當在導電性襯底上形成寬帶隙半導體而構成時也穩定地工作的雙向開關。


圖1(a)和圖1(b)是電路圖，顯示一實施方式所涉及的雙向開關的概要。圖2是剖視圖，顯示用於一實施方式所涉及的雙向開關的半導體元件。圖3是俯視圖，顯示用於一實施方式所涉及的雙向開關的半導體元件。圖4是俯視圖，顯示用於一實施方式所涉及的雙向開關的半導體元件的封裝體。圖5是電路圖，顯示一實施方式所涉及的雙向開關中襯底電位穩定化部的具體例。圖6(a)和圖6(b)顯不一實施方式所涉及的雙向開關的變形例，圖6(a)是俯視圖；圖6(b)是放大地顯示二極體單元的剖視圖。圖7是顯示一實施方式所涉及的雙向開關中襯底電位穩定化部的變形例的圖。圖8是顯示一實施方式所涉及的雙向開關中襯底電位穩定化部的變形例的圖。圖9 (a) 圖9(d)顯不一實施方式所涉及的雙向開關的變形例，圖9 (a)是俯視圖；圖9(b)是放大地顯示單柵型電晶體單元的俯視圖；圖9(c)是沿圖9(b)中的IXc-IXc 線的剖視圖;圖9(d)是沿圖9(b)中的IXd-IXd線的剖視圖。-符號說明-100-雙向開關；101-半導體元件；102-控制部；103-襯底電位穩定化部； 111-襯底；112-緩衝層；113-半導體層疊層體；114_第一半導體層；115_第二半導體層；116A% -第一歐姆電極；116B-第二歐姆電極；118A-第一柵電極；118B_第二柵電極；119A-第一 P型半導體層；119B-第二 P型半導體層；121-第一電源；122-第二電源； 131-第一開關；132_第二開關；133_第I 二極體；134_第一電阻器；135_第2 二極體； 136-第二電阻器；141-保護膜；143-電阻膜；144-絕緣膜；151A_S1電極布線；151B_S2電極布線；152A-G1電極布線；152B-G2電極布線；153-背面電極；161A-電極焊盤；161B-電極焊盤；162A-電極焊盤；162B-電極焊盤；170_活性區域；171_非活性區域；172_非活性區域；191A-第一陽極電極；191B-第二陽極電極；191C-貫通布線；193_第三p型半導體層；194-第三柵電極；195-貫通布線；196A-第三歐姆電極；196B-第四歐姆電極；197A-S3 電極布線；197B-S4電極布線；198-高電阻區域；201_雙柵型電晶體單元；202_ 二極體單元；203-單柵型電晶體單元；271-晶片墊(die pad) ;281_S2端子引線;282_G2端子引線； 283-SUB端子引線；284-Gl端子引線；285_S1端子引線；286_樹脂；291-金屬線；292_金屬線；294-金屬線；295-金屬線。
具體實施例方式下面，參照附圖對本發明的一實施方式加以說明。圖I顯示本實施方式中的雙向開關的電路結構。如圖I所示，本實施方式中的雙向開關100包括半導體元件101、控制部 102和襯底電位穩定化部103，該控制部102對半導體元件101的工作進行控制，該襯底電位穩定化部103將半導體元件101的襯底電位穩定化。控制部102對向半導體元件101的端子SI和端子Gl之間施加的偏置電壓以及向端子S2和端子G2之間施加的偏置電壓進行控制。由此，在半導體元件101的端子SI和端子S2之間，朝向哪個方向都能夠使電流流動，也能夠切斷電流。因此，通過將已連接著的負載105和交流電源106連接在半導體元件101的端子SI和端子S2之間，則能夠控制負載 105的工作。襯底電位穩定化部103具有第一開關131和第二開關132。如圖I (a)所示，當半導體元件101的端子S2的電位比端子SI的電位高時，襯底電位穩定化部103使第一開關 131成為短路狀態，並使第二開關132成為開放狀態。這麼一來，襯底端子SUB的電位成為與端子SI的電位大致相等的值。另一方面，如圖1(b)所示，當半導體元件101的端子S2 的電位比端子SI的電位低時,襯底電位穩定化部103使第一開關131成為開放狀態,並使第二開關132成為短路狀態。這麼一來，襯底端子SUB的電位成為與端子S2的電位大致相等的值。如上所述，半導體元件101的襯底端子SUB的電位成為與端子SI和端子S2中電位較低的那個端子的電位大致相等的值。如上所述，因為半導體元件101的襯底的電位被穩定化，所以能夠使雙向開關穩定地工作。端子SI和端子S2中電位較低的那個端子的電位和襯底端子SUB的電位的電位差不會增大。因此，能夠控制半導體元件101的電位非對稱性增大，將雙向開關的工作穩定化。與使襯底端子SUB以及端子SI或端子S2相連接的情況不同，構成半導體元件101 的半導體層不需要具有較高的雙向耐壓性。會出現下述兩種情況，一種情況是端子S2的電位相對於端子SI的電位為較大的正值,另一種情況是端子S2的電位相對於端子SI的電位為較大的負值。因此，例如當使襯底端子SUB和端子SI直接連接時，襯底端子SUB和端子 S2之間會被施加較大的正電壓，也會被施加較大的負電壓。因此，必須使構成半導體元件 101的半導體層對兩極性都具有耐壓性，即必須使該半導體層具有所謂的雙向耐壓性。然而，若設置如本實施方式所示的襯底電位穩定化部103，襯底端子SUB的電位就會成為與端子SI的電位和端子S2的電位中較低的電位大致相等的值。因此，能夠實現用耐壓特性為非對稱的半導體層作為構成半導體元件101的半導體層這一優點。下面，進一步具體說明本實施方式中的雙向開關。首先，對半導體元件101的結構進行說明。圖2顯示連接有控制部102的半導體元件101的剖面結構。如圖2所示，半導體元件101具有緩衝層112和半導體層疊層體113，該緩衝層112 形成在導電性矽(Si)襯底111上，該緩衝層112的厚度約為I μ m，該半導體層疊層體113 形成在緩衝層112上。緩衝層112由交替層疊的厚度為IOnm左右的氮化鋁(AlN)和厚度為IOnm左右的氮化鎵(GaN)形成。半導體層疊層體113具有從襯底一側依次層疊的第一半導體層114和第二半導體層115，該第二半導體層115的帶隙比第一半導體層114大。在本實施方式中，第一半導體層114為厚度2 μ m左右的非摻雜氮化鎵(GaN)層,第二半導體層115為厚度20nm左右的η型氮化鋁鎵(AlGaN)層。在由氮化鎵(GaN)形成的第一半導體層114和由氮化鋁鎵(AlGaN)形成的第二半導體層115的異質結界面附近，由於自發極化和壓電極化而產生電荷。因此，形成有溝道區域，該溝道區域是面載流子濃度為lX1013cm_2以上且載流子遷移率為1000cm2V/sec以上的二維電子氣(2DEG)層。在半導體層疊層體113上彼此留有間隔地形成有第一歐姆電極116A和第二歐姆電極116B。第一歐姆電極116A和第二歐姆電極116B由鈦(Ti)和鋁(Al)層疊而成，該第
9一歐姆電極116A和該第二歐姆電極116B與溝道區域歐姆接觸。在圖2中示出的是按如下所述形成的例子，即除去第二半導體層115的一部分並將第一半導體層114往下挖40nm 左右，來使第一歐姆電極116A和第二歐姆電極116B與第一半導體層114和第二半導體層 115之間的界面接觸，以降低接觸電阻。應予說明，第一歐姆電極116A和第二歐姆電極116B 也可以形成在第二半導體層115上。在第一歐姆電極116A上形成有由金(Au)和鈦(Ti)形成的SI電極布線151A，該 SI電極布線151A與第一歐姆電極116A電連接。在第二歐姆電極116B上形成有由金(Au) 和鈦(Ti)形成的S2電極布線151B，該S2電極布線151B與第二歐姆電極116B電連接。在第二半導體層115上位於第一歐姆電極116A和第二歐姆電極116B之間的區域，彼此留有間隔且選擇性地形成有第一 P型半導體層119A和第二 P型半導體層119B。在第一 P型半導體層119A%上形成有第一柵電極118A，在第二 P型半導體層119B上形成有第二柵電極118B。第一柵電極118A和第二柵電極118B分別由鈀(Pd)和金(Au)的疊層體形成，該第一柵電極118A與第一 P型半導體層119A歐姆接觸，該第二柵電極118B與第二 P型半導體層119B歐姆接觸。形成有由氮化矽(SiN)形成的保護膜141，該保護膜141覆蓋SI電極布線151A、 第一歐姆電極116A、第二半導體層115、第一 P型半導體層119A、第一柵電極118A、第二 p 型半導體層119B、第二柵電極118B、第二歐姆電極116B和S2電極布線151B。在矽襯底111的背面上形成有厚度800nm左右的背面電極153，該背面電極153由鎳(Ni)、鉻(Cr)和銀(Ag)層疊而成，背面電極153與矽襯底111歐姆接觸。與第一歐姆電極116A連接的端子對應於圖I中的端子SI ;與第一柵電極118A連接的端子對應於圖I中的端子Gl ;與第二柵電極118B連接的端子對應於圖I中的端子G2 ； 與第二歐姆電極116B連接的端子對應於圖I中的端子S2。與背面電極153連接的端子對應於圖I中的襯底端子SUB。第一 P型半導體層119A和第二 P型半導體層119B分別由厚度300nm左右且摻雜有鎂(Mg)的P型氮化鎵(GaN)形成。第一 P型半導體層119A和第二半導體層115形成pn 結；第二 P型半導體層119B和第二半導體層115形成pn結。由此，當第一歐姆電極116A 和第一柵電極118A之間的電壓為例如OV以下時，耗盡層出現在第一 P型半導體層119A到溝道區域內部的範圍內，因而能夠切斷在溝道中流動的電流。同樣，當第二歐姆電極116B 和第二柵電極118B之間的電壓為例如OV以下時，耗盡層出現在第二 P型半導體層119B到溝道區域內部的範圍內，因而能夠切斷在溝道中流動的電流。因此，能夠實現進行所謂的正常截止(normally-off)工作的半導體元件。第一 p型半導體層119A和第二 p型半導體層 119B之間的距離設計為能夠耐住施加在第一歐姆電極116A和第二歐姆電極116B上的最大電壓的值。控制部102具有第一電源121和第二電源122，該第一電源121連接在端子SI和端子Gl之間，該第二電源122連接在端子S2和端子G2之間。本實施方式中的第一電源 121和第二電源122是能夠改變輸出電壓的可變電源。應予說明，第一電源121和第二電源 122也可以是內置有電源的門電路等，來代替可變電源。使第一電源121的電壓比第一柵電極118A的閾值電壓低，來使耗盡層出現在第一柵電極118A的下側，並使第二電源122的電壓比第二柵電極118B的閾值電壓低，來使耗盡層出現在第二柵電極118B的下側。這麼一來，在第一歐姆電極116A即端子SI和第二歐姆電極116B即端子S2之間，電流在哪個方向上都不會流動。若使第一電源121的電壓成為第一柵電極118A的閾值電壓以上的值，並使第二電源122的電壓成為第二柵電極118B的閾值電壓以上的值，就能夠使電流在端子SI和端子S2之間雙向流動。若使第一電源121的電壓成為第一柵電極118A的閾值電壓以上的值，並使第二電源122的電壓成為比第二柵電極118B的閾值電壓低的值，則電流不會從端子SI流向端子S2，但從端子S2流向端子SI。 若使第一電源121的電壓成為比第一柵電極118A的閾值電壓低的值,並使第二電源122的電壓成為第二柵電極118B的閾值電壓以上的值，則電流從端子SI流向端子S2，但不會從端子S2流向端子SI。半導體元件101—般構成為多指型，以增大電流容量(current capacity)。圖3 顯示半導體元件101構成為多指型元件時的平面布置結構。如圖3所示，半導體層疊層體 113具有活性區域170和包圍活性區域170的非活性區域171。非活性區域171是鐵(Fe) 已擴散在其中的區域，是其電阻已被增高到比活性區域高的值的區域。鐵(Fe)的擴散是通過離子注入進行，使鐵(Fe)從半導體層疊層體113的表面擴散到大約400nm的深度即可。 在活性區域170形成有具有多個指的第一歐姆電極116A和第二歐姆電極116B。第一歐姆電極116A的指和第二歐姆電極116B的指是彼此平行且交替地形成。但是，在圖3中，第一歐姆電極116A位於SI電極布線151A的下側而看不到該第一歐姆電極116A;第二歐姆電極 116B位於S2電極布線151B的下側而看不到該第二歐姆電極116B。在第一歐姆電極116A 的指和第二歐姆電極116B的指之間的區域分別形成有第一柵電極118A的指和第二柵電極 118B的指。由此，形成有多個雙柵型電晶體單元201，各個該雙柵型電晶體單元201具有第一歐姆電極116A的指、第一柵電極118A的指、第二柵電極118B的指和第二歐姆電極116B 的指。雙柵型電晶體單元201左右交替反轉地配置。因此，相鄰的雙柵型電晶體單元201 共有第一歐姆電極116A的指或第二歐姆電極116B的指。雖然在圖3中省略圖示，但第一柵電極118A的指形成在第一 P型半導體層119A上，第二柵電極118B的指形成在第二 P型半導體層119B上，各個雙柵型電晶體單元201的剖面結構與圖2相同。在非活性區域171上形成有由鈦(Ti)和金(Au)形成的SI電極焊盤161A、S2電極焊盤161B、G1電極焊盤162A和G2電極焊盤162B。SI電極焊盤161A經SI電極布線151A 與第一歐姆電極116A的各個指連接；S2電極焊盤161B經S2電極布線151B與第二歐姆電極116B的各個指連接；G1電極焊盤162A經Gl電極布線152A與第一柵電極118A的各個指連接；G2電極焊盤162B經G2電極布線152B與第二柵電極118B的各個指連接。優選Gl 電極布線152A和G2電極布線152B由與第一柵電極118A或第二柵電極118B相同的材料形成。圖4顯示已將圖3所示的半導體元件101收納在封裝體中的例子。如圖4所示，半導體元件101收納在具有五個引腳的半導體封裝體中。半導體元件101安裝在與SUB端子引線283成為一體的晶片墊(die pad) 271上。半導體元件101的背面電極153和晶片墊 271通過焊料等接合在一起，SUB端子引線283對應於半導體元件101的襯底端子SUB。S2 端子引線281，經金屬線291與S2電極焊盤16IB連接，對應於端子S2。G2端子引線282， 經金屬線292與G2電極焊盤162B連接，對應於端子G2。Gl端子引線284，經金屬線294 與Gl電極焊盤162A連接，對應於端子G1。SI端子引線285，經金屬線295與SI電極焊盤161A連接，對應於端子SI。形成有樹脂286，該樹脂286覆蓋半導體元件101、晶片墊271、金屬線291、金屬線 292、金屬線294、金屬線295、S2端子引線281的一部分、G2端子引線282的一部分、SUB端子引線283的一部分、Gl端子引線284的一部分以及SI端子引線285的一部分。為了提高放熱性，可以不用樹脂286覆蓋晶片墊271的與安裝有半導體元件101的面相反一側的面 (背面)。為了當用外部冷卻裝置進行冷卻時使冷卻裝置和晶片墊271電絕緣，可以用樹脂 286覆蓋晶片墊271的背面，經樹脂286的一部分對半導體元件101進行冷卻。應予說明， 為了進一步提高放熱性，也可以用與樹脂286不同的部件確保晶片墊271和冷卻裝置之間的絕緣。在該情況下，可以構成為不用樹脂286覆蓋晶片墊271的背面的結構。通過將具有上述結構的半導體元件101、控制部102和襯底電位穩定化部103組合起來，則能夠將襯底端子SUB的電位成為端子SI和端子S2中電位較低的那個端子的電位。由此，能夠將半導體元件101的襯底111的電位穩定化，能夠使雙向開關100穩定地工作。例如，若使第一歐姆電極116A和襯底111彼此直接連接，則當第一歐姆電極116A的電位比第二歐姆電極116B的電位低時，襯底111的電位也會比第二歐姆電極116B的電位低； 當第一歐姆電極116A的電位比第二歐姆電極116B的電位高時，襯底111的電位也會比第二歐姆電極116B的電位高。因此，半導體層疊層體113需要具有雙向耐壓性，即需要具有從第二歐姆電極116B朝向襯底111的方向上的耐壓性以及從襯底111朝向第二歐姆電極 116B的方向上的耐壓性。即使讓第二歐姆電極116B和襯底111彼此直接連接，半導體層疊層體113也需要具有雙向耐壓性。但是，若使用本實施方式中的襯底電位穩定化部103，則襯底111的電位不會比第一歐姆電極116A或第二歐姆電極116B的電位高。因此，半導體層疊層體113不需要在雙向上都具有較大的耐壓性。半導體層疊層體至少也可以是下述半導體層疊層體，即當第一歐姆電極116A或第二歐姆電極116B的電位比襯底111的電位高時不發生破壞的、耐壓特性為非對稱的半導體層疊層體。而且，因為成為與在常用的AlGaN/ GaN-HFET中使源極和襯底連接在一起的狀態相同的狀態，所以還能夠得到使柵極附近的電場集中緩和從而控制電流崩塌(current collapse)的效果。襯底電位穩定化部103能夠做到使襯底111和第一歐姆電極116A之間以及襯底111和第二歐姆電極116B之間不產生超過半導體層疊層體113的耐壓的較大的負向電位差。因此，並不需要使襯底111的電位成為與第一歐姆電極116A的電位和第二歐姆電極 116B的電位中較低的電位相等的值。只要使襯底111的電位成為第一歐姆電極116A的電位和第二歐姆電極116B的電位中較低的電位以上的值，並且使襯底111的電位與第一歐姆電極116A的電位和第二歐姆電極116B的電位中較低的電位之間的電位差在半導體層疊層體113的負向耐壓以下即可。圖5顯示襯底電位穩定化部103的具體電路結構例。如圖5所示，在襯底電位穩定化部103中，第一開關131由第I 二極體133和第一電阻器134構成，第二開關132由第2 二極體135和第二電阻器136構成。第I 二極體133連接在襯底端子SUB和端子SI之間； 第2 二極體135連接在襯底端子SUB和端子S2之間。第一電阻器134與第I 二極體133 並聯；第二電阻器136與第2 二極體135並聯。用相對於施加在半導體元件101上的電壓具有足夠的耐壓性的二極體作為第I 二極體133和第2 二極體135。以下，對圖5所示的襯底電位穩定化部103的工作情況加以說明。當端子S2的電位比端子SI高時，微小電流從端子S2經第二電阻器136和第I 二極體133流向端子SI。 因為微小電流正向流過第I 二極體133，所以在第I 二極體133上產生相當於二極體的正向上升電壓的電位。例如當使用矽二極體時，一般產生O. 6V左右的電位，因此能夠向襯底端子SUB施加電位比端子SI的電位高O. 6V左右的電壓，能夠將襯底電位穩定化。當端子S2的電位比端子SI低時，微小電流從端子SI經第一電阻器134和第2 二極體135流向端子S2。因為微小電流正向流過第2 二極體135，所以在第2 二極體135上產生相當於二極體的正向上升電壓的電位。因此，能夠向襯底端子SUB施加電位比端子S2 的電位高O. 6V左右的電壓，能夠將襯底電位穩定化。應予說明，若在第I 二極體133和第2 二極體135上產生與由於第一電阻器134或第二電阻器136而流動的微小電流大致相等的漏電流，則也可以不設置第一電阻器134和第二電阻器136。第I 二極體133和第2 二極體135也可以形成在與半導體元件101同一襯底上。 在該情況下，若構成為例如圖6(a)和圖6(b)所示的結構，則不需要在外部形成布線。圖 6(a)顯示平面布置結構，與多個雙柵型電晶體單元201—起形成有包括第I 二極體和第2 二極體的二極體單元202。圖6 (b)顯示二極體單元202的剖面結構，該二極體單元202具有第一陽極電極191A和第二陽極電極191B，該第一陽極電極191A和該第二陽極電極191B 形成在第一歐姆電極116A的指和第二歐姆電極116B的指之間。第一陽極電極19IA和第二陽極電極191B由鎳(Ni)或鈀(Pd)等形成，與2DEG層形成肖特基結。因此，由第一陽極電極191A和2DEG層構成肖特基二極體即第I 二極體；由第二陽極電極191B和2DEG層構成肖特基二極體即第2 二極體。第I 二極體的陰極通過2DEG層與第一歐姆電極116A連接； 第2 二極體的陰極通過2DEG層與第二歐姆電極116B連接。第一陽極電極191A和第二陽極電極191B形成為覆蓋貫通半導體層疊層體113 而使襯底111露出的槽部的側面、底面以及槽部附近的半導體層疊層體113上面。由此，能夠高效地使第一陽極電極191A和第二陽極電極191B與2DEG層形成肖特基結。覆蓋槽部的側面和底面的部分成為貫通布線191C，該貫通布線191C是使第一陽極電極191A和第二陽極電極191B與襯底111連接的通孔塞(via plug)。因此，無需在外部設置布線即能夠使第I 二極體和第2 二極體與襯底111連接。第一陽極電極191A、第二陽極電極191B以及與這些陽極電極191A、191B成為一體的貫通布線191C形成為橫跨活性區域170。因此，第一歐姆電極116A和第二歐姆電極 116B不會由於2DEG層而發生短路現象。應予說明，若二極體單元202所產生的第I 二極體133和第2 二極體135的反向漏電流比通常大一點，則也可以不使用在圖5中所示的第一電阻器134和第二電阻器136。 例如，若第2 二極體135的反向漏電流正向流過第I 二極體133，則由此能夠給襯底賦予根據正向上升特性決定的電位。當襯底處於浮動狀態時，襯底的電位會不穩定。因此，襯底電位會影響到開關時的通態電阻等元件的電氣特性，雙向開關的工作會不穩定。通過給襯底賦予根據正向上升特性決定的電位，則在進行開關時也能夠得到所希望的通態電阻和開關速度，能夠將雙向開關的工作穩定化。應予說明，在圖5中所示的是用第I 二極體和第2 二極體產生第一歐姆電極和第二歐姆電極之間的電位的例子。但是，只要能夠將雙向開關的工作穩定化，就也可以進行使用電阻器的分壓等從而產生第一歐姆電極和第二歐姆電極之間的電位。當用電阻器進行分壓時，可以省略在圖5中所示的第I 二極體和第2 二極體。然而，若使用第I 二極體和第2 二極體，就能夠得到能進一步將雙向開關的工作穩定化這一優點。襯底電位穩定化部也可以由電晶體和電阻器構成，來代替由二極體和電阻器構成。在該情況下，例如圖7所示，在半導體層疊層體113上第三歐姆電極196A和第四歐姆電極196B之間形成單柵型電晶體單元203，該單柵型電晶體單元203具有第三p型半導體層193和形成在第三P型半導體層193上的第三柵電極194。使第三歐姆電極196A經S3 電極布線197A與第一歐姆電極116A連接，使第四歐姆電極196B經S4電極布線197B與第二歐姆電極116B連接，並且使第三柵電極194與背面電極153連接即可。在圖7所示的單柵型電晶體單元203中，當第四歐姆電極196B的電位比第三歐姆電極196A的電位高時，電流從第四歐姆電極196B經第二電阻器136、第三柵電極194和第三P型半導體層193流向第三歐姆電極196A。因此，正向電流流向由第三P型半導體層193 和2DEG層構成的pn結二極體，產生正向上升電壓。因此，第三柵電極194的電位成為比第三歐姆電極196A的電位高3V左右的電位，與第三柵電極194連接的襯底111的電位也成為相等的電位。當第四歐姆電極196B的電位比第三歐姆電極196A的電位低時，電流從第三歐姆電極196A經第一電阻器134、第三柵電極194和第三p型半導體層193流向第四歐姆電極196B。因此,正向電流流向由第三P型半導體層193和半導體層疊層體113構成的pn 結二極體，產生正向上升電壓。因此，第三柵電極194的電位成為比第四歐姆電極196B的電位高3V左右的電位，與第三柵電極194連接的襯底111的電位也成為相等的電位。第三歐姆電極196A與第一歐姆電極116A連接，第三歐姆電極196A的電位與第一歐姆電極116A 的電位相等。第四歐姆電極196B與第二歐姆電極116B連接，第四歐姆電極196B的電位與第二歐姆電極116B的電位相等。因此，能夠向襯底111賦予與第一歐姆電極116A的電位和第二歐姆電極116B的電位中較低的電位大致相等的電位，能夠實現工作穩定的雙向開關。應予說明，如圖8所示，可以形成高電阻區域198，該高電阻區域198貫穿第三P型半導體層193和第二半導體層115到達比第一半導體層114和第二半導體層115之間的界面還靠近襯底111 一側的位置。高電阻區域198橫跨形成在第一半導體層114和第二半導體層115之間的界面的溝道而形成即可。若要不使用第三P型半導體層193地將單柵型電晶體單元203構成為正常截止型電晶體單元，就在第二半導體層115和第一半導體層114 中形成高電阻區域198即可。通過形成高電阻區域198，則能夠減小電流洩漏通道，能夠實現電阻更高的雙向開關。高電阻區域198利用離子注入法注入硼離子或鐵離子等而形成即可。若利用離子注入法，就能夠選擇性地形成高電阻區域。圖9(a) 圖9(d)顯示與半導體元件101 —體地形成有由單柵型電晶體構成的單柵型電晶體單元203的例子。圖9(a)顯示整體的平面布置結構；圖9(b)放大地顯示單柵型電晶體單元203的局部；圖9(c)顯示沿圖9(b)中的IXc-IXc線的剖面結構；圖9(d)顯示沿圖9(b)中的IXd-IXd線的剖面結構。如圖9(a) 圖9(d)所示，在襯底上形成有多個雙柵型電晶體單元201以及單柵型電晶體單元203。用第一歐姆電極116A的指中的一個指作第三歐姆電極196A即可；用第二歐姆電極116B的指中的一個指作第四歐姆電極196B 即可。S3電極布線197A與SI電極布線151A —體地形成即可；S4電極布線197B與S2電極布線15IB —體地形成即可。
在單柵型電晶體單元203的中央部位形成有非活性區域172，該非活性區域172使鐵(Fe)離子擴散而成。第三P型半導體層193和第三柵電極194形成為橫跨非活性區域 171和非活性區域172。第三P型半導體層193為P型氮化物半導體層即可，例如為P型GaN即可。第三柵電極194由與第三P型半導體層193歐姆接觸的材料形成即可，例如為鈀(Pd)和金(Au) 的疊層體即可。若使第三P型半導體層193的材料與第一 P型半導體層119A和第二 P型半導體層119B相同，則能夠在與第一 P型半導體層119A和第二 P型半導體層119B同一工序中形成第三P型半導體層193。若使第三柵電極194的材料與第一柵電極118A和第二柵電極118B相同，則能夠在與第一柵電極118A和第二柵電極118B同一工序中形成第三柵電極194。但是，並不需要使第三P型半導體層193的材料與第一 P型半導體層119A和第二 P型半導體層119B相同並不需要使第三柵電極194的材料與第一柵電極118A和第二柵電極118B相同。在第三P型半導體層193的下側，在未向第三柵電極194施加電壓的狀態下出現耗盡層，因此第三歐姆電極196A和第四歐姆電極196B不會經溝道區域發生短路。在圖 9(a) 圖9(d)中也可以在非活性區域172以外的第三柵電極194下側形成高電阻區域 198，該高電阻區域198貫穿第二半導體層115到達比第二半導體層115和第一半導體層 114之間的界面還靠近襯底111 一側的位置。這麼一來，能夠進一步減小電流洩漏通道。第三柵電極194和襯底111經貫通布線195連接在一起。貫通布線195例如是覆蓋貫通半導體層疊層體113的通孔的側面和底面的金(Au)膜即可。使第三柵電極194和襯底111相連接的貫通布線195需要與為溝道區域的2DEG層絕緣。因此，該貫通布線195 形成在非活性區域172。使第三柵電極194和貫通布線195相連接的布線怎樣形成都可以， 若用與第三柵電極194相同的材料與第三柵電極194 一體地形成該布線，則該布線的形成就變得很容易。在本實施方式中，第一電阻器和第二電阻器也形成在半導體層疊層體113上。第一電阻器和第二電阻器由形成在非活性區域172的保護膜141上的電阻膜143構成。電阻膜143由例如氮矽化鎢(WSiN)等形成，在形成於保護膜141上的開口部與SI電極布線 151A、S2電極布線151B和貫通布線195連接。電阻膜143被由氮化矽(SiN)形成的絕緣膜144覆蓋。含在襯底電位穩定化部中的電晶體為正常截止型即可，也可以是具有肖特基柵電極的電晶體。在該情況下，不形成第三P型半導體層，並在半導體層疊層體113上形成由肖特基電極構成的第三柵電極即可。在此，需要構成為正常截止型HFET。具體而言，使由氮化招鎵(AlGaN)形成的第二半導體層的整體膜厚較薄,或者形成柵凹槽(gate recess)部,來使位於第三柵電極下側的第二半導體層的膜厚較薄即可。也可以用功函數較高的導電性氧化物形成第三柵電極。在圖9(a) 圖9(d)中，在單柵型電晶體單元的中央部位設置有非活性區域，但非活性區域並不一定需要設置在中央部位，只要在襯底電位穩定化部的內部，就在哪個部位設置非活性區域都可以。在圖6(a)和圖6(b)所示的結構中也可以在二極體單元的內部設置非活性區域，並形成使第一歐姆電極和第二歐姆電極與襯底連接的電阻器。應予說明，若能夠充分確保電阻膜和半導體層疊層體之間的絕緣，則也可以不是在非活性區域上形成電阻器，而是在活性區域上形成電阻器。在圖6(a)、圖6(b)和圖9(a) 圖9(d)中示出的是二極體單元和單柵型電晶體單元被雙柵型電晶體單元包圍地形成在半導體元件中央部位的例子。但是，二極體單元和單柵型電晶體單元並不需要形成在半導體元件的中央部位。在本實施方式中，半導體元件構成為柵電極形成在P型半導體層上的正常截止型雙柵型半導體元件。但是，也可以通過形成柵凹槽結構，或者使第二半導體層的膜厚較薄， 來實現正常截止特性。根據電路結構也可以構成為正常導通(normalIy-on)型雙柵型半導體元件。以上示出的是襯底為矽襯底的例子，但襯底只要是能夠形成氮化物半導體的導電性襯底即可，也可以採用SiC(碳化矽)襯底或其它襯底來代替矽襯底。-產業實用性-本發明中的雙向開關，即使是當在導電性襯底上形成寬帶隙半導體而構成時也穩定地工作，特別是作為形成在導電性襯底上且由氮化物半導體形成的雙向開關等很有用。
權利要求
1.一種雙向開關，其特徵在於所述雙向開關包括半導體元件，其形成在襯底上，並具有半導體層疊層體、第一歐姆電極和第二歐姆電極、以及第一柵電極和第二柵電極，該第一歐姆電極和該第二歐姆電極彼此留有間隔地形成在所述半導體層疊層體上，該第一柵電極和該第二柵電極從所述第一歐姆電極一側依次形成在所述第一歐姆電極和所述第二歐姆電極之間，以及襯底電位穩定化部，該襯底電位穩定化部使所述襯底的電位成為比所述第一歐姆電極的電位和所述第二歐姆電極的電位中較高的電位低的電位。
2.根據權利要求I所述的雙向開關，其特徵在於所述半導體元件具有背面電極，該背面電極形成在所述襯底的與所述半導體層疊層體相反一側的面上；所述襯底電位穩定化部具有第I 二極體，其陰極與所述第一歐姆電極連接，陽極與所述背面電極連接，以及第2 二極體，其陰極與所述第二歐姆電極連接，陽極與所述背面電極連接。
3.根據權利要求2所述的雙向開關，其特徵在於所述襯底電位穩定化部具有第一電阻元件，該第一電阻元件與所述第I 二極體並聯，以及第二電阻元件，該第二電阻元件與所述第2 二極體並聯。
4.根據權利要求I所述的雙向開關，其特徵在於所述襯底電位穩定化部具有第I 二極體，其陰極與所述第一歐姆電極連接，陽極與所述襯底連接，以及第2 二極體，其陰極與所述第二歐姆電極連接，陽極與所述襯底連接；所述第I二極體的陽極是形成在所述半導體層疊層體上的第一陽極電極；所述第2 二極體的陽極是形成在所述半導體層疊層體上的第二陽極電極；所述第一陽極電極和所述第二陽極電極經貫通所述半導體層疊層體的貫通布線與所述襯底連接。
5.根據權利要求4所述的雙向開關，其特徵在於所述襯底電位穩定化部具有第一電阻元件，該第一電阻元件將所述第一陽極電極和所述第一歐姆電極連接起來，以及第二電阻元件，該第二電阻元件將所述第二陽極電極和所述第二歐姆電極連接起來； 所述半導體層疊層體具有電阻已被增高到比其它區域高的值的非活性區域；所述第一電阻元件主要由形成在所述非活性區域上且與所述第一歐姆電極和所述第一陽極電極接觸的電阻膜構成；所述第二電阻元件主要由形成在所述非活性區域上且與所述第二歐姆電極和所述第二陽極電極接觸的電阻膜構成。
6.根據權利要求4所述的雙向開關，其特徵在於所述第一歐姆電極具有多個第一歐姆電極指；所述第二歐姆電極具有多個第二歐姆電極指；所述第一柵電極具有多個第一柵電極指；所述第二柵電極具有多個第二柵電極指；所述半導體元件具有多個雙柵型電晶體單元，各個該雙柵型電晶體單元在所述第一歐姆電極指和所述第二歐姆電極指之間依次配置所述第一柵電極指和所述第二柵電極指而構成；所述襯底電位穩定化部具有二極體單元，該二極體單元在所述第一歐姆電極指和所述第二歐姆電極指之間依次配置所述第一陽極電極和所述第二陽極電極而構成。
7.根據權利要求I所述的雙向開關，其特徵在於所述半導體層疊層體具有溝道區域，電子在該溝道區域內與所述襯底的主面平行地移動；所述襯底電位穩定化部具有正常截止型電晶體，其包括形成在所述半導體層疊層體上的第三歐姆電極和第四歐姆電極、以及形成在所述第三歐姆電極和所述第四歐姆電極之間的第三柵電極，第一電阻元件，其連接在所述第一歐姆電極和所述第三柵電極之間，以及第二電阻元件，其連接在所述第二歐姆電極和所述第三柵電極之間；所述第三歐姆電極與所述第一歐姆電極連接；所述第四歐姆電極與所述第二歐姆電極連接；所述第三柵電極經貫通所述半導體層疊層體且與所述溝道區域絕緣的貫通布線與所述襯底連接。
8.根據權利要求7所述的雙向開關，其特徵在於所述襯底電位穩定化部具有形成在所述半導體層疊層體和所述第三柵電極之間的P 型氮化物半導體層。
9.根據權利要求7所述的雙向開關，其特徵在於所述半導體層疊層體具有電阻已被增高到比其它區域高的值的非活性區域；所述貫通布線形成在所述非活性區域。
10.根據權利要求9所述的雙向開關，其特徵在於所述第一電阻元件主要由形成在所述非活性區域上且與所述第一歐姆電極和所述第三柵電極接觸的電阻膜構成；所述第二電阻元件主要由形成在所述非活性區域上且與所述第二歐姆電極和所述第三柵電極接觸的電阻膜構成。
11.根據權利要求7所述的雙向開關，其特徵在於所述第一歐姆電極具有多個第一歐姆電極指；所述第二歐姆電極具有多個第二歐姆電極指；所述第一柵電極具有多個第一柵電極指；所述第二柵電極具有多個第二柵電極指；所述半導體元件具有多個雙柵型電晶體單元，各個該雙柵型電晶體單元在所述第一歐姆電極指和所述第二歐姆電極指之間依次配置所述第一柵電極指和所述第二柵電極指而構成；所述襯底電位穩定化部具有單柵型電晶體單元，該單柵型電晶體單元在所述第一歐姆電極指和所述第二歐姆電極指之間配置所述第三柵電極而構成；構成所述單柵型電晶體單元的所述第一歐姆電極指是所述第三歐姆電極；構成所述單柵型電晶體單元的所述第二歐姆電極指是所述第四歐姆電極。
12.根據權利要求7所述的雙向開關，其特徵在於所述半導體層疊層體具有第一半導體層和第二半導體層，該第二半導體層形成在該第一半導體層上，以及高電阻區域，該高電阻區域在所述第三柵電極的下側貫穿所述第二半導體層到達比所述第二半導體層和所述第一半導體層之間的界面還靠近所述襯底一側的位置，與所述第一半導體層和所述第二半導體層的其它部分相比該高電阻區域的電阻值更高。
13.根據權利要求I所述的雙向開關，其特徵在於所述半導體元件具有背面電極，該背面電極形成在所述襯底的與所述半導體層疊層體相反一側的面上；所述襯底電位穩定化部具有第一電阻元件，該第一電阻元件與所述第I 二極體並聯，以及第二電阻元件，該第二電阻元件與所述第2 二極體並聯。
全文摘要
本發明公開了一種雙向開關。雙向開關包括半導體元件(101)和襯底電位穩定化部(103)。半導體元件(101)具有第一歐姆電極和第二歐姆電極以及第一柵電極和第二柵電極，該第一柵電極和該第二柵電極從第一歐姆電極一側依次形成在第一歐姆電極和第二歐姆電極之間。襯底電位穩定化部(103)使襯底的電位成為比第一歐姆電極的電位和第二歐姆電極的電位中校高的電位低的電位。
文檔編號H01L21/28GK102612753SQ20108004992
公開日2012年7月25日 申請日期2010年11月11日 優先權日2009年11月30日
發明者森田竜夫 申請人:松下電器產業株式會社