異步傳輸模式主設備對接裝置的製作方法
2023-09-14 06:15:50
專利名稱：異步傳輸模式主設備對接裝置的製作方法
技術領域：
本發明涉及數據通信領域中的異步傳輸模式(Asynchronous Transfer Mode，簡稱ATM)技術，具體地說，涉及UTOPIA第一級標準主設備與UTOPIA第二級標準主設備之間進行ATM信元傳輸的裝置。
ATM通用測試與操作物理層接口(Universal Test Operations PHY Interface forATM，簡稱UTOPIA)是一種完成ATM層設備和物理層(physical device，簡稱PHY)設備之間信元傳送的接口，在ATM技術中佔有重要的地位。ATM論壇定義了UTOPIA第一級標準(UTOPIA Level 1，簡稱UTOPIA1)、UTOPIA第二級標準(UTOPIA Level2，簡稱UTOPIA2)以及更高層次的標準，典型的UTOPIA1定義了8位25MHz的接口，典型的UTOPIA2定義了16位50MHz、支持多物理層設備的接口。UTOPIA接口是一種非對稱接口，一般將ATM層設備稱為UTOPIA主設備，物理層設備稱為UTOPIA從設備。
從設備通過「發送信元有效」和「接收信元有效」信號通知主設備信元的收發狀態，主設備則通過主動發送時鐘信號、收發使能信號來發起信元的收發過程。UTOPIA同一級別的主設備與從設備信號相互匹配，可以直接對接；如果兩個設備不滿足信號相互匹配的條件，要想實現信元傳送，往往需要某種中間裝置實現對接。
實現信元傳送的常用裝置有(1)UTOPIA1從設備到UTOPIA2從設備之間的信元傳送裝置，兩組從設備可使用公共時鐘，信元無需進行緩存，實現起來相對比較容易；(2)單個UTOPIA2主設備到多個UTOPIA1從設備的分接和復接裝置，例如IDT公司的晶片IDT77310就屬於此類設備；(3)多個UTOPIA1主設備連接單個UTOPIA2從設備的分接和復接裝置，如申請號為98119980的中國專利《異步傳送模式系統》就屬於這一類，該系統採用比較常用的方法，其數據通路使用先進先出(First In First Out)結構，對UTOPIA1到UTOPIA2方向的多個UTOPIA1通路的數據進行8到16位的轉換和複合，然後交給UTOPIA2接口的從設備發送，從UTOPIA2到UTOPIA1方向則根據信元中的虛擬通路VPI(Virtual Path Identifier)值來選擇UTOPIA1信元的走向。
對於兩個主設備來說，由於它們各有各的一套時鐘信號和收發使能信號，相互之間的信號不匹配，因此不能實現直接對接。但很多場合卻迫切需要主設備的對接，比如在只有UTOPIA1主設備接口的ATM層處理器和具有UTOPIA2主設備接口的交換網間傳送ATM信元的情況。為了實現主設備和主設備間的信元傳送，需要在主設備和主設備之間加入一個對接裝置，構建一個信元傳送的橋梁。一般來說，對UTOPIA1-UTOPIA2主設備間的對接比UTOPIA1-UTOPIA1主設備間的對接需求較多，而後者在實現方法上是前者的一個子集，所以UTOPIA1-UTOPIA2主設備的對接裝置是一種連接UTOPIA主設備的典型實用裝置。
美國摩託羅拉(Motorola)公司在推出其帶ATM分段和會聚層(Segmentation Reassembly，簡稱SAR)的處理器MPC860時，曾經提供了一份材料，是關於一種典型的主設備對接裝置的，其題目為「Double Slave，A double sided UTOPIA bridge，emulating a physical device(PHY).Assisting an ATM Switch to use a secondary ATMlayer device as a co-processor，」主要是說建立相當於兩個從設備的UTOPIA橋，使得ATM交換網可以附加使用別的ATM層設備作為其協處理器，它是一種UTOPIA2主設備連接UTOPIA1主設備的典型裝置，該裝置採用Altera公司可編程器件FLEX10K30，使用其內置存儲器做為信元的存儲空間，並支持UTOPIA1端自環，但其UTOPIA2端只有8位位寬和25MHz時鐘，沒有涉及由於16位位寬和50MHz時鐘引起的一些技術難點，且設計不夠簡潔。
還有一種採用增強型可編程邏輯器件(Enhanced Programmable Logical Device，簡稱EPLD)加雙片外部FIFO作為主設備對接裝置的，其控制器和數據通路分立，不具有UTOPIA1端信元的自環功能，給UTOPIA1主設備的調試和故障診斷帶來困難，而且成本較高，佔用系統體積較大。
本發明的目的在於提供一種異步傳輸模式主設備對接裝置，既可以完成主設備的對接，又支持UTOPIA1端的信元自環功能，克服了現有技術的一些缺點，而且裝置簡潔可靠，容易實現，能節約成本。
為了達到上述目的，本發明所述主設備對接裝置包括UTOPIA2端到UTOPIA1端的數據通道，接收UTOPIA2主設備發送端發出的數據，並將此數據轉換後發送給UTOPIA1主設備接收端；UTOPIA1端到UTOPIA2端的數據通道，接收UTOPIA1主設備發送端發出的數據，並將此數據轉換後發送給UTOPIA2主設備接收端；UTOPIA1端自環數據通道，接收UTOPIA1主設備發送端發出的數據，並將此數據存儲轉發給UTOPIA1主設備接收端；管理UTOPIA1端發送的狀態機，與UTOPIA1主設備發送端的信號匹配控制所述主設備對接裝置的內部工作狀態；管理UTOPIA1端接收的狀態機，與UTOPIA1主設備接收端的信號匹配控制所述主設備對接裝置的內部工作狀態；管理UTOPIA2端發送的狀態機，與UTOPIA2主設備發送端的信號匹配控制所述主設備對接裝置的內部工作狀態；和管理UTOPIA2端接收的狀態機，與UTOPIA2主設備接收端的信號匹配控制所述主設備對接裝置的內部工作狀態；所述4個狀態機之間相互關聯，對3個數據通道實現準確控制，有效地完成UTOPIA1主設備和UTOPIA2主設備的對接功能。
所述主設備對接裝置可以採用一個帶內置存儲器的可編程器件作為載體，將所有的數據通路和控制邏輯集成在這個可編程器件內，形成單片結構。
下面結合附圖和實施例，對本發明進行進一步地詳細說明。
圖1是本發明所述對接裝置10在ATM系統中的位置示意圖。
圖2是本發明所述對接裝置10的結構示意圖。
圖3是控制數據通道101的狀態機狀態轉移圖。
圖4是控制數據通道102的狀態機狀態轉移圖。
圖5是控制自環數據通道103的狀態機狀態轉移圖。
圖6是本發明所述對接裝置10中三個數據通道的示意圖。
圖7是本發明所述對接裝置10在ATM系統中的一個應用實例。
UTOPIA標準有信元級和字節級兩種握手方式，當前設備一般都使用信元級握手方式，因此本發明是根據信元級握手方式來設計的。
圖1給出了本發明所述主設備對接裝置10在ATM系統中所處的位置。可以看到，主設備對接裝置10一端作為UTOPIA2從設備接入到UTOPIA2總線上與UTOPIA2主設備對接，另一端作為UTOPIA1從設備與UTOPIA1主設備對接，這樣將UTOPIA2主設備和UTOPIA1主設備對接起來。
如圖2所示，本發明所述UTOPIA1-UTOPIA2主設備對接裝置包括UTOPIA2端到UTOPIA1端的數據通道101、UTOPIA1端到UTOPIA2端的數據通道102、UTOPIA1端自環數據通道103三個數據通道，四個狀態機管理UTOPIA1端發送的狀態機104、管理UTOPIA1端接收的狀態機105、管理UTOPIA2端發送的狀態機106和管理UTOPIA2端接收的狀態機107。對三個數據通道的控制是通過四個相互關聯的狀態機來實現的，狀態機106和狀態機105控制數據通道101；狀態機104和狀態機107控制數據通道102；狀態機104和狀態機105控制數據通道103。
由於控制每個數據通道的兩個狀態機的時鐘分別與對應的該數據通道端的主設備時鐘相同，而這兩個主設備的時鐘可能不同步，因而對應狀態機的時鐘也就不同步，容易出現一個狀態機所採集到的狀態是另一個狀態機的不穩定狀態的情況，為避免這種狀態誤採，可以採用兩次確認的辦法；也可以採用將狀態用本狀態機時鐘鎖定為單一的信號線，再交給另一個狀態機來採集的方法。舉例來說，假設狀態機104是由一組D觸發器D0，D1，D2協作表示的，狀態104S是它的一個狀態，具體取值為1，0，1，狀態機107要判斷狀態機104是否處於104S狀態，以判斷下一步狀態轉移。「兩次確認」的方法的判斷標準是，「如果狀態機107的前一時鐘和當前時鐘上沿都滿足D0，D1，D2＝1，0，1，那麼狀態機107認為狀態機104處於104S狀態。」後一種方法則要附加使用一個D觸發器D3，取值如下，「如果狀態機104當前時鐘上沿滿足D0，D1，D2＝1，0，1，那麼D觸發器D3＝1，否則D觸發器D3＝0，」判斷標準如下「如果狀態機107當前時鐘上沿D3＝1，那麼狀態機104處於104S狀態。」該對接裝置10的外圍信號有UTOPIA2時鐘線、控制線、地址線和數據線，UTOPIA1時鐘線、控制線和數據線。
圖3描述了控制數據通道101的狀態機106(左側)和狀態機105(右側)形成的狀態轉移圖，虛線表示的是兩個狀態機相互關聯的部分。
數據通道101的狀態從狀態機106的「發送空閒」狀態開始，當狀態機105脫離「接收空閒」的狀態、進入「清空存儲器」狀態並清空內置存儲器的地址之後，狀態機106「可發送信元」信號置為高電平，此時如果UTOPIA2主設備進行查詢，就得到「可發送信元」的響應，根據此響應，UTOPIA2主設備發送數據，此時UTOPIA2端主設備「發送使能」信號為低電平、「發送信元開始」信號為高電平、「發送信元地址」信號為設定的對接設備地址。狀態機106接收到這些信號後，進入「正在發送」狀態，開始接收UTOPIA2主設備發送的數據，並啟動一個發送計數器。當此計數器計數值為8時，將狀態機106「可發送信元」信號置為低電平；當計數器計數值為27時，一個信元接收完成，狀態機106進入「信元發送完成」狀態。根據此狀態，狀態機105進入「接收準備好」狀態，「可接收信元」信號置為高電平。UTOPIA1主設備發現「可接收信元」信號為高后，將「接收使能」信號置為低電平，開始接收數據。狀態機105接收到低電平的「接收使能」信號後，進入「正在接收」狀態，向UTOPIA1主設備發送數據，並啟動一個接收計數器，同時狀態機106根據狀態機105的「正在接收」狀態而進入「發送空閒」狀態。當接收計數器計數值為32時，置狀態機105「可接收信元」為低電平，當接收計數器計數值為52時，數據傳送結束，狀態機105進入「接收空閒」狀態。此後重複上述過程。
圖4描述了控制數據通道102的狀態機104(左側)和狀態機107(右側)形成的狀態轉移圖。數據通道102的狀態從狀態機104的「發送空閒」狀態開始，當狀態機107脫離「接收空閒」狀態，進入「清空存儲器」狀態並清空內置存儲器地址後，將狀態機104「可發送信元」信號置為高電平，根據此信號，如果UTOPIA1主設備有信元需要發送，則發出數據，此時UTOPIA1端主設備「發送使能」信號為低電平，「發送信元開始」信號為高電平。狀態機104接收到這些信號之後，進入「正在發送」狀態，接收UTOPIA1主設備發來的數據，並啟動一個發送計數器。當發送計數器計數值為48時，將送到UTOPIA1端主設備的「可發送信元」信號置為低電平，發送將近結束，轉入「發送最後4個字節」狀態，繼續接收最後4個數據後轉入「發送完成」狀態。在此期間，如果「發送使能」信號意外丟失，使得數據接收不到，則狀態機104也在一段時間後自動轉入「發送完成」狀態，以防止由於信號丟失造成的死鎖。在狀態機104進入「發送完成」狀態後，狀態機107根據此狀態進入「接收準備好」狀態，並將「可接收信元」信號置為高電平。UTOPIA2主設備在輪詢到此信號後，發出低電平的「接收使能」信號，開始接收數據。狀態機107接收到低電平的「接收使能」信號後，進入「正在接收」狀態，向UTOPIA2主設備發送數據，同時啟動一個接收計數器，同時狀態機104根據狀態機107「正在接收」狀態而進入「發送空閒」狀態。當接收計數器計數值為8時，將UTOPIA2端「可接收信元」信號置為低電平，當接收計數器計數值為27時，數據傳送結束，狀態機107進入「接收空閒」狀態，以後重複上述過程。
當UTOPIA1端自環時，數據通道103起作用，該數據通道103借用狀態機104和狀態機105，形成新的狀態轉移圖，狀態機內的狀態轉換不變，只是相關聯的信號有所改變。圖5描述了UTOPIA1自環數據通道103的狀態轉移圖。狀態從狀態機104「發送空閒」狀態開始，當狀態機105脫離「接收空閒」狀態，進入「清空存儲器」狀態並清空存儲器地址後，將送到UTOPIA1端主設備的「可發送信元」信號置為高電平，此時如果發送端主設備有信元需要發送，則發出數據，此時，UTOPIA1端主設備「發送使能」信號為低電平，「發送信元開始」信號為高電平。當狀態機104接收到此信號之後，進入「正在發送」狀態，接收UTOPIA1主設備發出的數據，並啟動一個發送計數器。當發送計數器計數值為48時，將狀態機104「可發送信元」信號置為低電平，狀態機104轉入「發送最後4個字節」狀態，繼續接收最後4個數據後轉入「發送完成」狀態。如果在此期間「發送使能」信號意外丟失使得數據接收不到，狀態機104也在一段時間後自動轉入「發送完成」狀態，以防止信號丟失而造成的死鎖。狀態機104進入「發送完成」狀態後，狀態機105根據狀態機104「發送完成」狀態而進入「接收準備好」狀態，將「可接收信元」信號置為高電平。接收端主設備發現「可接收信元」信號為高電平後，發出低電平的「接收使能」信號，開始接收數據。狀態機105接收到低電平的「接收使能」信號後，進入「正在接收」狀態，向接收端主設備發送數據，並啟動一個接收計數器，同時狀態機104根據狀態機105的「正在接收」狀態而進入「發送空閒」狀態。當接收計數器計數值為32時，狀態機105置「可接收信元」信號為低電平，當接收計數器計數值為52時，數據傳送結束，狀態機105進入「接收空閒」狀態。
由於UTOPIA主設備各有自己的時鐘，因此為實現UTOPIA總線兩端節奏的適配，需要對數據進行緩存。數據緩存可採用用先進先出緩存器FIFO，這是現有的一般做法。本發明選用帶內置存儲器的可編程器件作為載體，這樣可省去外部FIFO，存儲器內置可節省器件管腳，減少裝置體積，省去數據進出晶片帶來的時延，更容易實現高速處理和自環。如果內置存儲器支持雙口操作，即讀和寫的時鐘、地址分離，數據通道的設計就相對容易一些。如果內置存儲器不支持雙口操作，即讀和寫是共用一組時鐘、地址，則需要對時鐘和地址進行選擇，使得數據同步難度較大，需要採取辦法來保證寫入和讀出數據的時序可靠。本發明主要是針對後一種情況，前一種情況的實現方法是後一種情況的一個子集。
從前面的描述可以看出，三個數據通道的控制結構是接近對稱的，而數據通道由於數據寬度和速率的不同而不對稱，根據三個數據通道各自的特點，選用不同的數據通道組織結構。圖6就是三個數據通道的結構框圖。
數據通道101，包括兩組輸入寄存器R1、R2、兩個作為數據存儲空間的內置存儲器EAB1、EAB2，公用數據輸出選擇器MUX，一組數據輸出寄存器R3。數據以16位寬同時寫入內置存儲器EAB1、EAB2中，然後以8位寬基本從兩個存儲器中交替讀出，在信元頭校驗位置例外，原因是ATM信元長度為53個字節，而UTOPIA2傳送54個字節，中間空出一個字節。該數據通道101位於圖6的上部分。
數據通道102包括，一組輸入寄存器R4、兩個作為數據存儲空間的內置存儲器EAB3、EAB4。數據以8位寬基本交替寫入內置存儲器EAB3、EAB4中，在信元頭校驗位置例外；數據以16位寬從兩個存儲器中同時讀出。該數據通道102位於圖6的下部分。
自環數據通道103借用內置存儲器EAB3、EAB4作為數據存儲空間，還包括公用數據輸出選擇器MUX，一組數據輸出寄存器R3；其數據的寫入和讀出都採用基本交替方式。圖6中連接上下部分的數據通道就是該數據通道103的中間環節。
讀寫共用一組地址和時鐘，給數據的正確寫入提出難題，因為地址必須經過一個選擇器從讀和寫地址中進行選擇，選擇器帶來了難以預測的時延，一不小心就不能和數據對齊，地址和數據不對齊的後果是數據不能被寫到預期的位置。根據實際情況，本發明對每個數據通道都採用了有效的辦法來解決這個難題。
對於數據通道101，其寫入速率為16位/50MHz，讀出速率為8位/25MHz，讀出速率較低，可採用50MHz時鐘來同步內置存儲器的所有數據和地址，實現數據和地址的對齊。在輸入端，通過50MHz時鐘在內置存儲器端的同步，數據能被很好地寫入，具體地說，先通過50MHz時鐘鎖定輸入數據，然後送到內置存儲器EAB1、EAB2的寫入埠，同時在第1個低電平的「發送使能」輸入時鐘後置內置存儲器EAB1、EAB2的「寫入使能」為高電平，在第2個低電平的「發送使能」的時鐘後開始累加寫入地址，並採用50MHz時鐘同步寫入，可以將接收到的數據很好地寫入存儲器EAB1、EAB2中。在輸出端，雖然內置存儲器EAB1、EAB2讀出時鐘(50MHz)與數據輸出時鐘(25MHz)不同步，但25MHz時鐘的兩個上升沿間有兩個50MHz時鐘周期，這樣即便在最壞情況下對25MHz輸出時鐘來說，讀出地址也有共用時鐘半周期(10ns)的穩定時間，可以保證數據能準確無誤地從內置存儲器EAB1、EAB2中讀出。
對於數據通道102，其寫入的速率為8位/25MHz，讀出速率為16位/50MHz，由於讀出速率較高，如果要用一個高速的時鐘來既保證寫入時數據、地址對齊，又保證讀數據時讀出地址有足夠的穩定時間，那麼這個高速時鐘的速率必須達到100MHz左右，代價較高。本發明考慮到25MHz寫入時鐘速度較慢，寫入數據正確性可採用限制寫入時間的辦法來保證。通過使用一個延時時鐘與寫使能信號相與作為寫入有效信號，地址與寫入數據雖不嚴格對齊，但寫入有效時，延時時鐘電平為低，地址和數據都已穩定，可實現數據準確無誤地寫入。讀出數據則不使用時鐘同步，因為地址有效一段時間(5ns左右))數據有效，正好滿足UTOPIA2標準的時序要求。
自環數據通道103借用數據通道102的輸入控制、內置存儲器EAB3、EAB4和數據通道101的選擇器MUX和輸出寄存器R3。數據寫入的情況與數據通道102的寫入完全一致，數據讀出地址則是UTOPIA1端自環數據通道103獨有的，由輸出時鐘計數產生。同數據通道102一樣，數據從內置存儲器EAB1、EAB2中讀出也不使用時鐘同步，數據從兩個內置存儲器之一中讀出並通過選擇器MUX送到輸出寄存器R3，由輸出寄存器R3實現時鐘同步。
圖7給出了UTOPIA1-UTOPIA2主設備對接裝置的一個應用例。ATM交換網絡一般有幾組UTOPIA2主設備接口，提供50MHz和16位的數據接口能力，比如一個2.5G的交換網就可以具備4個622M的此類接口。對這個交換網絡的監控和管理通常需要一個CPU，以提供信令處理能力。Motorola公司的晶片MPC860SAR CPU有一個ATM SAR，並具有較強的處理能力，可用於實現上述功能，但該晶片的ATM接口使用的是UTOPIA1主設備接口，不能和ATM交換網直接對接。因此可採用本發明所述的主設備對接裝置，正好可以實現MPC860 SAR與ATM交換網絡一個埠的對接，並且利用UTOPIA1端自環功能，使得MPC860AR具有自環測試的功能。
綜上所述，本發明採用獨特的控制狀態機和數據通道處理方法，提供了UTOPIA1和UTOPIA2主設備之間對接的接口裝置，設計簡潔可靠；本發明可支持8位/25MHz的UTOPIA1速率和16位/50MHz的UTOPIA2速率，採用單片設計方案，裝置體積較小，成本較低；另外，本發明可以使用標準VHDL語言實現，具有很好的移植性，可選用不同種類的可編程器件，還可移植到ASIC設計中。
權利要求
1.一種異步傳輸模式主設備對接裝置(10)，其特徵在於包括UTOPIA2端到UTOPIA1端的數據通道(101)，接收UTOPIA2主設備發送端發出的數據，並將此數據轉換後發送給UTOPIA1主設備接收端；UTOPIA1端到UTOPIA2端的數據通道(102)，接收UTOPIA1主設備發送端發出的數據，並將此數據轉換後發送給UTOPIA2主設備接收端；UTOPIA1端自環數據通道(103)，接收UTOPIA1主設備發送端發出的數據，並將此數據存儲轉發給UTOPIA1主設備接收端；管理UTOPIA1端發送的狀態機(104)，與UTOPIA1主設備發送端的信號匹配控制所述主設備對接裝置(10)的內部工作狀態；管理UTOPIA1端接收的狀態機(105)，與UTOPIA1主設備接收端的信號匹配控制所述主設備對接裝置(10)的內部工作狀態；管理UTOPIA2端發送的狀態機(106)，與UTOPIA2主設備發送端的信號匹配控制所述主設備對接裝置(10)的內部工作狀態；和管理UTOPIA2端接收的狀態機(107)，與UTOPIA2主設備接收端的信號匹配控制所述主設備對接裝置(10)的內部工作狀態；所述4個狀態機之間相互關聯，對所述3個數據通道實現準確控制。
2.如權利要求1所述的主設備對接裝置(10)，其特徵在於所述UTOPIA2端到UTOPIA1端的數據通道(101)包括兩組輸入寄存器R1、R2，兩個作為數據存儲空間的內置存儲器EAB1、EAB2，公用數據輸出選擇器MUX，一組數據輸出寄存器R3。
3.如權利要求1所述的主設備對接裝置(10)，其特徵在於所述UTOPIA1端到UTOPIA2端的數據通道(102)包括一組輸入寄存器R4，兩個作為數據存儲空間的內置存儲器EAB3、EAB4。
4.如權利要求1所述的主設備對接裝置(10)，其特徵在於所述UTOPIA1端自環數據通道(103)包括作為數據存儲空間的內置存儲器EAB3、EAB4，公用數據輸出選擇器MUX，一組數據輸出寄存器R3。
5.如權利要求1-4任意之一所述的主設備對接裝置(10)，其特徵在於所述主設備對接裝置(10)採用一個帶內置存儲器的可編程器件作為載體，將所有的數據通道和控制邏輯集成在該可編程器件內，形成單片結構。
全文摘要
異步傳輸模式主設備對接裝置(10)包括三個數據通道:UTOPIA2端到UTOPIA1端的(101)、UTOPIA1端到UTOPIA2端的(102)、UTOPIA1端自環的(103)和四個相互關聯的、控制上述三個數據通道的狀態機;本發明既完成主設備的對接,又支持UTOPIA1端的信元自環功能;支持8位/25MHz的UTOPIA1速率和16位/50MHz的UTOPIA2速率,並可用單片實現,裝置體積較小,成本較低。
文檔編號H04L12/46GK1278132SQ0011698
公開日2000年12月27日 申請日期2000年6月29日 優先權日2000年6月29日
發明者範成法 申請人:深圳市中興通訊股份有限公司上海第二研究所