半導體開關的製作方法

2023-09-19 15:56:45 1

半導體開關的製作方法
【專利摘要】一種半導體開關，包含一開關單元，其包含：一電晶體，具有一漏極、一柵極以及一源極；一漏極偏壓電阻，耦接漏極；一漏極偏壓選擇電路，於電晶體導通時耦接漏極偏壓電阻與一第一漏極偏壓，於電晶體不導通時耦接漏極偏壓電阻與一第二漏極偏壓；一柵極偏壓電阻，耦接柵極；一柵極偏壓選擇電路，於電晶體導通時耦接柵極偏壓電阻與一第一柵極偏壓，於電晶體不導通時耦接柵極偏壓電阻與一第二柵極偏壓；一源極偏壓電阻，耦接源極；以及一源極偏壓選擇電路，於電晶體導通時耦接源極偏壓電阻與一第一源極偏壓，於電晶體不導通時耦接源極偏壓電阻與一第二源極偏壓，其中第一與第二漏極偏壓不同，第一與第二柵極偏壓不同，第一與第二源極偏壓不同。
【專利說明】半導體開關

【技術領域】
[0001]本發明是關於一種開關，尤其是關於一種半導體開關。

【背景技術】
[0002]半導體元件作為開關使用已是常見的技術，其中一種使用方式是將半導體元件作為一傳/收開關(Transmitter/Receiver Switch, T/R Switch)。傳統的半導體傳/收開關10如圖1所示，包含一 NMOS電晶體110，該電晶體110包含一柵極漏極間寄生電容Cgd與一柵極源極間寄生電容Cgs，當該電晶體110不導通時(亦即該傳/收開關10處於一關閉狀態時)，該電晶體110的漏極經由一偏壓電阻120耦接至一直流工作電壓VDD，並接收一交流電壓信號VAC，該電晶體110的柵極與源極則耦接至地，此時為避免該電晶體110的損壞或誤動作，於該交流電壓信號VAC的正半周期中，該電晶體110的漏極至柵極電壓VDG(total)以及漏極至源極電壓VDS(total)應小於該電晶體110的擊穿電壓VBV，而於該交流電壓信號VAC的負半周期中，該電晶體110的柵極至漏極電壓VGD (total)應小於該電晶體110的導通電壓Vth，根據前述偏壓條件，上述電壓關係可以用下列式子來表示:
[0003]VDG (total) = (VDD+VAC) -0<VBV (式一)
[0004]VDS (total) = (VDD+VAC) -0<VBV (式二)
[0005]VGD(total) =0-(VDD+(-VAC))〈Vth (式三)
[0006]由式一及式三(或式二及式三)，吾人可推導得知該電晶體110能夠承受的最大交流電壓信號VAC為(VBV+Vth)/2，此時漏極至柵極的直流電壓差VDG(dc)為(VBV-Vth)/2。
[0007]上述的電晶體偏壓結構與方式至少會有下列問題:當該電晶體110不導通且該電晶體110的擊穿電壓VBV不夠大時，例如該擊穿電壓為二倍VDD (其也有可能更小)，若該交流電壓信號VAC的最大值不小於前述直流工作電壓VDD，該電晶體110的漏極電壓的最大值至少即為該直流工作電壓VDD加上該交流電壓信號VAC的電壓的最大值，亦即至少為二倍VDD，此時由於該電晶體110的柵極接地，該電晶體110的漏極至柵極最大電壓差VDG(total)將可能超過該電晶體110的擊穿電壓VBV (亦即前揭式一無法被滿足)，從而造成該電晶體110的損壞或使用壽命的減損。


【發明內容】

[0008]鑑於上述，本發明的一目的在於提供一種半導體開關，以解決現有現有技術的問題。
[0009]本發明揭示了一種半導體開關，可應用於一電子元件。該半導體開關之一實施例包含一開關單元，該開關單元包含:一電晶體，具有一漏極、一柵極以及一源極；一漏極偏壓電阻，耦接該漏極；一漏極偏壓選擇電路，用來於該電晶體導通時耦接該漏極偏壓電阻與一第一漏極偏壓，並用來於該電晶體不導通時耦接該漏極偏壓電阻與一第二漏極偏壓；一柵極偏壓電阻，耦接該柵極；一柵極偏壓選擇電路，用來於該電晶體導通時耦接該柵極偏壓電阻與一第一柵極偏壓，並用來於該電晶體不導通時耦接該柵極偏壓電阻與一第二柵極偏壓；一源極偏壓電阻，耦接該源極；以及一源極偏壓選擇電路，用來於該電晶體導通耦接於該源極偏壓電阻與一第一源極偏壓，並用來於該電晶體不導通時耦接該源極偏壓電阻與一第二源極偏壓，其中該第一與第二漏極偏壓不同，該第一與第二柵極偏壓不同，該第一與第二源極偏壓不同。
[0010]依據本發明的一實施例，上述電晶體具有一擊穿電壓以及一導通電壓，該第二漏極偏壓與該第二柵極偏壓的電壓差大於該擊穿電壓減去三倍該導通電壓的值的四分之一，且該第二源極偏壓與該第二柵極偏壓的電壓差大於該擊穿電壓減去三倍該導通電壓的值的四分之一；另外，該第二漏極偏壓與該第二柵極偏壓的電壓差小於三倍該擊穿電壓減去該導通電壓的值的四分之一，且該第二源極偏壓與該第二柵極偏壓的電壓差小於三倍該擊穿電壓減去該導通電壓的值的四分之一。
[0011]有關本發明的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。

【專利附圖】

【附圖說明】
[0012]〔圖1〕為現有技術的半導體開關處於一關閉狀態的不意圖；
[0013]〔圖2a〕為本發明的半導體開關處於一開啟狀態的示意圖；
[0014]〔圖2b〕為本發明的半導體開關處於一關閉狀態的示意圖；
[0015]〔圖3a〕為圖2a的等效電路示意圖；
[0016]〔圖3b〕為圖2b的等效電路不意圖；及
[0017]〔圖4〕為本發明的具有半導體開關的收發器的一實施例的示意圖。
[0018]其中，附圖標記說明如下:
[0019]10半導體傳/收開關
[0020]110 電晶體
[0021]120偏壓電阻
[0022]20半導體開關
[0023]210 電晶體
[0024]220漏極偏壓電阻
[0025]230漏極偏壓選擇電路
[0026]240柵極偏壓電阻
[0027]250柵極偏壓選擇電路
[0028]260源極偏壓電阻
[0029]270源極偏壓選擇電路
[0030]40收發器
[0031]42開關單元
[0032]44傳送單元
[0033]46接收單元
[0034]48控制單元
[0035]410 電晶體
[0036]420輸入電極偏壓電阻
[0037]430輸入電極偏壓選擇電路
[0038]440控制電極偏壓電阻
[0039]450控制電極偏壓選擇電路
[0040]460輸出電極偏壓電阻
[0041]470輸出電極偏壓選擇電路
[0042]Vac交流輸入信號
[0043]Vdd直流工作電壓
[0044]VBias設計偏壓
[0045]Cgd柵極漏極間寄生電容
[0046]Cgs柵極源極間寄生電容
[0047]V11第一輸入電極偏壓
[0048]V12第二輸入電極偏壓
[0049]Vci第一控制電極偏壓
[0050]Vc2第二控制電極偏壓
[0051]V01第一輸出電極偏壓
[0052]V02第二輸出電極偏壓

【具體實施方式】
[0053]本發明包含一種半導體開關及包含該半導體開關的收發器，該半導體開關可應用於一電子元件，該電子元件可以是一集成電路(Integrated Circuit, IC)(例如一傳送電路及/或一接收電路)或包含該集成電路的裝置(例如一無線信號傳輸裝置)，該半導體開關可通過偏壓電阻的設置、偏壓選擇電路的連接以及偏壓範圍的決定來避免過電壓所造成的元件損傷或誤動作(malfunct1n)等。在實施為可能的前提下,本【技術領域】技術人員能夠依本說明書的揭示內容來選擇等效的元件或步驟來實現本發明，亦即本發明的實施並不限於後續的實施例。另外，由於本發明的半導體開關所包含的部分或全部元件的任一單獨而言可為已知元件，因此，在不影響該本發明的充分揭示及可實施性的前提下，以下說明對於個別已知元件的細節將予以節略。
[0054]請參閱圖2a至圖3b，其本發明的半導體開關的一實施例的示意圖，其中圖2a顯示該半導體開關20處於一開啟狀態時的電路圖；圖2b顯示該半導體開關20處於一關閉狀態時的電路圖；圖3a與圖3b則分別為圖2a與圖2b的等效電路圖。如圖2a至圖3b所示，本實施例的半導體開關20包含一或多個開關單元，每該開關單元包含:一電晶體210，具有一漏極、一柵極以及一源極，在實施為可能的前提下，該電晶體210可以是任何已知的MOS電晶體(例如一已知的NMOS電晶體或一已知的PMOS電晶體或其組合)或具有同等功能的電晶體；一漏極偏壓電阻220，耦接於該電晶體210的漏極與一漏極直流偏壓之間，該漏極直流偏壓包含一第一漏極偏壓(例如一接地電壓)與一第二漏極偏壓(例如一設計偏壓VBias); —漏極偏壓選擇電路230，用來於該電晶體210導通時(亦即該半導體開關20處於前述開啟狀態時)耦接該漏極偏壓電阻220與該第一漏極偏壓，並用來於該電晶體210不導通時(亦即該半導體開關20處於前述關閉狀態時)耦接該漏極偏壓電阻220與該第二漏極偏壓；一柵極偏壓電阻240，耦接於該電晶體210之柵極與一柵極直流偏壓之間，該柵極直流偏壓包含一第一柵極偏壓(例如一固定電壓)與一第二柵極偏壓(例如該接地電壓)；一柵極偏壓選擇電路250，用來於該電晶體210導通時耦接該柵極偏壓電阻240與該第一柵極偏壓，並用來於該電晶體210不導通時耦接該柵極偏壓電阻240與該第二柵極偏壓；一源極偏壓電阻260，耦接於該電晶體210的源極與一源極直流偏壓之間，該源極直流偏壓包含一第一源極偏壓(例如該接地電壓)與一第二源極偏壓(例如該設計偏壓VBias);以及一源極偏壓選擇電路270，用來於該電晶體210導通時耦接該源極偏壓電阻260與該第一源極偏壓，並用來於該電晶體210不導通時耦接該源極偏壓電阻260與該第二源極偏壓，其中該第一與第二漏極偏壓不同，該第一與第二柵極偏壓不同，該第一與第二源極偏壓不同。
[0055]承前所述，本實施例中，該第一漏極偏壓等於該第一源極偏壓，例如兩者均為前述接地偏壓；又該第二漏極偏壓等於該第二源極偏壓，例如兩者均為前述設計偏壓VBias，然而只要能確保該電晶體210能正確地導通或不導通，並且不因過電壓而損傷或誤動作，該些偏壓的值並無特別限制。另外，本實施例中，提供予柵極的固定電壓為前述電子元件所對應的電壓，更精確地說，該固定電壓為該電子元件的一直流工作電壓VDD，然而，類似地，只要能確保該電晶體210能正確地啟閉，且不因過電壓而損傷或誤動作，該固定電壓的值並無特另IJ限制。
[0056]請參閱圖2b及圖3b，本實施例中，為確保該電晶體210在不導通時不因過電壓而損傷或誤動作，前述第二漏極偏壓(亦即該設計偏壓vBias)與第二柵極偏壓的電壓差VDe(d。)的較佳範圍為(VBV-3Vth) /4<VDG(dc)< (3VBV-Vth) /4，且第二源極偏壓(亦即該設計偏壓VBias)與第二柵極偏壓的電壓差Vse(d。)的較佳範圍亦為(VBV-3Vth)/4〈Vse(dc;)〈(3VBV-Vth)/4，其中Vbv為電晶體210的擊穿電壓，Vth為電晶體210的導通電壓，另外，由於本實施例中該第二柵極偏壓為接地電壓，故此處該直流電壓差VDe(d。)與Vse(d。)的較佳範圍即分別為該第二漏極偏壓與該第二源極偏壓的較佳範圍(亦即為該設計偏壓VBias的較佳範圍)。進一步而言，相較於現有開關的結構與偏壓設計(如圖1及其相關說明所述)，只要本實施例的第二漏極偏壓與第二柵極偏壓的電壓差VDe(d。)以及第二源極偏壓與第二柵極偏壓的電壓差Vse(d。)均介於該較佳範圍內，本實施例的電晶體210相較於現有技術即更能避免過電壓的形成，其中該較佳範圍的推導將進一步闡明於後。請注意，上述電晶體210的導通電壓Vth可以是一正值(例如當該電晶體210為一 NMOS電晶體時)、零(例如當該電晶體210為一空乏型NMOS電晶體時)或一負值(例如當該電晶體210為一空乏型NMOS電晶體或一 PMOS電晶體時)。另請注意，若前述固定電壓為直流工作電壓Vdd且該直流工作電壓Vdd為電路中的最大電壓，該設計偏壓％^可能因此受限而不得大於該固定電壓(亦即VBias需小於或等於VDD)，此時該該設計偏壓VBias的較佳範圍為(VBV_3Vth)/4〈VBias ^ VDD，然在實施為可能的前提下，此一限制並非必要。
[0057]上述直流電壓差VDe(d。)、VSG(dc)的限制可於電路設計階段中經由規範該第二漏極偏壓與該第二源極偏壓的值來實現，或於電路運作階段中利用一已知的電壓差控制電路或其等效電路來實現。另外，前述實施例中，該漏極偏壓選擇電路230、柵極偏壓選擇電路250及源極偏壓選擇電路270的任一單獨而言可通過現有技術來實現，且本【技術領域】技術人員能依本發明的揭示來實施及控制該些選擇電路230、250、270，因此在不影響本發明的揭示要求及可實施性的前提下，不必要的說明將予以節略。
[0058]請再次參閱圖2a至圖3b，本實施例中，每該開關單元的電晶體210包含一或多個寄生電容(例如一柵極漏極間電容Cgd及一柵極源極間電容Cgs)，且前述漏極偏壓電阻220的阻抗、該柵極偏壓電阻240的阻抗以及該源極偏壓電阻260的阻抗，於在意的一定頻段內(如輸入信號的頻段)，均大於該一或多個寄生電容的任一個的阻抗，舉例來說，該些偏壓電阻220、240、260的阻抗均大於該一或多個寄生電容的阻抗的X倍，其中X的較佳者為大於或等於10的數值。通過上述，如圖3b所示，當本實施例的半導體開關20處於一關閉狀態且該電晶體210為NMOS電晶體時,一交流輸入信號Vac主要會由該一或多個開關單兀的其中之一的電晶體210的漏極輸入，該交流輸入信號Vac取道該些寄生電容後再由該一或多個開關單元的其中之一的電晶體210的源極輸出。為說明方便，假定該開關20僅包含一開關單元、該些寄生電容為一柵極漏極間寄生電容Cgd及一柵極源極間寄生電容Cgs且具有相同電容值、該些偏壓電阻220、240、260的阻抗值遠大於電容Cgd及電容Cgs的阻抗值以及該交流輸入信號Vac的電壓值介於前述直流工作電壓Vdd的正負值之間,此時該開關20的電晶體210的漏極電壓VD(total)為該交流輸入信號\c的電壓值加上該第二漏極偏壓(例如Vdd/2)；同時由於電容Cgd與Cgs均等分壓且隔絕直流電壓的關係，該電晶體210的柵極電壓Veitotal)為該交流輸入信號\c的電壓值的一半；接著由於電容Cgs會消耗掉另一半該交流輸入信號Vac的電壓，該電晶體210的源極電壓Vs(t(rtal)因此等於該第二源極偏壓(例如Vdd/2)。基於上述，本實施例中電晶體210的漏極與柵極間電壓差VDe(ttal)為該交流輸入信號\c的二分之一加上該第二漏極偏壓(Vdd/2)，該電壓差VDe(ttal)的最大值VDe(ttal—max)即為該交流輸入信號\c的最大值(Vdd)的二分之一加上VDD/2,亦即為Vdd,由於該最大電壓差VDe(t(rtal—max)顯然小於現有技術之漏極與柵極間的最大電壓差(其至少為二倍Vdd)以及小於該電晶體210的擊穿電壓Vbv(例如二倍Vdd至三倍Vdd之間的電壓)，因此能避免過電壓所帶來的電晶體損壞問題。類似地，本實施例中電晶體210的源極與柵極間最大電壓差Vse(t(rtal—_)為第二源極偏壓(Vdd/2)減去該交流輸入信號Vac的最小值(_Vdd/2)，亦即為VDD，由於此最大電壓差Vse(ttal—max)亦遠小於該電晶體210之擊穿電壓VBV，因而確保了該電晶體210的安全。
[0059]承上一段所述，並請參閱本說明書所述的現有技術，現有開關所能承受的最大交流電壓信號為(VBV+Vth)/2，若本實施例的開關20欲承受更大的交流電壓信號\c且同時保持漏極至柵極電壓VDe(ttal)小於擊穿電壓Vbv，則開關20所包含的單一電晶體210的電壓條件應滿足下列式子:
[0060]VAC> (VBV+Vth)/2 (式四)
[0061 ] VDG(total) = (VD(dc)+VAC) - (VG(dc)+VAC/2) <VBV (式五)
[0062]VGD(total) = (VG(dc) - VAC/2)-(VD(dc) -VAC)<Vth (式六)
[0〇63] Vsg(total) =Vs (dc) - (VG(dc) -Vac/2) <VBV (式七)
_4] Vgs (total) = (VG (dc) +Vac/2) -Vs (dc) <Vth (式八)
[0065]其中VD(d。)為漏極的直流偏壓(亦即前揭的第二漏極偏壓)、Ve(d。)則為柵極的直流偏壓(亦即前揭的第二柵極偏壓)、Vs(dc)為源極的直流偏壓(亦即前揭的第二源極偏壓)，本實施例中，VD(d。)為前述設計偏壓vBias，VG(dc)則為接地電壓，因此VD(d。)會等於VBias。根據式四與式五的交集、式四與式六的交集、式四與式七的交集以及式四與式八的交集，吾人可以分別得到下列四式:
[0066]VDG(dc)=VD(dc) - VG(dc)< (3VBV-Vth) /4 (式九)
[0067]VDG(dc)=VD(dc) - VG(dc)> (VBV-3Vth) /4 (式十)
[0068]Vsc(dc)=Vs(dc) - VG(dc)< (3VBV-Vth) /4 (式十一)
[0069]Vsc(dc)=Vs(dc) - VG(dc)> (VBV-3Vth) /4 (式十二)
[0070]再根據式九與式十，吾人即可得到所提及的第二漏極偏壓與第二柵極偏壓的電壓差v_。)的較佳範圍為(VBV-3Vth)/4〈VDe(dc;)〈(3VBV-Vth)/4 ;另根據式i^一與式十二，吾人亦可得到第二源極偏壓與第二柵極偏壓的電壓差Vse(d。)的較佳範圍為(VBV-3Vth)/4〈Vse(dc;)〈(3VBV-Vth)/4 ;若再根據式五與式六，吾人可進一步推導出本實施例的開關20所能承受的最大交流輸入信號VAe(max)為(VBV+Vth)，此時Vlie=Vse= (Vw-Vth)/2。亦即本實施例的開關20能安全地承受具有高於直流工作電壓Vdd振幅的交流輸入信號\c。
[0071]請繼續參閱圖2a至圖3b，如圖所示，當開關單元之數目為多個時，該些開關單元串聯在一起，且對二相鄰的開關單元(例如一第M開關單元與一第M+1開關單元)而言，第M開關單元的源極與第M+1開關單元的漏極系串聯在一起，且第M開關單元的源極偏壓電阻260同時為第M+1開關單元的漏極偏壓電阻220。本實施例中，前述交流輸入信號Va。從第一個開關單元的漏極輸入，而由最後一個開關單元的源極輸出。當該開關單元的數目為N個時(N為正整數)且該第二漏極偏壓與該第二源極偏壓均為前述設計偏壓VBias時，第K個開關單元之漏極電壓、柵極電壓以及源極電壓可以分別表示如下:
[0072]漏極電壓VD(tQtal—K)=VBias+KX (Vac/N)；
[0073]柵極電SVc


(total—K)

(2K-1) X (Vac/2N) '及
[0074]源極電壓Vs

(total—K) "^Bias+(K I) X (VaC^N)，
[0075]其中K為不大於N的正整數。依據上述，假定該設計偏壓VBias為Vdd/2且該交流輸入信號Vac的電壓值介於土Vdd之間時，吾人亦可推導出該漏極電壓與柵極電壓間的電壓差(VBias+VM:/2N)不會大於Vdd,且該源極電壓與柵極電壓間的電壓差(VBias-VAC；/2N)亦不會大於VDD，由於此二電壓差均不大於VDD，亦即均會小於電晶體210的擊穿電壓(例如二倍VDD)，故能避免損害電晶體210。亦即本實施例的開關能安全地承受具有高於直流工作電壓Vdd振幅的交流輸入信號\c。
[0076]前述實施例中，各開關單元的電晶體210主要以NMOS電晶體為例，然而在實施為可能的前提下，本發明亦不排除利用CMOS或PMOS電晶體來實現，由於本【技術領域】技術人員能依據前揭實施例的內容以及本領域的現有技術得知如何利用PMOS或CMOS電晶體來實施本發明，因此類似的說明在此不予贅述。
[0077]此外，基於本發明的半導體開關，本發明另揭示一種具有半導體開關的收發器。如圖4所示，該收發器40的一實施例包含:一或多個開關單元42 (圖4僅繪出一個開關單元42以便了解，然此並非對本發明的限制)；一傳送單元44 ;一接收單元46 ;以及一控制單元48。每該開關單兀42包含:一電晶體410,具有一輸入電極、一控制電極以及一輸出電極，若電晶體410為NMOS電晶體，該輸入電極、控制電極與輸出電極即分別為漏極、柵極與源極，然此僅說明，非用以限制本發明；一輸入電極偏壓電阻420，耦接該輸入電極；一輸入電極偏壓選擇電路430,用來於該電晶體410導通時稱接該輸入電極偏壓電阻420與一第一輸入電極偏壓V11 (例如前述接地電壓)，並用來於該電晶體410不導通時耦接該輸入電極偏壓電阻420與一第二輸入電極偏壓V12 (例如前述設計偏壓VBias);—控制電極偏壓電阻440，耦接該控制電極；一控制電極偏壓選擇電路450，用來於該電晶體410導通時耦接該控制電極偏壓電阻440與一第一控制電極偏壓Va (例如前述直流工作電壓VDD)，並用來於該電晶體410不導通時耦接該控制電極偏壓電阻440與一第二控制電極偏壓Vc2(例如前述接地電壓);一輸出電極偏壓電阻460，f禹接該輸出電極；以及一輸出電極偏壓選擇電路470，用來於該電晶體410導通時I禹接該輸出電極偏壓電阻460與一第一輸出電極偏壓Vra (例如前述接地電壓)，並用來於該電晶體410不導通時耦接該輸出電極偏壓電阻460與一第二輸出電極偏壓Vre (例如前述設計偏壓VBias)。此外，前述傳送單元44用來經由該一或多個開關單兀42輸出一傳送信號(亦即一交流信號VA。),該傳送單兀44與該開關單兀42間可增設一電容(未顯示)以濾除低頻噪聲；該接收單元46用來經由該一或多個開關單元42接收一接收信號(亦即另一交流信號VA。)，且該接收單元46與該開關單元42間同樣可增設一電容(未顯示)以濾除低頻噪聲；該控制單元48則耦接該一或多個開關單元42、該傳送單元44與該接收單元46，用來依據該傳送單元44的一傳送狀態及/或該接收單元46的一接收狀態來控制該輸入電極偏壓選擇電路430耦接至該第一或第二輸入電極偏壓，並控制該控制電極偏壓選擇電路450耦接至該第一或第二控制電極偏壓，以及控制該輸出電極偏壓選擇電路470稱接至該第一或第二輸出電極偏壓，其中該第一與第二輸入電極偏壓不同，該第一與第二控制電極偏壓不同，該第一與第二輸出電極偏壓不同。本實施例中，當該傳送單元44傳送信號時，該接收單元46不會同時接收信號，然而在實施為可能的前提下，本發明亦不排除該傳送單元44與接收單元46同時分別傳送及接收信號。由於本【技術領域】技術人員可參考圖2a至圖3b的揭示內容來了解本實施例及其實施變化與功效，因此在不影響本實施例的揭示要求及可實施性的前提下，重複及冗餘的說明在此予以節略。
[0078]請注意，本實施例中，該傳送單元44、接收單元46以及控制單元48的任一個單獨而言屬於現有技術，亦即本【技術領域】人士可依據本發明的揭示及需求來利用現有技術以實現該些單元44、46、48，因此在不影響本實施例之揭示要求以及可實施性的前提下，無關技術特徵的說明將予以節略。另外，前述各實施例中，寄生電容伴隨著電晶體的製造而產生，且交流輸入信號視應用可以是一無線傳送信號、一無線接收信號或其它交流信號，由於該些內容並不影響本發明的技術特徵，故相關細節在此予以節略。再請注意，本發明的半導體開關的電晶體可以是矽電晶體、砷化鎵電晶體或其它適合用來實現本發明的電晶體。
[0079]綜上所述，本發明的半導體開關及具有半導體開關的收發器可通過偏壓電阻的設置、偏壓選擇電路的連接以及偏壓範圍或壓差的限制來避免過電壓的形成所帶來的負面影響，並可視應用需求來決定開關單元的數目，換句話說，本發明除可提高電路的可靠性，並可提聞應用的彈性。
[0080]雖然本發明的實施例如上所述，然而該些實施例並非用來限定本發明，本【技術領域】技術人員可依據本發明的明示或隱含的內容對本發明的技術特徵施以變化，凡此種種變化均可能屬於本發明所尋求的專利保護範疇，換言之，本發明的專利保護範圍須視本說明書的權利要求所界定者為準。
【權利要求】
1.一種半導體開關，應用於一電子元件，包含一開關單元，該開關單元包含: 一電晶體，具有一漏極、一柵極以及一源極； 一漏極偏壓電阻，耦接該漏極； 一漏極偏壓選擇電路，用來於該電晶體導通時耦接該漏極偏壓電阻與一第一漏極偏壓，並用來於該電晶體不導通時耦接該漏極偏壓電阻與一第二漏極偏壓； 一柵極偏壓電阻，耦接該柵極； 一柵極偏壓選擇電路，用來於該電晶體導通時耦接該柵極偏壓電阻與一第一柵極偏壓，並用來於該電晶體不導通時耦接該柵極偏壓電阻與一第二柵極偏壓； 一源極偏壓電阻，耦接該源極；以及 一源極偏壓選擇電路，用來於該電晶體導通時耦接該源極偏壓電阻與一第一源極偏壓，並用來於該電晶體不導通時耦接該源極偏壓電阻與一第二源極偏壓， 其中該第一與第二漏極偏壓不同，該第一與第二柵極偏壓不同，該第一與第二源極偏壓不同。
2.如權利要求1所述的半導體開關，其中該第一漏極偏壓等於該第一源極偏壓，該第二漏極偏壓等於該第二源極偏壓。
3.如權利要求2所述的半導體開關，其中該電晶體具有一擊穿電壓以及一導通電壓，該第二漏極偏壓與該第二柵極偏壓的電壓差大於該擊穿電壓減去三倍該導通電壓的值的四分之一，該第二源極偏壓與該第二柵極偏壓的電壓差大於該擊穿電壓減去三倍該導通電壓的值的四分之一。
4.如權利要求1所述的半導體開關，其中該電晶體具有一擊穿電壓以及一導通電壓，該第二漏極偏壓與該第二柵極偏壓的電壓差大於該擊穿電壓減去三倍該導通電壓的值的四分之一，該第二源極偏壓與該第二柵極偏壓的電壓差大於該擊穿電壓減去三倍該導通電壓的值的四分之一。
5.如權利要求4所述的半導體開關，其中該第二漏極偏壓與該第二柵極偏壓的電壓差小於三倍該擊穿電壓減去該導通電壓的值的四分之一，該第二源極偏壓與該第二柵極偏壓的電壓差小於三倍該擊穿電壓減去該導通電壓的值的四分之一。
6.如權利要求1所述的半導體開關，其中該電晶體具有一擊穿電壓以及一導通電壓，該第二漏極偏壓與該第二柵極偏壓的電壓差小於三倍該擊穿電壓減去該導通電壓的值的四分之一，該第二源極偏壓與該第二柵極偏壓的電壓差小於三倍該擊穿電壓減去該導通電壓的值的四分之一。
7.如權利要求1項所述的半導體開關，其中該電子元件對應一直流工作電壓，且該第二漏極偏壓與該第二源極偏壓小於該直流工作電壓。
8.如權利要求1所述的半導體開關，其中該開關單元具有一或多個寄生電容，且該漏極偏壓電阻的阻抗、該柵極偏壓電阻的阻抗以及該源極偏壓電阻的阻抗均大於該一或多個寄生電容的任一個的阻抗。
9.如權利要求8所述的半導體開關，其中該漏極偏壓電阻的阻抗、該柵極偏壓電阻的阻抗以及該源極偏壓電阻的阻抗均為該一或多個寄生電容的任一個的阻抗的十倍或十倍以上。
10.一種半導體開關，應用於一電子元件，包含多個開關單元，每該開關單元包含: 一電晶體，具有一漏極、一柵極以及一源極； 一漏極偏壓電阻，耦接該漏極； 一漏極偏壓選擇電路，用來於該電晶體導通時耦接該漏極偏壓電阻與一第一漏極偏壓，並用來於該電晶體不導通時耦接該漏極偏壓電阻與一第二漏極偏壓； 一柵極偏壓電阻，耦接該柵極； 一柵極偏壓選擇電路，用來於該電晶體導通時耦接該柵極偏壓電阻與一第一柵極偏壓，並用來於該電晶體不導通時耦接該柵極偏壓電阻與一第二柵極偏壓； 一源極偏壓電阻，耦接該源極；以及 一源極偏壓選擇電路，用來於該電晶體導通時耦接該源極偏壓電阻與一第一源極偏壓，並用來於該電晶體不導通時耦接該源極偏壓電阻與一第二源極偏壓， 其中該第一與第二漏極偏壓不同，該第一與第二柵極偏壓不同，該第一與第二源極偏壓不同，且該多個開關單元包含一第一開關單元與一第二開關單元，該第一開關單元的該源極與該第二開關單元的該漏極串聯在一起，且該第一開關單元的該源極偏壓電阻為該第二開關單元的該漏極偏壓電阻。
【文檔編號】H03K17/687GK104242881SQ201310253316
【公開日】2014年12月24日 申請日期:2013年6月24日 優先權日:2013年6月24日
【發明者】王柏之 申請人:瑞昱半導體股份有限公司