具有錯誤校正能力和高效率的部分字寫操作的存儲器設備的製作方法

2023-09-19 11:50:15

專利名稱：具有錯誤校正能力和高效率的部分字寫操作的存儲器設備的製作方法
技術領域：
本發明總體涉及半導體存儲器設備，更具體地涉及包括錯誤校正 能力的存儲器設備。
背景技術：
半導體存儲器設備傾向於存在可能使得一些存儲器單元被讀出 錯誤數據的缺陷。這些缺陷通常在集成電路存儲器設備的生產後測試 期間被發現。有缺陷的存儲器設備可能需要被丟棄，因而降低了集成 電路生產過程的產量，並增加了無缺陷設備的淨生產成本。
已知大量用於配置存儲器設備在出現缺陷的情況下保持操作性 的技術。 一項這種技術涉及在設備中加入冗餘線、行或塊的單元。這 允許具有缺陷單元的線、行或塊被對應的無缺陷冗佘元件替代。易失 性或非易失性開關元件可用於實現這種替代。
用於處理存儲器設備中的缺陷的另一項技術涉及利用錯誤校正
碼(ECC)來校正缺陷引起的數據錯誤。在標題為"Built-In Self-Test for Memory Arrays Using Error Correction Coding，，的美國專利申請 公開No.2006/0048031中公開了這種類型的方法的例子，其全部內容 通過引用結合在本申請中。
通常需要在包括錯誤校正能力的存儲器設備上支持部分字寫操 作。部分字寫操作在數據字中的一個或多個位，但不是全部位要被寫 入時發生。數據字中的剩餘位不改變而是保持它們的先前值。部分字 寫操作的例子包括字節寫操作和位寫操作。
包括ECC的存儲器設備通常要求兩個外部時鐘周期來執行部分 字寫操作，即，用於部分字寫操作的讀階段的第一個周期以及用於部
6分字寫操作的寫階段的第二個周期。要求兩個時鐘周期是不利的，因 為這樣降低了存儲器設備與包括或者以其他方式使用該設備的高級 系統之間的數據傳送率。例如，存儲器設備的外部周期時間規範以及 因此其外部時鐘頻率可能降低一半以允許在該設備內部發生兩個周 期的時間。不幸地是，該方法將數據傳送率降低了一半。作為替代， 可以使用兩個外部周期來執行給定的部分字寫操作。但是，該方法通
過要求在開始部分字寫操作的周期之後的無操作周期(NOOP)也將 數據傳送率降低了一半。
在本領域中已知大量用於降低在包括ECC的存儲器設備中執行 部分字寫操作所需的時間的技術。這些技術通常允許部分字寫操作的 寫階段在稍短於整個周期的時間內完成，因而部分字寫操作能夠在稍
小於兩個周期內執行。
一項這種技術在標題為"Transparent Error Correcting Memory That Supports Partial-Word Write"的美國專利申請^>開 No.2006/0112321中公開，其全部內容通過引用結合在本申請中。該 技術涉及將特定讀出放大器和存儲器設備的行在讀階段到寫階段保 持活動，而通常它們將在讀階段的最後被停用並在寫階段的開始時被 重新啟用。
另 一項用於降低執行部分字寫操作所需的時間的技術被稱為預 觀寸ECC, 並在才示題為"Predictive Error Correction Code Generation Facilitating High-Speed Byte-Write in a Semiconductor Memory"的 美國專利申請公開No.2006/0123322中進行了描述，其全部內容通過 引用結合在本申請中。該技術允許在要寫入數據字的ECC編碼的同 時執行讀取數據字的ECC解碼，因而降低了完成部分字寫操作所要 求的總時間。
但是，這些技術仍要求實質上大於一個時鐘周期的過程時間來完 成部分字寫操作。
因此，需要改進的方法以在具有錯誤校正能力的存儲器設備中執 行部分字寫操作。

發明內容
本發明在一個或多個示意性實施例中提供用於改進在具有錯誤 校正能力的存儲器設備中部分字寫操作的效率的技術。
根據本發明的一個方面，存儲器設備包括存儲器陣列以及連接到 存儲器陣列的錯誤校正電路。存儲器設備配置用於執行至少部分字寫 操作和讀操作，部分字寫操作包括讀階段和寫階段。例如通過在部分 字寫操作的寫階段和讀操作之間的時鐘周期內對存儲器陣列的位線 進行時分多路復用，使部分字寫操作的寫階段與讀操作發生在存儲器 設備的相同的時鐘周期內。更具體地，在時鐘周期的第一部分期間， 作為部分字寫操作的一部分要寫入到存儲器單元中的第一個的寫數 據由存儲器陣列的給定位線承載，並且在時鐘周期的第二部分期間， 作為讀操作的一部分從存儲器單元中的第二個讀取的讀數據也由給 定位線承栽。讀操作可以例如是另一個部分字寫操作的讀階段。
在示意性實施例中，存儲器單元被安排在具有相應的本地位線組 的多個子塊中，其中本地位線連接到由多個子塊共享的一組全局位 線。全局位線在時鐘周期內在部分字寫操作的寫階段和讀操作之間時 分多路復用。例如，在時鐘周期的第一部分期間，全局位線專用於部 分字寫操作的寫數據，而在時鐘周期的第二部分期間，全局位線專用
於讀操作的讀數據。
作為一個更具體的例子，可以配置全局位線的時分多路復用，使
接到子塊中的第一個的第一組本地位線的相應的本地位線的第一組 本地讀出放大器用於鎖存，作為部分字寫操作的寫階段的一部分。並 在寫數據被鎖存到第 一組本地讀出放大器中以後，全局位線接著被用 於將先前鎖存在連接到子塊中的第二個的第二組本地位線的相應的 本地位線的第二組本地讀出放大器中的讀數據移動到錯誤校正電路， 作為讀操作的一部分。
根據本發明的存儲器設備可以例如實現為獨立存儲器設備，如封
8裝的集成電路，或者實現為處理器或其他設備中的嵌入式存儲器。
有利的是，示意性實施例中的部分字寫操作能夠使得在包括或者 以其他方式利用存儲器設備的高級系統看來這些操作的每一個都只 要求存儲器設備的單個時鐘周期。因而，例如當與隨後的讀操作一起 使用部分字寫操作時，存儲器設備的數據傳送率沒有降低。


圖1示出了本發明的示意性實施例中具有錯誤校正電路的半導 體存儲器設備。
圖2是圖l的半導體存儲器設備的存儲器陣列的一個可能的實現 方式的更詳細的視圖。
圖3和圖4是可以在圖1的半導體存儲器設備中實現的部分字寫 操作的流程圖。
圖5示出了本發明的示意性實施例中的部分字寫操作，其中部分 字寫操作的寫階段與讀操作發生在相同的時鐘周期內。
圖6是示出了在圖1的半導體存儲器設備中跨多個周期的示例性 操作序列的示意圖。
具體實施例方式
將在本文中結合示例性半導體存儲器設備以及關聯的錯誤校正 電路對本發明進行描述。但是應當理解，本發明更一般地適用於任何 半導體存儲器設備，並可以利用不同於結合示意性實施例具體示出的 錯誤^f交正電路來實現。
圖1示出了根據本發明的示意性實施例的存儲器設備100的簡單 示意圖。存儲器設備100包括存儲器陣列102以及連接到存儲器陣列 的錯誤校正電路104。存儲器陣列包括配置用於存儲數據的多個存儲 器單元105。每個存儲器單元都可配置用於存儲數據的單個位，並且 這種存儲器單元在本文中也被稱為位單元。每個單元105連接到對應 的行或者字線115以及列或者位線120。尤其是，通過將適當的行和
9列地址應用於相應的行解碼器125和列解碼器130，能夠啟用其中一 些單元用於從其讀取或寫入數據。存儲器設備100的其他元件包括選 通和讀出放大器元件135、輸入數據緩衝器140和輸出數據緩沖器 145。向陣列單元105寫入數據或從其讀出數據的方式對本領域技術 人員非常容易理解，因而在本文中將不再進行詳細描述。
儘管存儲器陣列102在圖1中被標識為包括單元105以及它們關 聯的字線115和位線120，本文中使用的術語"存儲器陣列"意在被更 廣泛地解釋，並可以包括一個或多個關聯的元件，如輸入或輸出數據 緩衝器、列或行解碼器、選通元件、讀出放大器等。例如，如在圖2 中所示，存儲器陣列102的給定實現方式可以包括本地和全局讀出放 大器，使得元件135在整個陣列中分發，而不是配置為如圖l所示的 獨立元件。
應當注意，存儲器設備100可以包括多種類型的單機或嵌入式存 儲器，包括靜態或動態隨機存取存儲器(SRAM或DRAM)、電可 擦寫可編程ROM ( EEPROM )、磁性RAM ( MRAM )、鐵電RAM (FRAM)、相變存儲器等。因而，本發明不限於在存儲器設備中使 用的特定存儲或存取機制的各方面。
本實施例中的錯誤校正電路104利用常規的ECC執行錯誤檢測 和校正。如圖所示的錯誤校正電路接收來自輸出數據緩衝器145的輸 出數據。該輸出數據可以包括，例如通過將包括行和列地址的適當的 讀取地址應用於相應的行解碼器125和列解碼器130而檢索的一個或 多個已存儲的代碼字。用於給定實施例中的特定類型的ECC並不重 要，任何各種各樣的已知類型的ECC都可用於實現本發明。用於從 輸入數據生成代碼字的電路並沒有明確示出，但可以以本領域技術人 員理解的常規方式實現。
如圖1中所示的存儲器設備100可以包括除了那些具體示出的元 件以外的其他元件，或者包括用於替代那些具體示出的元件的其他元 件，這些元件包括一個或多個在這種存儲器設備的常規實現方式中普 遍存在的類型的元件。在本文中沒有詳細描述本領域技術人員容易理
10解的這些和其他的常規元件。應當理解，圖l中示出的元件的特定安 排僅僅是以示例性的方式呈現。更具體地，如前所示，能夠利用多種 類型的存儲器實現本發明，並不限於任何特定的存儲器設備的配置。 本領域技術人員將認識到，可以使用各種各樣的其他存儲器設備配置 來實現本發明。
示意性實施例中的存儲器設備100配置用於支持多種操作，包括 讀操作、全字寫操作、部分字寫操作以及無操作(NOOP)。其他類 型的操作能夠在本發明的替代實施例中得到支持。
如前所述，常規存儲器設備是不夠完善的，因為這種設備通常要 求實質上大於一個時鐘周期的過程時間來完成部分字寫操作。示意性 實施例通過配置存儲器，使得存儲器設備中的部分字寫操作的寫階段 與存儲器設備中的讀操作發生在相同的時鐘周期內，克服了現有技術 的這個不足。因而，部分字寫操作的寫階段與讀操作基本同時發生。 這在示意性實施例中通過在部分字寫操作的寫階段和讀操作之間對 全局位線進行時分多路復用來實現。
應當注意，讀操作可以包括例如另一個部分字寫操作的讀階段， 因而本文中使用的術語"讀操作"意在被廣泛地解釋。
利用該位線多路復用技術，存儲器設備的每個時鐘周期能夠開始 新的操作，使得部分字寫操作實際上只消耗一個時鐘周期。這在包括 或者以其他方式利用存儲器設備的高級系統看來，部分字寫操作能夠 在與全字寫操作相同的周期時間內執行，使得部分字寫操作期間的數 據傳送率不會降低。
參考圖2到圖6，將在本文中描述存儲器設備100實現部分字寫 操作的方式。以介紹的方式，將首先描述存儲器設備100中的示意性 ECC以及關聯的讀和寫操作的各個方面。
通過將總稱為ECC字的特定數量的校驗位與每個全數據字進行 關聯，示意性實施例中的存儲器設備100包括基於ECC的錯誤校正。 例如，32位數據字可以具有附加的6個ECC位用於單個位錯誤檢測 和校正(SEC)，或者7個附加的ECC位用於單個位錯誤校正雙位錯誤檢測(SECDED ) 。 32位數據字以及6或7位ECC字合併到38 或39位代碼字中。如前所述，在其他實施例中可以使用多個可替代 的ECC安排。
存儲器設備100在外部時鐘信號的控制下操作。這種時鐘信號可 以從高級系統或者從另一個適當的時鐘信號源提供到存儲器設備。這
種時鐘信號還可以從存儲器設備內部的源提供。在當前的實施例中， 假定每個周期的這種時鐘信號開始並完成特定存儲器操作，例如讀操 作、寫操作或者NOOP操作。時鐘周期通常持續而連續地發生，在本 文中也被稱為"外部周期"或者簡單地稱為"周期"。所有這些周期如術 語在本文中使用的那樣，被認為在通用術語"存儲器設備的時鐘周期" 的範圍內。
在讀操作期間，從讀取地址表示的存儲器位置讀取包括合併的數 據字和ECC字的代碼字。代碼字然後被提供給錯誤校正電路104。錯 誤校正電路執行錯誤檢測和校正，並提供校正的輸出數據字。校正通 常限於一個錯誤的代碼字位。因而，如果代碼字中不超過一個錯誤位， 那麼將從存儲器設備輸出有效數據。如果代碼字中超過一個錯誤位， 那麼輸出無效數據。讀操作佔用存儲器操作的一個完整的時鐘周期。
在全字寫操作期間，從數據字生成ECC字。例如可以在圖1中 沒有明確示出的ECC字計算器(ECCWC)中生成ECC字。數據字 和ECC字合併到隨後寫入到寫入地址表示的存儲器位置中的代碼字 中。類似於讀操作，全字寫操作也佔用存儲器設備操作的一個完整的 周期。
如前所述，當數據字中的一個或多個位，但不是全部位要被寫入 時發生部分字寫操作。數據字中剩餘位沒有改變而是保持它們原先的 值。在沒有ECC的存儲器設備中，部分字寫操作非常類似於全字寫 操作，因為其在一個周期內完成，但只寫了一些數據字位。在包括 ECC的存儲器設備中，部分字寫操作通常要求兩個周期。第一個周期 是為讀操作讀取和校正上文所述的先前存在的代碼字。該讀取提供了 由要被寫入的選定位修改的校正的數據字。該修改的數據字是新的數據字。第二個周期包括計算與新的數據字關聯的新的ECC字以及寫 入新的代碼字。新的數據字包括來自原始讀操作的一個或多個位以及 表示要被寫入的部分字的一個或多個新的位。新的代碼字是合併的新 的數據字和新的ECC字。具有ECC的存儲器設備中的典型的部分字 寫操作的兩個周期在本文中更一般地稱為部分字寫操作的相應的讀 取和寫階段。
現在參考圖2，示出了存儲器陣列102的一個可能的實現方式的 例子。示出的存儲器陣列的部分集中於代碼字存儲器單元和它們關聯 的位線和數據路徑。在該實現方式中，存儲器陣列被分成多個存儲器 子塊200-1、 200-2…200-K。每個子塊包括一組存儲器單元102以及 它們關聯的字線115和位線120。部分位線120被進一步區分為本地 位線120L或者全局位線120G。更具體地，與K個子塊中的第k個 子塊關聯的N個本地位線表示為120L-l，k、 120L-2，k…120L-N，k。因 而，對圖2中的第一個子塊200-1來說，其N個本地位線表示為 120L-1，1、 120L-1，2...120L-1，N。全局位線對於從子塊200-1到200-K 的整個組是全局的，並被表示為120G-1、 120G-2…120G-N。
子塊200還包括連接到給定子塊的每個本地位線的相應的本地 讀出放大器的組。因而，子塊200-1包括連接到該子塊的相應的一些 位線的本地讀出方文大器135L-1、 135L-2…135L-N。
每個全局位線120G-1、 120G-2...120G-N連接到一組全局讀出放 大器135G-1、 135G-2...135G-N的對應的一個全局讀出放大器上。全 局讀出放大器向其連接的相應的全局位線提供輸入數據，並從相應的 全局位線接收輸出數據。
應當注意，出於說明的目的對該圖進行了簡化，並且沒有示出其 他的存儲器設備組件，比如數據緩衝器和地址解碼器。與ECC關聯 的電路，如上述ECCWC和4晉誤校正電路104也從圖中省略。
在讀操作期間，啟用特定行115，並且對應的存儲器單元105連 接到它們相應的本地位線120L，使得單元的狀態被傳送到本地位線。 這些狀態或者本地位線信號隨後被檢測並由本地讀出放大器135L進
13行放大，而後被傳送到關聯的全局位線120G上。全局位線信號被檢 測並由全局讀出放大器135G進行放大，而後被轉發到其他電路，例 如錯誤校正電路104。應當注意，多個子塊可以與給定的全局位線組 關聯。然而，在任何給定的周期期間，在選定的子塊中只有一行是運 行的，即，在整個全局位線組中只有一行是運行的。
在寫操作過程中，通過全局讀出放大器135G向全局位線120G 呈現輸入數據。輸入數據通過本地讀出放大器135L從全局位線轉發 到本地位線120L。然後，啟用選定子塊200中的選定行115，因而將 單元連接到它們相應的本地位線用於接收和存儲數據。
在示意性實施例中，存儲器設備100從外部看來只需要一個時鐘 周期用於部分字寫操作。在內部，部分字寫操作仍然佔用兩個周期， 其中第一個周期期間由其讀階段佔用，第二個周期期間由其寫階段佔 用。但是，寫階段對用戶隱藏，因而在存儲器設備外部並不明顯。如 上所述，在示意性實施例中，這通過在部分字寫操作的寫階段和讀操
作之間時分多路復用全局位線來實現，其中，讀操作可以是另一個部 分字寫操作的讀階段。
假定存儲器設備IOO只實現上述讀操作、全字寫操作、部分字寫 操作以及NOOP ，那麼就有四種可能的其後緊接另 一個操作的部分字 寫操作的組合
1. 其後緊接讀操作的部分字寫操作
2. 其後緊接寫操作的部分字寫操作
3. 其後緊接另一個部分字寫操作的部分字寫操作
4. 其後緊接NOOP的部分字寫操作
由於在任何給定的單個周期內在子塊200中只能發生一個操作， 所以部分字寫操作必須在不同於緊接的讀取、寫入或者部分字寫操作 的子塊中發生。在存儲器設備被要求為部分字寫操作和緊接的操作訪 問相同的子塊的情況下，存儲器設備可以通過聲明要求插入NOOP 周期的輸出標誌，來延遲緊接的操作。這種NOOP周期通常由包括存 儲器設備或者以其他方式利用存儲器設備的高級系統較好地接收。聲明NOOP請求能夠通過最大化子塊的數量以及利用其他本領域公知 技術來最小化，如打散地址使順序地址從子塊跳到子塊的技術。
如上所述，部分字寫操作通常包括兩個不同的階段，即，讀階段 和寫階段。
圖3和圖4示出了可以在存儲器設備100中實現的部分字寫操作 的兩個例子。每個包括讀階段和寫階段，這些階段與存儲器設備的相 應的第一和第二時鐘周期關聯。如前所述，第一個周期或者部分字寫 操作的讀階段是對要被部分重寫的代碼字的讀取和校正。第二個周期 或者寫階段是計算新的ECC字以及寫入新的代碼字。在這些圖中， 本地和全局位線^皮分別表示為LBL和GBL，並且本地和全局讀出方文 大器^皮分別表示為LSA和GSA。
現在開始參考圖3，在該例子中部分字寫操作的讀階段包括用於 地址解碼、啟用行、LBL信號形成、在LSA中鎖存數據、將讀數據 傳送到GBL上和停用行、GBL信號形成、在GSA中鎖存數據、預 充電和均衡、以及ECC解碼和校正的步驟。預充電和均衡涉及復位 本地位線、本地讀出放大器、全局位線以及全局讀出放大器以預設置 電壓電平。如圖3所示的部分字寫操作的寫階段包括用於ECC編碼、 在GBL上寫入數據、在LSA中鎖存寫數據並啟用行、在位單元中寫 入數據、停用行、以及預充電和均衡的步驟。
如圖4所示的部分字寫操作類似於圖3中的部分字寫操作，但在 第一個周期的最後沒有停用行，而是保持運行進入第二個周期，而且 在第一和第二個周期之間沒有發生預充電和均衡。
應當理解，如圖3和4所示的特定部分字寫操作僅僅是通過示意 性例子進行呈現。本發明能夠利用其他類型的包括讀取和寫階段的部 分字寫操作來實現。
圖5示出了圖4的部分字寫操作的寫階段能夠與讀操作在相同周 期內執行的方式。如前所述，存儲器陣列102的全局位線120G在部 分字寫操作的寫階段和讀操作之間被時分多路復用。
如圖所示，在對應於括號502的時間期間內，全局位線專用於部
15分字寫操作的寫數據。因而，在第二個周期的開始，寫數據被傳送到
全局位線上並鎖存到正在進行部分字寫操作的子塊200內的本地讀出 放大器135L上。在寫數據鎖存到本地讀出放大器中以後，部分字寫 操作的寫階段不再訪問全局位線和關聯的全局讀出放大器135G。
在對應於括號504的時間期間內，全局位線120G專用於讀操作 的讀數據。因而，在第二個周期的第二個半個周期期間，讀操作訪問 全局位線以及關聯的全局讀出放大器135G。在第二個周期的第一個 半個周期期間，讀操作將信號從位單元傳送到本地位線120L，並將 這些信號鎖存在本地讀出放大器135L中等待全局位線可用。當全局 位線可用時，數據從本地讀出放大器傳送到全局位線上並傳送到全局 讀出放大器中。數據隨後被轉發到錯誤校正電路104中。
圖6示出了在示意性實施例中可以發生在存儲器設備100中的各 種操作序列。序列如其將向包括或者以其他方式使用存儲器設備的高 級系統顯示的方式被示出。在某些情況下，參考表示為外部周期1、 外部周期2等的外部周期，還示出了存儲器設備中其特定操作或部分 與特定外部周期之間的內部對應關係。
情形l對應於上文結合圖5描述的情況，其中，包括讀階段和寫 階段的部分字寫操作其後緊接著讀操作。向存儲器設備外部顯示似乎 部分字寫操作和讀操作發生在相應的單個連續周期內，儘管在內部部 分字寫操作的寫階段以圖5所示的方式與讀操作多路復用。
情形2對應於其後緊接著寫操作的部分字寫操作。寫操作不能與 另一個寫操作或者寫階段同時發生。為此，部分字寫操作的第二個周
期內請求的寫操作必須被延遲直到下一個時鐘周期，其在本發明中是 第三個周期。如果在第三個周期請求讀操作，那麼在第三個周期期間 寫操作將與讀操作同時發生。如果在第三個周期內請求部分字寫操
作，那麼寫操作將與部分字寫操作的讀階段同時發生。如果在第三個 周期內請求另一個寫操作，那麼該新的寫操作將延遲直到第四個周 期。
情形3對應於其中部分字寫操作之後緊接著另一個部分字寫操作的情況。由於讀階段是部分字寫操作的第一階段，之後緊接著另一 個部分字寫操作的部分字寫操作非常類似於之後緊接著讀操作的部
分字寫操作。因而，情況類似於圖5中示出的情況，讀操作被第二個 部分字寫操作的讀階段替代。
情形4對應於其後緊接著NOOP的部分字寫操作的情況。由於 NOOP是沒有請求讀取、寫入或者部分字寫操作的時鐘周期，因而在 NOOP和任何其他周期之間都沒有衝突。NOOP能夠與部分字寫操作 的寫階段同時發生。
上述示意性實施例提供了大量相對於常規實踐的優點。例如，以 所述形式多路復用全局位線允許存儲器在不降低存儲器設備的外部 周期時間規範或存儲器設備與高級系統之間的數據傳送率的情況下， 執行部分字寫操作。向高級系統顯示的能在存儲器設備中執行的部分 字寫操作的速度似乎與讀操作或者全字寫操作的速度相同。
根據本發明配置的給定存儲器設備可以實現為獨立存儲器設備， 例如適於加入到高級電路板或者其他系統中的封裝的集成電路存儲 器設備。其他類型的實現方式也是可以的，如嵌入式存儲器設備，其 中存儲器可以是例如嵌入到處理器或者包括連接到存儲器設備的附 加電路的其他類型的集成電路設備中。更具體地，本文所述的存儲器 設備可以包括微處理器、中央處理單元(CPU)、數位訊號處理器 (DSP)、專用集成電路(ASIC)或者其他類型的處理器或集成電路 設備的嵌入式存儲器。
在本發明的集成電路實現方式中，多個集成電路模片通常形成於 晶片表面的重複圖案中。每個這種模片可以包括本文所述的設備，並
可以包括其他結構或者電路。模片從晶片中被切下或切割，隨後被封 裝為集成電路。本領域技術人員知道如何切割晶片並封裝模片以生產 封裝的集成電路。這樣生產的集成電路被認為是本發明的一部分。
再次，應當強調的是本發明的上述實施例僅僅是示意性的。例如， 其他實施例可以使用不同類型和布置的存儲器陣列、錯誤校正電路以 及關聯的邏輯和結構元件用於實現所述功能。在更為具體的例子中，
17器應用。因而，用於在存儲器設備中實現信號分配和控制功能的特定 電路可以在其他實施例中修改。同樣，與給定部分字寫操作關聯的特 定步驟能夠改變以滿足給定應用的需要。在下文權利要求範圍內的這 些和大量的其他可替代實施例對本領域技術人員是顯而易見的。
權利要求
1. 一種存儲器設備，包括具有配置用於存儲數據的多個存儲器單元的存儲器陣列；以及連接到存儲器陣列並配置用於處理從存儲器陣列檢索的數據以生成校正的數據的錯誤校正電路；所述存儲器設備被配置用於執行至少部分字寫操作和讀操作，部分字寫操作包括讀階段和寫階段，其中，部分字寫操作的寫階段與讀操作發生在存儲器設備的同一時鐘周期內。
2. 根據權利要求1的存儲器設備，其中，部分字寫操作包括字 節寫操作和位寫操作中的至少一個。
3. 根據權利要求1的存儲器設備，其中，部分字寫操作的寫階 段與讀操作基本同時發生。
4. 根據權利要求1的存儲器設備，其中，讀操作包括另一個部 分字寫操作的讀階段。
5. 根據權利要求1的存儲器設備，其中，所述存儲器陣列的位 線在所述時鐘周期內在部分字寫操作的寫階段與讀操作之間被時分 多路復用。
6. 根據權利要求1的存儲器設備，其中，在所述時鐘周期的第 一部分期間，作為部分字寫操作的一部分要寫入到存儲器單元中的第一個的寫數據由存儲器陣列的給定位線承載，並且在時鐘周期的第二 部分期間，作為讀操作的一部分從存儲器單元中的第二個讀取的讀數 據也由給定位線承載。
7. 根據權利要求1的存儲器設備，其中，存儲器單元被安排在 具有相應的本地位線組的多個子塊中，所述本地位線連接到由多個子 塊共享的一組全局位線。
8. 根據權利要求7的存儲器設備，其中，全局位線在所述時鐘 周期內在部分字寫操作的寫階段和讀操作之間被時分多路復用。
9. 根據權利要求8的存儲器設備，其中，配置全局位線的時分多路復用，使得在所述時鐘周期內，全局位線首先被用於將寫數據從 數據輸入移動到連接到子塊中的第一個的第一組本地位線的相應的 本地位線的第一組本地讀出放大器用於鎖存，作為部分字寫操作的寫 階段的一部分，並且在寫數據被鎖存到第一組本地讀出放大器中以 後，全局位線接著被用於將先前鎖存在連接到子塊中的第二個的第二 組本地位線的相應的本地位線的第二組本地讀出放大器中的讀數據 移動到錯誤校正電路，作為讀操作的一部分。
10. 根據權利要求7的存儲器設備，其中，在所述時鐘周期的第 一部分期間，全局位線專用於部分字寫操作的寫數據，並且其中，在 所述時鐘周期的第二部分期間，全局位線專用於讀操作的讀數據。
11. 根據權利要求1的存儲器設備，其中，存儲器設備包括獨立 存儲器設備。
12. 根據權利要求1的存儲器設備，其中，存儲器設備包括嵌入 式存儲器設備。
13. —種包括存儲器設備和連接到存儲器設備的附加電路的集 成電路，所述存儲器設備包括具有配置用於存儲數據的多個存儲器單元的存儲器陣列；以及 連接到存儲器陣列並配置用於處理從存儲器陣列檢索的數據以生成校正的數據的錯誤校正電路；所述存儲器設備被配置用於執行至少部分字寫操作和讀操作，部分字寫操作包括讀階段和寫階段，其中，部分字寫操作的寫階段與讀操作發生在存儲器設備的同 一時鐘周期內。
14. 根據權利要求13的集成電路，其中，所述附加電路包括處理器。
15. 根據權利要求13的集成電路，其中，所述存儲器陣列的位 線在所述時鐘周期內在部分字寫操作的寫階段與讀操作之間被時分 多路復用。
16. 根據權利要求13的集成電路，其中，在所述時鐘周期的第 一部分期間，作為部分字寫操作的一部分要寫入到存儲器單元中的第一個的寫數據由存儲器陣列的給定位線承載，並且在時鐘周期的第二 部分期間，作為讀操作的一部分從存儲器單元中的第二個讀取的讀數 據也由給定位線承載。
17. —種用於存儲器設備中的方法，所述存儲器設備包括具有配置用於存儲數據的多個存儲器單元的存儲器陣列，存儲器設備還包括連接到存儲器陣列並配置用於處理從存儲器陣列檢索的數據以生成校正的數據的錯誤校正電路，所述方法包括以下步驟執行包括讀階段和寫階段的部分字寫操作；以及 執行讀操作；其中，部分字寫操作的寫階段與讀操作發生在存儲器設備的同一 時鐘周期內。
18. 根據權利要求17的方法，其中，執行步驟還包括在所述時 鍾周期內在部分字寫操作的寫階段與讀操作之間時分多路復用所述 存儲器陣列的位線的步驟。
19. 根據權利要求17的方法，其中，在所述時鐘周期的第一部 分期間，作為部分字寫操作的一部分要寫入到存儲器單元中的第一個 的寫數據由存儲器陣列的給定位線承載，並且在時鐘周期的第二部分 期間，作為讀操作的一部分從存儲器單元中的第二個讀取的讀數據也 由給定位線承栽。
20. 根據權利要求17的方法，其中，存儲器單元被安排在具有相應的本地位線組的多個子塊中，所述本地位線連接到由多個子塊共享的一組全局位線，並且進一步地，其中全局位線在所述時鐘周期內 在部分字寫操作的寫階段與讀操作之間被時分多路復用。
21. —種存儲器設備，包括具有配置用於存儲數據的多個存儲器單元的存儲器陣列；所述存儲器設備被配置用於執行至少寫操作和讀操作；其中，存儲器設備包括多個與陣列的存儲器單元關聯的位線，所述位線用於在存儲器設備的給定時鐘周期的一部分期間傳送寫數據，並用於在給定時鐘周期的不同部分期間傳送讀數據。
22. 根據權利要求21的存儲器設備，其中，寫操作包括部分字 寫操作。
23. —種在存儲器設備中使用的方法，所述存儲器設備包括具有 配置用於存儲數據的多個存儲器單元的存儲器陣列，所述存儲器設備 被配置用於執行至少寫操作和讀操作，所述方法包括以下步驟利用多個與陣列的存儲器單元關聯的位線在存儲器設備的給定 時鐘周期的一部分期間傳送寫數據；以及利用所述多個位線在給定時鐘周期的不同部分期間傳送讀數據。
24. 根據權利要求23的方法，其中，寫操作包括部分字寫操作。
全文摘要
存儲器設備包括存儲器陣列和連接到存儲器陣列的錯誤校正電路。存儲器設備配置用於執行至少部分字寫操作和讀操作，部分字寫操作包括讀階段和寫階段。例如通過在時鐘周期內在部分字寫操作的寫階段和讀操作之間時分多路復用存儲器陣列的位線，使得部分字寫操作的寫階段與讀操作在存儲器設備的同一時鐘周期內發生。因而，部分字寫操作使得在包括或者以其他方式利用存儲器設備的高級系統看來該操作只要求存儲器設備的單個時鐘周期。
文檔編號G11C29/52GK101473383SQ200780022825
公開日2009年7月1日 申請日期2007年4月26日 優先權日2007年4月26日
發明者R·A·柯勒, R·J·麥克帕特蘭德, W·E·沃納 申請人:艾格瑞系統有限公司