偏置絕緣體上矽(SOI)襯底以增大耗盡區域的製作方法

2023-09-19 14:18:55

本公開一般涉及電子裝置，並且更具體涉及半導體器件。

背景技術：

高阻的矽襯底可以用於製造大信號射頻(RF)設備，諸如天線阻抗匹配和調諧電路。例如，使用高歐姆矽襯底的技術的示例包括絕緣體上矽(SOI)、集成無源器件(IPD)和一些微機電系統(MEMS)器件。

高歐姆矽襯底通過降低襯底中的載流子密度來減少襯底中的非線性傳導和電抗。此外，在某種程度上已經解決了在高歐姆襯底上的表面傳導的問題。這可以通過各種襯底處理步驟完成，包括，例如，高劑量離子注入和/或富陷阱層或非晶矽層的沉積。在所有的這些方法中，在材料的表面的費米能級大致被釘扎在中間帶隙。

在襯底的主體中，費米能級由在體襯底中存在的殘留的摻雜水平確定。襯底的表面和主體之間的電勢差將導致在體襯底的表面上形成的表面耗盡層。通常，對於1kOhm*cm的襯底，襯底表面和體襯底之間的內建電壓差大約是170mV，這導致大約4μm厚的表面耗盡層。內建電壓由在襯底的頂部處的費米能級和襯底的主體的費米能級的中間帶隙釘扎之間的費米能級的差所導致。正是表面傳導的抑制和產生的耗盡層的組合提供了上文提及的襯底處理方法對線性度的改善。

然而，這些現有技術被限制在襯底的表面並且具有缺點。

附圖說明

在附圖中，除非另有說明，相同的附圖標記貫穿各種視圖指示相同的部分。對於具有諸如「102a」或「102b」的字母字符指定的附圖標記，字母字符指定可以區分在相同的附圖中出現的兩個相同的部分或元件。當旨在使附圖標記涵蓋所有的附圖中具有相同的附圖標記的所有部分時，附圖標記的字母字符指定可以被省略。

圖1是可以實施本公開的示例性技術的無線通信設備的框圖。

圖2是示出包括射頻(RF)前端的圖1的部件的框圖。

圖3A是示出用於偏置絕緣體上矽襯底以增大耗盡區域的系統的示例性實施例的示意圖。

圖3B是示出用於偏置絕緣體上矽襯底以增大耗盡區域的系統的備選示例性實施例的示意圖。

圖4A和圖4B是圖示使用偏置電壓增大耗盡層的示例性實施例的圖。

圖5是示出用於偏置絕緣體上矽襯底以增大耗盡區域的系統的備選示例性實施例的示意圖。

圖6是示出用於偏置絕緣體上矽襯底以增大耗盡區域的系統的備選示例性實施例的示意圖。

圖7是示出包括半導體器件的用於偏置絕緣體上矽襯底以增大耗盡區域的系統的備選示例性實施例的示意圖。

圖8是示出圖7的最上面的器件層的表面的平面圖。

圖9A是示出用於偏置絕緣體上矽襯底以增大耗盡區域的系統的備選示例性實施例的示意圖。

圖9B是示出用於偏置絕緣體上矽襯底以增大圖9A的耗盡區域的系統的示例性實施例的平面圖的示意圖。

圖10是示出用於偏置絕緣體上矽襯底以增大耗盡區域的方法的示例性實施例的流程圖。

具體實施方式

詞語「示例性」在本文中用於表示「用作示例、實例或說明」。本文中描述為「示例性」的任何方面不必須被解釋為優於或勝過其他方面。

在本描述中，術語「應用」也可包括具有可執行內容(諸如對象代碼、腳本、字節碼、標記語言文件和補丁)的文件。此外，本文中引述的「應用」也可包括本質上不可執行的文件，諸如可能需要打開的文檔或需要訪問的其他數據文件。

術語「內容」也可包括具有可執行內容(諸如對象代碼、腳本、字節碼、標記語言文件和補丁)的文件。此外，本文中引述的「內容」也可包括本質上不可執行的文件，諸如可能需要打開的文檔或需要訪問的其他數據文件。

如本文所使用的，術語「耗盡層」和「耗盡區域」被用來描述導電的、摻雜的半導體材料內的絕緣區域，其中移動電荷載流子已經擴散出該區域或已經被電場驅趕出該區域。在耗盡區域中剩下的元素只有電離的失主或受主雜質。一般，術語「耗盡層」用於在二維的意義上定義「耗盡層寬度」，並且術語「耗盡區域」用於在三維的意義上定義「耗盡區域體積」並且耗盡區域可以包括耗盡層。

本公開的示例性實施例指向偏置SOI襯底以增大耗盡區域。在示例性實施例中，偏置SOI襯底可以在遠離襯底的表面的體襯底中生成並且增大耗盡區域。該耗盡區域有助於線性化在在耗盡區域之上的襯底的表面上的製造的RF設備的性能。

在下文的描述中，摻雜水平和摻雜極性可能取決於多種不同的實施因素並且可以與所描述的摻雜水平和摻雜極性進行交換。例如，N型材料層可以與P型材料層交換，同時N型材料層與P型材料層交換。

圖1示出了可以實施本公開的示例性技術的無線通信設備100的框圖。圖1示出了收發器100的示例。通常，可以由放大器、濾波器、上變頻器、下變頻器等的一個或多個級來執行對在發射器和接收器中信號的調節。這些電路塊可以不同於圖1中所示的配置而布置。此外，圖1中未示出的其他電路塊也可以用於調節發射器和接收器中的信號。除非另外指出，圖1中或者附圖中任何其他圖中的任何信號可以是單端的或者差分的。圖1中一些電路塊也可以被省略。

在圖1中所示的示例中，無線設備100包括收發器120和數據處理器110。數據處理器110可以包括存儲器(未示出)以存儲數據和程序代碼，並且一般可以包括模擬和數字處理元件。收發器120包括支持雙向通信的發射器130和接收器150。通常，無線設備100可以包括任意數目的發射器和/或接收器以用於任意數目的通信系統和頻帶。收發器120的全部或一部分可以被實施在一個或多個模擬集成電路(IC)、RF IC(RFIC)、混合信號IC等上。

發射器或接收器可以採用超外差架構或直接轉換架構而實施。在超外差架構中，在多個級中在射頻(RF)和基帶之間對信號頻率轉換，例如在一個級中從RF至中間頻率(IF)，並且隨後在另一級中從IF至基帶以用於接收器。在直接轉換架構中，在一個級中在RF和基帶之間對信號頻率轉換。超外差和直接轉換架構可以使用不同的電路塊和/或具有不同需求。在圖1中所示的示例中，發射器130和接收器150利用直接轉換架構實施。

在發射路徑中，數據處理器110處理待發射的數據並且向發射器130提供同相(I)和正交(Q)模擬輸出信號。在示例性實施例中，數據處理器110包括用於將由數據處理器110所產生的數位訊號轉換為I和Q模擬輸出信號(例如，I和Q輸出電流)以用於進一步處理的數模轉換器(DAC)114a和114b。

在發射器130內，低通濾波器132a和132b分別對I和Q模擬輸出信號濾波以移除由之前的數模轉換引起的不希望的圖像。放大器(Amp)134a和134b分別放大來自低通濾波器132a和132b的信號，並且提供I和Q基帶信號。上變頻器140利用來自TX LO信號發生器190的I和Q發射(TX)本地振蕩器(LO)信號來對I和Q基帶信號上變頻，並且提供上變頻的信號。濾波器142對上變頻信號濾波以移除由頻率上變頻引起的不希望圖像以及在接收頻帶中的噪聲。功率放大器(PA)144放大來自濾波器142的信號以獲得所需的輸出功率級並且提供發射RF信號。發射RF信號路由通過雙工器或開關146以及調諧模塊147並且經由天線148而發射。

在接收路徑中，天線148接收通信信號並且提供所接收的RF信號，其路由通過調諧模塊147、通過雙工器或開關146並且提供至低噪聲放大器(LNA)152。雙工器146被設計用於採用特定的RX至TX雙工器頻率間隔而操作，以使得RX信號與TX信號隔離。接收到的RF信號由LNA 152放大並且由濾波器154濾波以獲得所需的RF輸入信號。下變頻混頻器161a和161b將濾波器154的輸出與來自RX LO信號發生器180的I和Q接收(RX)LO信號(也即LO_I和LO_Q)混合以產生I和Q基帶信號。I和Q基帶信號由放大器162a和162b放大，並且進一步由低通濾波器164a和164b濾波以獲得I和Q模擬輸入信號，其提供至數據處理器110。在所示的示例性實施例中，數據處理器110包括用於將模擬輸入信號轉換為數位訊號以進一步由數據處理器110處理的模數轉換器(ADC)116a和116b。

在圖1中，TX LO信號發生器190產生用於頻率上變頻的I和Q TX LO信號，而RX LO信號發生器180產生用於頻率下變頻的I和Q RX LO信號。每個LO信號是具有特定基頻的周期性信號。鎖相環(PLL)192從數據處理器110接收時序信號並且產生用於調整來自LO信號發生器190的TX LO信號的頻率和/或相位的控制信號。類似地，PLL 182從數據處理器110接收時序信息並且產生用於調節來自LO信號發生器180的RX LO信號的頻率和/或相位的控制信號。

圖2是示出包括射頻(RF)前端的圖1的部件的框圖。在示例性實施例中，RF前端200包括耦合到雙工器或開關246的功率放大器244和低噪聲放大器252。雙工器或開關246耦合到調諧模塊247。調諧模塊247耦合到天線248。可以實施本公開的示例性實施例來製造調諧模塊247的至少一部分。一般，調諧模塊247被設計成將功率放大器244的阻抗與天線248的阻抗匹配，由此最優化發射功率。在一些通信標準中，可能在諧波相關的頻率處發生同時的發射和接收。例如，箭頭205指示Tx f0的發射頻率並且箭頭210指示RX 3f0的接收頻率，RX 3f0是發射頻率Tx f0的三次諧波。使用箭頭215示出的三階諧波失真H3可能通過調諧模塊247出現。因此，為了最小化該失真，需要最小化調諧模塊247中的非線性度。

圖3A是示出用於偏置絕緣體上矽襯底以增大耗盡區域的系統的示例性實施例的示意圖。在示例性的實施例中，系統300包括絕緣體上矽(SOI)襯底301，其具有體Si層302、掩埋氧化物層304和矽器件層305。體Si 302也可以被稱為「承載(handle)晶圓」。在示例性實施例中，體Si 302可以是p型(P)摻雜的材料。根據本領域公知的技術，可以在體Si 302的表面上形成掩埋氧化物層304並且在掩埋氧化物層之上形成矽器件層305。在示例性實施例中，掩埋氧化物層304的厚度的範圍可以從大約400納米(nm)厚到大約1000nm厚，並且矽器件層305的厚度的範圍可以從大約50納米(nm)厚到大約1000nm厚。基於多種因素(例如，包括在掩埋氧化物層304上方的Si器件層305中形成的器件與體Si 302之間所需的隔離量)確定掩埋氧化物層304的厚度以及矽器件層305的厚度。

在示例性實施例中，襯底抽頭312和314可以形成在Si器件層305和掩埋氧化物層304中，一直到體Si 302的表面303。在示例性實施例中，可以通過刻蝕、鑽孔或其他技術在Si器件層305和掩埋氧化物層304中形成一直到體Si 302的表面303的開口。然後，可以使用導電材料填充開口以形成襯底抽頭312和314。可以用來形成襯底抽頭312和314的導電材料例如包括金屬(諸如，鋁、銅、鉻、鎢、鈦或其他金屬或金屬合金)或矽或多晶矽材料。矽或多晶矽可以是未摻雜的或摻雜的。

在示例性實施例中，襯底抽頭312和314與體Si 302之間的電連接可以通過產生任意形式的整流接觸形成，諸如，例如，隧穿接觸、肖特基接觸或本領域技術人員公知的任意其他類型的整流接觸。整流接觸是一種使在接觸的附近在體Si 302中產生初始耗盡區域307的接觸。備選地，在示例性實施例中，可以使用N摻雜的半導體材料(諸如，矽或多晶矽)在襯底抽頭314和P型體Si 302之間產生PN結來形成整流接觸。

在示例性實施例中，襯底抽頭312連接到電接觸322，並且襯底抽頭314連接到電接觸324。在示例性實施例中，電接觸322和324可以是可以形成在Si器件層305上方的金屬層(未示出)的一部分。電壓源332通過連接334耦合到電接觸322並且通過連接336耦合到電接觸324。

在示例性實施例中，電壓源332能夠使襯底抽頭312和襯底抽頭314之間產生電勢差，這導致在襯底抽頭312和襯底抽頭314之間的體Si 302中形成增大的耗盡區域350。以該方式，襯底抽頭312和襯底抽頭314之間的體Si 302被電偏置以在體Si 302中產生增大的耗盡區域350。在示例性實施例中，當襯底抽頭312或314的金屬與襯底P材料接觸時，形成初始耗盡區域307和308，由此通過在襯底抽頭312和體Si 302之間以及在襯底抽頭314和體Si 302之間的整流接觸形成初始耗盡區域307和308。在示例性實施例中，電偏置襯底抽頭312和襯底抽頭314增大初始耗盡區域307和308中的一個，以形成增大的耗盡區域350。

在示例性實施例中，可以使用與體Si 302產生整流接觸的金屬或金屬合金材料來形成襯底抽頭312和襯底抽頭314。由電壓源332施加的電壓的極性將確定增大的耗盡區域350將在兩個襯底抽頭312和314中的哪個處擴大。在示例性實施例中，向襯底抽頭314施加(+)電壓並且向襯底抽頭312施加(-)電壓以便增大的耗盡區域350在襯底抽頭314附近擴展。

由電壓源332施加的偏置電壓可以被調整，該偏置電壓與襯底抽頭314和體Si 302之間的費米能級(Ef)的差一起限定增大的耗盡區域350的體積。襯底抽頭314的材料與表面303的其他部分不同，這是增大的耗盡區域350在襯底抽頭314下方的體Si 302中擴大而不沿著整個晶圓表面303擴大的原因。在不偏置襯底的情況下，初始耗盡層的厚度由體Si 302中的費米能級與襯底抽頭312或314中的費米能級之間的差導致(在矽或多晶矽襯底抽頭的情況下)或者由體Si 302的費米能級與金屬的功函數之間的差引起(在金屬襯底抽頭的情況下)。

在示例性實施例中，當在由電偏置的襯底產生的增大的耗盡區域350上方放置電路部件時，相對於之前提及的襯底處理方法來說，這減少了在施加足夠的偏置電壓時體Si中的任何非線性襯底寄生效應。

在示例性實施例中，可以使用已知的襯底處理方法在體Si 302的表面303處形成可選的表面耗盡層(未示出)。

圖3B是示出用於偏置絕緣體上矽襯底以增大耗盡區域的系統的備選示例性實施例的示意圖。在示例性實施例中，系統340與圖3A中描述的系統300類似。與圖3A中的元件類似的圖3B中的元件具有相同的編號並且將不再詳細描述。

在圖3B中，也可以分別在體Si中形成可選的接觸區域316和318，其在襯底抽頭312和314附近並且與襯底抽頭312和314接觸。在示例性實施例中，接觸區域316可以被摻雜成P型，而接觸區域318可以被摻雜成N型。在示例性實施例中，接觸區域316可以是重摻雜的P+，而接觸區域318可以是重摻雜的N+。使用加速的離子將失主離子或受主離子注入到體Si 302中提供了摻雜襯底抽頭312和314附近的體Si 302的示例性手段，以進一步增強襯底抽頭312和314與體Si 302之間的電接觸。在該示例性實施例中，接觸區域316被摻雜為P+，而接觸區域318被摻雜為N+。備選地，也可以使用摻雜接觸區域316和318的其他方式來增強襯底抽頭312和314與體Si 302之間的電接觸。例如，在示例性實施例中，可以使用矽、多晶矽或金屬中的任一種來形成襯底抽頭312和314。在使用未摻雜的多晶矽形成襯底抽頭312和314的示例性實施例中，則可以通過用摻雜劑注入多晶矽實現對未摻雜的多晶矽的摻雜，之後摻雜劑可以從多晶矽襯底抽頭312和314擴散到體Si 302中，形成接觸區域316和318。

在示例性實施例中，襯底抽頭312連接到電接觸322，而襯底抽頭314連接到電接觸324。在示例性實施例中，電接觸322和324可以是可以形成在Si器件層305上方的金屬層(未示出)的一部分。電壓源332通過連接334耦合到電接觸322並且通過連接336耦合到電接觸324。

在示例性實施例中，電壓源332可以導致襯底抽頭312和襯底抽頭314之間產生電勢差，偏置在接觸區域318和體Si 302之間形成的P-N結。以該方式，接觸區域318和體Si 302之間的P-N結被電偏置以增大初始耗盡區域307以便在體Si 302中產生增大的耗盡區域350。在示例性實施例中，襯底抽頭314應當具有與襯底的摻雜(P型)相反極性的摻雜(N型)，從而在該示例中，襯底抽頭314可以是N型摻雜。備選地，可以使用分別與摻雜區域316和318產生接觸的金屬或金屬合金材料來形成襯底抽頭312和襯底抽頭314。由電壓源332施加的電壓的極性將確定初始耗盡區域307將收縮還是擴展來形成耗盡區域350。在示例性實施例中，向襯底抽頭314施加(+)電壓並且向襯底抽頭312施加(-)電壓，使得增大的耗盡區域350在襯底抽頭314附近擴展。

初始耗盡區域307的厚度由N+摻雜的接觸區域318與P型體Si襯底302之間的費米能級的差確定。該厚度由通過電壓源332提供的所施加的偏置來增大以形成增大的耗盡區域350。襯底抽頭314具有與表面303的其他部分不同的材料，這是增大的耗盡區域350在襯底抽頭314下方的體Si 302中擴大而不沿著整個晶圓表面303擴大的原因。

在實施可選的接觸區域316和318的示例性實施例中，在兩個襯底抽頭312或314中的一個處的體Si 302中形成增大的耗盡區域350。在示例性實施例中，在襯底抽頭314周圍形成增大的耗盡區域350。在示例性實施例中，在具有與襯底的極性相反的極性的接觸區域和襯底抽頭下方形成增大的耗盡區域350。在示例性實施例中，在襯底抽頭314下方形成增大的耗盡區域350，因為，在該實施例中，接觸區域318的極性(N型)與體Si 302的極性(P型)不同。

在示例性實施例中，當在由電偏置的襯底產生的增大的耗盡區域350上方放置電路部件時，相對於之前提及的襯底處理方法來說，這減少了在施加足夠的偏置電壓時體Si中的任何非線性襯底寄生效應。

在示例性實施例中，偏置襯底抽頭312和314的效果可以通過在襯底抽頭312和314處對體Si 302進行注入，使用相反摻雜的注入區域316和318在襯底抽頭312和314與體Si 302之間產生歐姆接觸而增強。在不對襯底偏置的情況下，初始耗盡層的厚度由體Si 302中的費米能級與襯底抽頭312或314中的費米能級或者與接觸區域316或318(當存在時)中的費米能級之間的差引起。

在示例性實施例中，可以使用已知的襯底處理方法在體Si 302的表面形成表面耗盡層(未示出)。

圖4A和圖4B是圖示使用偏置電壓增大耗盡層的示例性實施例的圖。

圖4A是具有襯底401以及在襯底401上形成的金屬材料403(諸如，電接觸)的半導體結構的二維繪圖。在示例性實施例中，襯底401可以包括重摻雜(P+)P型材料402、輕摻雜(P-)P型材料405，並且可以具有耗盡層406。輕摻雜的(N-)N型材料層407位於襯底401之上，並且諸如電接觸的金屬材料408位於輕摻雜的(N+)N型材料層407之上。電壓源412耦合到電氣材料並且生成偏置電壓。

圖4B是示出偏置電壓和圖4A的耗盡層之間的關係的曲線420。水平軸422示出了以伏特(V)計的偏置電壓，而垂直軸424示出了以微米(um)計的耗盡層406的厚度(Xd)。可以在偏置電壓的範圍內調整耗盡層406的厚度(Xd)。

在示例性實施例中，襯底401可以是P型、1k歐*cm的高歐姆襯底，並且金屬材料408可以使用電壓源412被偏置到相對於金屬材料403為+5V。這將導致N型材料和P型材料之間具有約23um厚度(Xd)的耗盡層406。儘管在圖4A和圖4B中將耗盡層406描述成二維結構並且在圖3A和圖3B中將增大的耗盡區域350描述成三維結構，然而圖3A和圖3B中增大的耗盡區域350與圖4A中的耗盡層460具有相同的數量級的大小(例如，在1/10x到10x內)。

載流子密度：

常數：q＝1.9×10-19C,ε0＝8.85×1014F·cm-1,εr＝11.9 等式2

耗盡層厚度：

xd＝耗盡層厚度，ε0＝真空介電常數，εr＝相對介電常數，Ef＝費米能級，Vbias＝偏置電壓，q＝電子電荷，NA＝受主密度。

圖5是示出用於偏置絕緣體上矽襯底以增大耗盡區域的系統的備選示例性實施例的示意圖。在示例性實施例中，系統500包括SOI襯底501，SOI襯底501具有體Si層502、掩埋氧化物層504和器件層505。體Si 502也可以被稱為「承載晶圓」。在示例性實施例中，器件層505包括可以在掩埋氧化物層504的表面之上沉積、生長、濺射或以其他方式形成的一個或多個矽、金屬或其他外延半導體材料層。在示例性實施例中，可以在器件層505中的一個或多個中製造射頻(RF)器件515、517和519。在示例性實施例中，可以在器件515、517和519之間，與器件515、517和519相鄰地形成隔離區域582、584、586和588。在示例性實施例中，可以通過被稱為淺溝槽隔離(STI)的工藝形成隔離區域582、584、586和588，從而遠離器件515、517和519的器件層505的部分通過例如刻蝕被去除並且然後使用絕緣材料(諸如，例如，氧化矽)回填。這產生了襯底抽頭512、514、544、564和574延伸所通過的隔離區域582、584、586和588。

在示例性實施例中，體Si 502可以被摻雜成P型(P)。可以根據本領域已知的技術在體Si 502的表面上形成掩埋氧化物層504和器件層505。

在示例性實施例中，襯底抽頭512、514、544、564和574可以如上文所描述的那樣形成在掩埋氧化物層504中。在示例性實施例中，襯底抽頭512、514、544、564和574延伸通過隔離區域582、584、586和588。備選地，襯底抽頭512、514、544、564和574也可以在沒有隔離區域582、584、586和588的區域中延伸通過器件層505。在示例性實施例中，可以通過刻蝕通過隔離區域582、584、586和588和掩埋氧化物層504一直到掩埋氧化物層504與體Si 502接觸的界面或部分通過該界面的開口，來形成襯底抽頭512、514、544、564和574，以便襯底抽頭512、514、544、564和574與體Si502的表面503接觸。

可以在接近襯底抽頭512、514、544、564和574的體Si 502中分別形成可選的接觸區域516、518、546、566和576。

在示例性實施例中，接觸區域516被摻雜成P型，而接觸區域518、546、566和576被摻雜成N型。在示例性實施例中，接觸區域516是重摻雜的P+，而接觸區域518、546、566和576是重摻雜的N+。然而，取決於實施方式，該摻雜可以顛倒。

在示例性實施例中，襯底抽頭512連接到電接觸522，襯底抽頭514連接到電接觸524，襯底抽頭544連接到電接觸548，襯底抽頭564連接到電接觸568並且襯底抽頭574連接到電接觸578。電接觸522、524、548、568和578可以是在器件層505的表面526之上形成的金屬層(未示出)的一部分。

電壓源532通過連接534耦合到電接觸522並且通過連接536耦合到電阻器542的第一端子。電阻器539的第一端子耦合到電接觸524並且通過連接543耦合到電阻器542的第二端子。電阻器549的第一端子耦合到電接觸548並且通過連接543耦合到電阻器542的第二端子。電阻器569的第一端子耦合到電接觸568並且通過連接543耦合到電阻器542的第二端子。電阻器579的第一端子耦合到電接觸578並且通過連接543耦合到電阻器542的第二端子。

在示例性實施例中，電壓源532可以導致襯底抽頭512和襯底抽頭514、544、564和574之間產生電勢差，這在襯底抽頭512和襯底抽頭514、544、564和574之間的體Si 502中形成P-N結。以該方式，如上文所描述的，在襯底抽頭512和襯底抽頭514、544、564和574之間的體Si 502的P-N結可以用來增大體Si 502中的耗盡區域550。為了簡化說明，省略了初始耗盡區域。體Si 502比耗盡區域550顯著地更加導電，使得幾乎所有的電壓降出現在增大的耗盡區域550上。

由電壓源532施加的偏置電壓可以被調整，該偏置電壓與襯底抽頭514、544、564和574或者可選的接觸區域518、546、566和576(當存在時)與體Si 502之間的費米能級(Ef)的差一起限定增大的耗盡區域550的寬度。電阻器542、539、549、569和579可以用來最小化RF功率到DC偏置電壓源532的洩漏。

在示例性實施例中，增大的耗盡區域550包括與襯底抽頭514、544、564和574關聯的單個連續的耗盡區域，因此，產生延長或伸長的增大的耗盡區域550。

在示例性實施例中，當在由電偏置的襯底抽頭產生的增大的耗盡區域550上方放置電路部件515、517和519時，相對於之前提及的襯底處理方法來說，這減少了在施加足夠的偏置電壓時體Si 502中的任何非線性襯底寄生效應。

在示例性實施例中，偏置襯底抽頭512、514、544、564和574的效果可以通過例如對在襯底抽頭512、514、544、564和574處對襯底進行注入而增強，以在一個襯底抽頭(512)處產生P型接觸區域516以產生與體Si 502的歐姆接觸。在其他襯底抽頭(514、544、564和574)處，N型接觸區域518、546、566和576產生與體Si 502的歐姆接觸。

圖6是示出用於偏置絕緣體上矽襯底以增大耗盡區域的系統的備選示例性實施例的示意圖。在示例性實施例中，系統600包括SOI襯底601，SOI襯底601具有體Si層602、掩埋氧化物層604和器件層605。體Si 602也可以被稱為「承載晶圓」。在示例性實施例中，器件層605包括可以在掩埋氧化物層604的表面之上沉積、生長、濺射或以其他方式形成的一個或多個矽、金屬或其他外延半導體材料層。在示例性實施例中，可以在器件層605中的一個或多個中製造射頻(RF)器件615、617和619。在示例性實施例中，可以在器件615、617和619之間形成隔離區域682、684、686和688。在示例性實施例中，可以通過上文描述的STI工藝形成隔離區域682、684、686和688。這產生了襯底抽頭612、614、644、664和674延伸所通過的隔離區域682、684、686和688。備選地，襯底抽頭612、614、644、664和674也可以在沒有隔離區域682、684、686和688的區域中延伸通過器件層605。

在示例性實施例中，體Si 602可以被摻雜成P型(P)。可以根據本領域已知的技術在體Si 602的表面上形成掩埋氧化物層604。

在示例性實施例中，襯底抽頭612、614、644、664和674可以如上文所描述的那樣形成在掩埋氧化物層604中。在示例性實施例中，襯底抽頭612、614、644、664和674還延伸通過隔離區域682、684、686和688。在示例性實施例中，可以通過刻蝕通過隔離區域682、684、686和688和掩埋氧化物層604一直到掩埋氧化物層604與體Si 602接觸的界面或部分通過該界面的開口，來形成襯底抽頭612、614、644、664和674，以便襯底抽頭612、614、644、664和674與體Si 602的表面603接觸。

可以在接近襯底抽頭612、614、644、664和674的體Si 602中分別形成可選的接觸區域616、618、646、666和676。

在示例性實施例中，接觸區域616被摻雜成P型，而接觸區域618、646、666和676被摻雜成N型。在示例性實施例中，接觸區域616是重摻雜的P+，而接觸區域618、646、666和676是重摻雜的N+。然而，取決於實施方式，該摻雜可以顛倒。

在示例性實施例中，襯底抽頭612連接到電接觸622，襯底抽頭614連接到電接觸624，襯底抽頭644連接到電接觸648，襯底抽頭664連接到電接觸668，並且襯底抽頭674連接到電接觸678。

電壓源632通過連接634耦合到電接觸622並且通過連接636耦合到電阻器642的第一端子。電阻器639的第一端子耦合到電接觸624並且通過連接643耦合到電阻器642的第二端子。電阻器649的第一端子耦合到電接觸648並且通過連接643耦合到電阻器642的第二端子。電阻器669的第一端子耦合到電接觸668並且通過連接643耦合到電阻器642的第二端子。電阻器679的第一端子耦合到電接觸678並且通過連接643耦合到電阻器642的第二端子。

在示例性實施例中，電壓源632可以導致襯底抽頭612和襯底抽頭614、644、664和674之間產生電勢差。以該方式，如上文所描述的，在襯底抽頭612和襯底抽頭614、644、664和674之間的體Si 602中的P-N結可以用來增大體Si 602中的耗盡區域。為了簡化說明，省略了初始耗盡區域。體Si 602比增大的耗盡區域650明顯更加導電，以便幾乎所有的電壓降出現在增大的耗盡區域650上。

由電壓源632施加的偏置電壓可以被調整，該偏置電壓與襯底抽頭614、644、664和674或可選的接觸區域618、646、666和676(當存在時)與體Si 602之間的費米能級(Ef)的差一起限定增大的耗盡區域650的寬度。電阻器642、639、649、669和679可以用來最小化RF功率到DC偏置電壓源632的洩漏。

在示例性實施例中，增大的耗盡區域650包括與襯底抽頭614、644、664和674關聯的單個連續的增大的耗盡區域，因此，產生延長的或伸長的增大的耗盡區域650。在該示例性實施例中，增大的耗盡區域650還包括附加的表面耗盡區域652、654和656。可以使用之前提到的襯底處理方法在形成掩埋氧化物層604之前或剛好在其形成之後在體Si 602的表面處產生附加的表面耗盡區域652、654和656。

在示例性實施例中，當在由電偏置的襯底抽頭產生的增大的耗盡區域650上方放置電路部件615、617和619時，相對於之前提及的襯底處理方法來說，這減少了在施加足夠的偏置電壓時體Si 602中的任何非線性襯底寄生效應。

在示例性實施例中，偏置襯底抽頭612、614、644、664和674的效果可以通過例如在襯底抽頭612、614、644、664和674處對襯底進行注入而增強，以在一個襯底抽頭(612)處產生P型接觸區域616，從而產生與體Si 602的歐姆接觸。在其他襯底抽頭614、644、664和674處，N型接觸區域618、646、666和676產生與體Si 602的歐姆接觸。

圖7是示出包括半導體器件的用於偏置絕緣體上矽襯底以增大耗盡區域的系統的備選示例性實施例的示意圖。在示例性實施例中，系統700包括矽(Si)襯底701，矽襯底701具有體Si層702、掩埋氧化物層704和器件層705。在示例性實施例中，器件層705包括可以在掩埋氧化物層704的表面之上沉積、生長、濺射或以其他方式形成的一個或多個外延半導體材料層。在示例性實施例中，可以在器件層705中的一個或多個中製造射頻(RF)器件715和717。在示例性實施例中，可以在最上面的器件層705的表面710之上製造大量的RF器件作為二維陣列。

體Si 702可以與本文描述的體Si 502和602類似。在圖7中，襯底701隻圖示了上文描述的襯底501和襯底601的一部分。

在示例性實施例中，示出了與器件715和717相關的襯底抽頭714、744和764以供參考。襯底抽頭714、744和764與襯底抽頭514、544和564以及襯底抽頭614、644和664類似。在示例性實施例中，襯底抽頭714、744和764延伸通過隔離區域770、780和790。可以在靠近襯底抽頭714、744和764的體Si 702中分別形成可選的接觸區域718、746和766。

在示例性實施例中，襯底抽頭714連接到電接觸724，襯底抽頭744連接到電接觸748並且襯底抽頭764連接到電接觸768。

如上文所描述的，電壓源(未示出)耦合到連接743以通過相應的電阻器739、749和769向襯底抽頭714、744和764提供偏置電壓。

如上文所描述的，由電壓源(未示出)施加的偏置電壓可以被調整以產生增大的耗盡區域750。在該示例性實施例中，增大的耗盡區域750包括與襯底抽頭714、744和764關聯的單個連續的耗盡區域，因此，產生延長的或伸長的增大的耗盡區域750。

在示例性實施例中，電路部件715和717可以包括可以被放置在由電偏置的襯底抽頭產生的耗盡區域750上方的RF器件、開關、電容或其他RF或非RF開關部件。

在示例性實施例中，電路部件715可以包括場效應電晶體(FET)器件，其具有使用諸如金屬的導電材料形成的源極781、柵極782和漏極783。電路部件715還包括在器件層705的一部分787中形成的柵極氧化物784、與電路部件715的源極對應的N+區域785以及與電路部件715的漏極對應的N+區域786。可以基於施加到柵極782、源極781和漏極783的電氣參數而在N+源極區域785和N+漏極區域786之間產生局部耗盡區域788。還可以在器件層705的一部分787中形成可選的背柵789。

在示例性實施例中，電路部件717可以包括場效應電晶體(FET)器件，其具有使用諸如金屬的導電材料形成的源極791、柵極792和漏極793。電路部件717還包括在器件層705的一部分797中形成的柵極氧化物794、與電路部件717的源極對應的N+區域795以及與電路部件717的漏極對應的N+區域796。可以基於施加到柵極792、源極791和漏極793的電氣參數而在N+源極區域795和N+漏極區域796之間產生局部耗盡區域798。還可以在器件層705的一部分797中形成可選的背柵799。

圖8是示出圖7的最上面的器件層的表面的平面圖。在示例性實施例中，器件層805的最上面包括表面810。表面810包括多個RF器件815、817、819和821；以及在表面810之上排列的多個接觸822、824、826、828、830、832、834、836、838和840。如上文描述的，接觸822、824、826、828、830、832、834、836、838和840中的每個可以包括如上文描述的相關聯的襯底抽頭以在RF器件815、817、819和821的下方建立耗盡區域850。為了簡化未示出隔離區域。

圖9A是示出用於偏置絕緣體上矽襯底的系統的備選示例性實施例的示意圖。

在示例性實施例中，系統900包括矽(Si)襯底901，矽襯底901具有體Si層902、掩埋氧化物層904和器件層905。在示例性實施例中，器件層905包括可以在掩埋氧化物層904的表面之上沉積、生長、濺射或以其他方式形成的一個或多個外延半導體材料層。在示例性實施例中，可以在器件層905中的一個或多個中製造射頻(RF)器件915和917。在示例性實施例中，可以在器件層905之上形成附加的材料層970。在示例性實施例中，附加的材料層970可以包括金屬層、絕緣層以及其他層。

體Si 902可以與本文描述的體Si 502、602和702類似。在圖9A中，襯底901隻圖示了上文描述的襯底501、601和701的一部分。

在示例性實施例中，示出了與器件915和917相關的襯底抽頭914、944和964以供參考。襯底抽頭914、944和964與襯底抽頭514、544和564以及襯底抽頭614、644和664以及襯底抽頭714、744和764類似。在示例性實施例中，襯底抽頭914、944和964延伸通過隔離區域982、984和986。

為了簡化，在圖9A中省略了耦合到襯底抽頭914、944和964的電接觸、電阻器和電壓源。

如上文所描述的，由電壓源(未示出)施加的偏置電壓可以被調整以產生增大的耗盡區域950。在該示例性實施例中，增大的耗盡區域950包括與襯底抽頭914、944和964關聯的多個伸長的重疊的耗盡區域，由此產生了如關於圖7在上文描述的伸長的增大的耗盡區域950。

在示例性實施例中，可以在襯底抽頭914、944和964中的一個或多個之上的附加的材料層970中形成附加的電路結構。在示例性實施例中，結構975可以是例如包括由介電(或其他絕緣)材料978分隔開的第一金屬元件977和第二金屬元件979的MIM(金屬-絕緣體-金屬)電容器。在示例性實施例中，第一金屬元件977、第二金屬元件979和介電材料978可以形成在附加材料層970的三層中。

在示例性實施例中，可以在襯底抽頭944和964之上形成結構975以便結構975與耗盡區域950重疊。

圖9B是示出用於偏置絕緣體上矽襯底以增大圖9A的耗盡區域的系統的示例性實施例的平面圖的示意圖。以虛線示出了在附加材料層970的表面981下方的第一金屬元件977的上表面。還以陣列示出了表面981下方的襯底抽頭914、944、964、973、974、976、983、992和985。襯底抽頭914耦合到電阻器939，襯底抽頭944耦合到電阻器949並且襯底抽頭964耦合到電阻器969。類似地，襯底抽頭973、974、976、983、992和985耦合到相應的電阻器994、991、995、987、988和989。在該示例性實施例中，電壓源932通過連接934耦合到電阻器987，並且通過連接943耦合到電阻器988、989、995、991、949和969。

在示例性實施例中，如上文所描述的，由電壓源932施加的偏置電壓可以被調整來產生耗盡區域950。在該示例性實施例中，耗盡區域950包括與襯底抽頭944、964、974、976、992和985關聯的多個重疊的耗盡區域，由此產生可以在其上形成結構975的耗盡區域950。

圖10是示出用於偏置絕緣體上矽襯底以增大耗盡區域的方法的示例性實施例的流程圖。

在框1002中，產生到體Si襯底的表面的襯底抽頭。

在框1004中，通過襯底抽頭向體Si襯底施加偏置電壓。

在框1006中，增大襯底抽頭下方的體Si襯底中的耗盡區域。

本文描述的偏置絕緣體上矽襯底以增大耗盡區域可以在一個或多個IC、模擬IC、RFIC、混合信號IC、ASIC、印刷電路板(PCB)、電子設備等上實施。偏置絕緣體上矽襯底以增大耗盡區域也可以利用各種IC工藝技術製造，諸如互補金屬氧化物半導體(CMOS)、N溝道MOS(NMOS)、P溝道MOS(PMOS)、雙極型電晶體(BJT)、雙極-CMOS(BiCMOS)、鍺矽(SiGe)、砷化鎵(GaAs)、異質結雙極電晶體(HBT)、高電子遷移率電晶體(HEMT)、絕緣體上矽(SOI)等。

可以在獨立的設備或者可以是更大設備的一部分中實施本文描述的偏置絕緣體上矽襯底以增大耗盡區域。設備可以是(i)獨立IC、(ii)可以包括用於存儲數據和/或指令的一個或多個IC的組、(iii)RFIC(諸如RF接收器(RFR)或RF發射器/接收器(RTR))、(iv)ASIC(諸如移動站數據機(MSM))、(v)可以嵌入在其他設備內的模塊、(vi)接收器、手機、無線設備、手持設備、移動單元、(vii)等。

在一個或多個示例性設計中，所描述的功能可以在硬體、軟體、固件或其任何組合中實施。如果在軟體中實現，則各功能可以作為一條或多條指令或代碼存儲在計算機可讀介質上或藉其進行傳送。計算機可讀介質包括計算機存儲介質和通信介質兩者，包括促成電腦程式從一個地方向另一地方轉移的任何介質。存儲介質可以是能被計算機訪問的任何可用介質。以示例的方式而非限定，這種計算機可讀介質可以包括RAM、ROM、EEPROM、CD-ROM或其他光碟存儲、磁碟存儲或其他磁存儲設備、或能被用來攜帶或存儲指令或數據結構形式的期望程序代碼且能被計算機訪問的任何其他介質。而且，任何連接也被恰當地稱為計算機可讀介質。例如，如果軟體是使用同軸電纜、光纖電纜、雙絞線、數字訂戶線(DSL)、或諸如紅外、無線電以及微波之類的無線技術從網站、伺服器或其他遠程源傳送而來，則該同軸電纜、光纖電纜、雙絞線、DSL、或諸如紅外、無線電以及微波之類的無線技術就被包括在介質的定義之中。如本文中使用的盤(disk)和碟(disc)包括壓縮碟(CD)、雷射碟、光碟、數字多用碟(DVD)、軟盤和藍光碟，其中盤常常磁性地再現數據而碟利用雷射光學地再現數據。上面的組合也應當被包括在計算機可讀介質的範圍內。

如在本描述中所使用的，術語「部件」、「資料庫」、「模塊」、「系統」和類似術語旨在指示計算機相關的實體，任其是硬體、固件、硬體與軟體的組合、軟體，還是執行中的軟體。例如，部件可以是但不限於在處理器上運行的進程、處理器、對象、可執行件、執行的線程、程序和/或計算機。以說明的方式，在計算設備上運行的應用和該計算設備兩者皆可以是部件。一個或多個部件可駐留在進程和/或執行的線程內，並且組件可局部化在一臺計算機上和/或分布在兩臺或更多臺計算機之間。此外，這些部件能從其上存儲著各種數據結構的各種計算機可讀介質來執行。各部件可通過本地和/或遠程進程的方式來通信，諸如根據具有一個或多個數據包的信號(例如，來自一個部件的數據通過信號的方式與本地系統、分布式系統中的另一部件進行交互、和/或跨諸如網際網路之類的網絡與其他系統進行交互)。

儘管已詳細說明和描述了精選的方面，但是將可理解，可以在不脫離如通過以下權利要求限定的本發明的精神和範圍的情況下，作出各種替換和變更。