基於北鬥的衛星移動通信終端的信息交互測試方法
2023-09-11 19:43:25 2
基於北鬥的衛星移動通信終端的信息交互測試方法
【專利摘要】本發明公開了一種基於「北鬥」的衛星移動通信終端的信息交互測試方法，該方法包括步驟：DSP產生隨機數據填充第一SDRAM；DSP將第一SDRAM內的隨機數據搬移到FPGA的模擬地址總線的存儲空間；DSP從FPGA的存儲空間將隨機數據搬移到第二SDRAM內；DSP依次比較第一SDRAM和第二SDRAM內相應地址的數據是否相同，如果相同，則FPGA的模擬地址總線接口、模擬數據總線接口、模擬EMIFA接口正確。本發明方法通過DSP向FPGA讀寫數據，並檢測讀寫的數據是否正確，很好的測試了基於「北鬥」的衛星移動通信終端的FPGA的模擬地址總線接口、模擬數據總線接口、模擬EMIFA接口信息交互的性能。
【專利說明】基於北鬥的衛星移動通信終端的信息交互測試方法
【技術領域】
[0001]本發明涉及衛星移動通信領域，特別涉及一種基於「北鬥」的衛星移動通信終端的信息交互測試方法。
【背景技術】
[0002]數字無線電系統的低頻部分採用數字電路，與傳統無線電系統相比，軟體無線電系統的A/D、D/A變換移到了中頻，並儘可能靠近射頻端。軟體無線電以可編程力強的FPGA、DSP器件代替專用數字電路，使系統硬體結構與功能相對獨立。現場可編程陣列FPGA技術先進之處在於緊湊的佔位空間能夠高速處理，同時也保持軟體無線電技術的靈活性和可編程性。FPGA在高速、計算密集、可重新配置應用(FFT、FIR和其他乘法一累加運算)中是具有優勢的。從FPGA可實現可重新配置核，在FPGA中能夠實現調製器，解調器和CODEC功能。FPGA已從靈活的邏輯設計平臺發展到信號處理引擎。FPGA因有效的適合於高速並行乘法累加函數。現代FPGA可執行18 X 18乘法運算，速度超過200MHz。這使得FPGA成為FET、FIR，數字下復頻器DDC、數字上變頻器DUC、相關器和脈衝壓縮(用於雷達處理)運算的理想
T D O
[0003]然而，這不意味著所有DSP功能可以在FPGA中實現。用FPGA實現浮點運算是困難的，這是由於器件需要大量的有效區域。另外，包括短陣反演(或除法)的處理更適合DSP/GPP平臺。因此，FPGA和DSP將共存很長時間，一個靈活的平臺將包括二者的混合。
[0004]如圖1所示，一種基於「北鬥」的衛星移動通信終端包括FPGA晶片XC5VLX50T、DSP 晶片 TMS320C6455 和 ARM 晶片 S3C2410A，其中，XC5VLX50T 和 TMS320C6455 之間通過地址總線接口、數據總線接口、EMIFA接口和HPI接口相互通信，在XC5VLX50T的對應可編程接口引腳上通過編程設置有對應的模擬地址總線接口、模擬數據總線接口、模擬EMIFA接口、模擬復位控制接口和模擬HPI接口 ；TMS320C6455和S3C2410A之間通過MCBSPO接口和UARTO接口通信；XC5VLX50T通過復位控制信號控制TMS320C6455，以使在正常工作時，XC5VLX50T先啟動，再控制TMS320C6455啟動，然後XC5VLX50T通過HPI接口向TMS320C6455發送控制信息和簡訊內容，XC5VLX50T的模擬EMIFA接口控制相應的輸出內存，獲得TMS320C6455的內容；TMS320C6455啟動後，通過串口向S3C2410A傳送XC5VLX50T和TMS320C6455的狀態信息，同時S3C2410A也將用戶發出的指令傳送給TMS320C6455。
[0005]該基於「北鬥」的衛星移動通信終端，通過在FPGA晶片XC5VLX50T的對應可編程接口引腳上編程設置對應的模擬地址總線接口、模擬數據總線接口、模擬EMIFA接口、模擬復位控制接口和模擬HPI接口，從而實現FPGA晶片與DSP晶片的通信。該基於「北鬥」的衛星移動通信終端對各模擬接口數據傳輸性能要求非常高，事先驗證各模擬接口功能指標是否達到設計要求顯得非常重要，現有技術中，沒有對圖1中基於「北鬥」的衛星移動通信終端的FPGA與DSP之間信息交互的測試方法。
【發明內容】
[0006]本發明的目的在於克服現有技術中所存在的對基於「北鬥」的衛星移動通信終端缺乏接口信息交互測試方法的不足，提供一種基於「北鬥」的衛星移動通信終端的信息交互測試方法。
[0007]為了實現上述發明目的，本發明提供了以下技術方案:
一種基於「北鬥」的衛星移動通信終端的信息交互測試方法，該方法可同時檢測FPGA的模擬地址總線接口、模擬數據總線接口、模擬EMIFA接口性能，其具體測試步驟包括:
DSP從其內存中選取兩塊長度均為0x10000、寬度均為32bit的第一 SDRAM和第二SDRAM ；
DSP產生0x10000個寬度為32bit的隨機數據填充第一 SDRAM，所述隨機數據的地址為O到OxfTfT，且從低到高依次填充；
DSP將第一 SDRAM內的隨機數據搬移到FPGA的模擬地址總線中長度為0x10000的存儲空間；
DSP從FPGA的模擬地址總線中長度為0x10000的存儲空間將隨機數據搬移到第二SDRAM 內；
DSP從位置O到位置Oxffff,依次比較第一 SDRAM和第二 SDRAM內相應地址的數據是否相同，如果第一 SDRAM和第二 SDRAM中相應地址的數據均相同，則FPGA的模擬地址總線接口、模擬數據總線接口、模擬EMIFA接口正確；如果第一 SDRAM和第二 SDRAM中相應地址的數據不完全相同，則報錯。
[0008]與現有技術相比，本發明的有益效果:本發明基於「北鬥」的衛星移動通信終端的信息交互測試方法，通過DSP向FPGA讀寫數據，並檢測讀寫的數據是否正確，很好的測試了基於「北鬥」的衛星移動通信終端的FPGA的模擬地址總線接口、模擬數據總線接口、模擬EMIFA接口信息交互的性能，並判斷FPGA的模擬地址總線接口、模擬數據總線接口、模擬EMIFA接口是否達到設計要求，從而保證了基於「北鬥」的衛星移動通信終端信息交互的性倉泛。
[0009]【專利附圖】
【附圖說明】:
圖1為本發明測試對象基於「北鬥」的衛星移動通信終端的結構示意圖。
【具體實施方式】
[0010]下面結合試驗例及【具體實施方式】對本發明作進一步的詳細描述。但不應將此理解為本發明上述主題的範圍僅限於以下的實施例，凡基於本
【發明內容】
所實現的技術均屬於本發明的範圍。
[0011]參見圖1，本發明測試對象基於「北鬥」的衛星移動通信終端中包括:FPGA晶片XC5VLX50T、DSP 晶片 TMS320C6455 和 ARM 微處理器晶片 S3C2410A，其中:XC5VLX50T 和TMS320C6455之間通過地址總線接口、數據總線接口、EMIFA接口和HPI接口相互通信，在XC5VLX50T的對應可編程接口引腳上通過編程設置有對應的模擬地址總線接口、模擬數據總線接口、模擬EMIFA接口、模擬復位控制接口和模擬HPI接口 ；TMS320C6455和S3C2410A之間通過多通道緩衝串行接口 MCBSPO接口和串口 UARTO接口通信，FPGA XC5VLX50T通過JTAG 和 PC 機相連，DSP TMS320C6455 通過 JTAG 和 PC 機相連，ARM S3C2410A 通過 JTAG 和PC機相連，ARM也通過串口 UART2和PC機相連。[0012]FPGA XC5VLX50T對應的模擬地址總線接口的作用是設定HPI總線接口和EMIFA接口的地址。如果這兩個接口使用自己的地址接口方式不需要單獨的總線接口，XC5VLX50T對應的可編程接口引腳可以用來檢查DSP的運行狀態，也可以用來讀寫DSP的FLASH，作為可重構功能的加載更新DSP程序的方式。
[0013]FPGA XC5VLX50T對應的模擬數據總線接口的作用是傳送HPI總線接口和EMIFA接口的數據。如果這兩個接口使用自己的數據接口方式不需要單獨的數據接口，XC5VLX50T對應的可編程接口引腳可以用來檢查DSP的運行狀態也可以用來讀寫DSP的FLASH，作為可重構功能的加載更新DSP程序的方式。
[0014]FPGA XC5VLX50T對應的模擬EMIFA接口控制信號的作用是實現對應的DSP的EMIFA接口需要的功能。在使用過程中FPGA XC5VLX50T對應的EMIFA接口引腳被定義成DSP的內存的方式，對DSP的EMIFA接口發出的讀寫信號做出響應，從而達到DSP向FPGA傳送數據的目的。
[0015]該基於「北鬥」的衛星移動通信終端中，XC5VLX50T與ARM、DSP之間通過設計優化的接口相連接，上述相連的接口必須符合基於「北鬥」的衛星移動通信終端的數據流和控制要求的特點。上述相連的接口是否滿足基於「北鬥」的衛星移動通信終端接口數據傳輸性能的要求，需要通過本發明基於「北鬥」的衛星移動通信終端的信息交互測試方法進行驗證。
[0016]本發明基於「北鬥」的衛星移動通信終端的信息交互測試方法，用於測試如圖1所示的基於「北鬥」的衛星移動通信終端的FPGA的模擬地址總線接口、模擬數據總線接口、模擬EMIFA接口性能，其具體測試步驟包括:
(I)、DSP從其內存中選取兩塊長度均為0x10000、寬度均為32bit的SDRAM I和SDRAM II ；FPGA中的模擬EMIFA接口需要模擬的地址範圍是O到Oxffff，所以需要長度均為 0x10000、寬度均為 32bit 的 SDRAM I 和 SDRAM II。
[0017](2)、DSP產生0x10000個寬度為32bit的隨機數據填充SDRAM I，所述隨機數據的地址為O到Oxffff，從低到高依次填充；
(3)、DSP使用數據塊移動指令將SDRAMI內的隨機數據搬移到FPGA的模擬地址總線中長度為0x10000的存儲空間；
(4)、DSP從FPGA的模擬地址總線中長度為0x10000的存儲空間將隨機數據搬移到SDRAM II 內；
(5)、DSP從位置O到位置Oxffff,依次比較SDRAMI和SDRAM II內相應地址的數據是否相同，例如比較地址同為Oxffff時，SDRAM I和SDRAM II中該地址的數據是否相同；如果SDRAM I和SDRAM II中相應地址的數據均相同，即，對應於每一個地址，SDRAM I和SDRAM II中數據均相同，則FPGA的模擬地址總線接口、模擬數據總線接口、模擬EMIFA接口正確；如果SDRAM I和SDRAM II中相應地址的數據不完全相同，即在SDRAM I和SDRAM II中，一個地址、或一些地址、或全部地址對應的數據不相同，則報錯。
[0018]本發明基於「北鬥」的衛星移動通信終端的信息交互測試方法，DSP中隨機數據的產生是按TI的C語言程序的系統函數產生的，具有每次測試的隨機數都不相同的特點，DSP從位置O到位置Oxffff,依次比較SDRAM I和SDRAM II內相應地址的數據，只有每一個地址對應的數據均相同，才能說明FPGA的模擬地址總線接口、模擬數據總線接口、模擬EMIFA接口正確，這樣保證了測試的正確性。即，本發明測試方法，保證了 FPGA的模擬地址總線接口的正確的設定HPI總線接口和EMIFA接口的地址；保證了 FPGA的模擬數據總線接口正確的傳送HPI總線接口和EMIFA接口的數據；保證了 FPGA的模擬EMIFA接口控制信號實現對應的DSP的EMIFA接口需要的功能，從而達到DSP向FPGA傳送數據的目的。
[0019]本發明基於「北鬥」的衛星移動通信終端的信息交互測試方法是通過多次設計優化得來的，是首次在基於「北鬥」的衛星移動通信試驗系統中使用，在實際應用中達到了要求。本發明基於「北鬥」的衛星移動通信終端的信息交互測試方法，通過DSP向FPGA讀寫數據，並檢測讀寫的數據是否正確，很好的測試了基於「北鬥」的衛星移動通信終端的FPGA的模擬地址總線接口、模擬數據總線接口、模擬EMIFA接口信息交互的性能，並判斷FPGA的模擬地址總線接口、模擬數據總線接口、模擬EMIFA接口是否達到設計要求，從而保證了基於「北鬥」的衛星移動通信終端信息交互的性能。
【權利要求】
1.一種基於「北鬥」的衛星移動通信終端的信息交互測試方法，其特徵在於，該方法可同時檢測FPGA的模擬地址總線接口、模擬數據總線接口、模擬EMIFA接口性能，其具體測試步驟包括: DSP從其內存中選取兩塊長度均為0x10000、寬度均為32bit的第一 SDRAM和第二SDRAM ； DSP產生0x10000個寬度為32bit的隨機數據填充第一 SDRAM，所述隨機數據的地址為O到OxfTfT，且從低到高依次填充； DSP將第一 SDRAM內的隨機數據搬移到FPGA的模擬地址總線中長度為0x10000的存儲空間； DSP從FPGA的模擬地址總線中長度為0x10000的存儲空間將隨機數據搬移到第二SDRAM 內； DSP從位置O到位置Oxffff,依次比較第一 SDRAM和第二 SDRAM內相應地址的數據是否相同，如果第一 SDRAM和第二 SDRAM中相應地址的數據均相同，則FPGA的模擬地址總線接口、模擬數據總線接口、模擬EMIFA接口正確；如果第一 SDRAM和第二 SDRAM中相應地址的數據不完全相同，則報錯。
【文檔編號】H04L12/26GK103532769SQ201210233258
【公開日】2014年1月22日 申請日期:2012年7月6日 優先權日:2012年7月6日
【發明者】吳偉林, 李承鏞, 張代紅, 稅成俠, 宋慧 申請人:成都林海電子有限責任公司