可控時標頻率信號源的製作方法
2023-08-13 21:19:51
可控時標頻率信號源的製作方法
【專利摘要】本實用新型提供一種可控時標頻率信號源，包括時標頻率電路、時鐘輸入電路、人機接口電路、時鐘輸出電路。所述時標頻率電路包括處理器、時頻振蕩電路、鎖相環電路、頻率輸出電路、鎖頻輸入電路、時標脈衝輸出電路，所述時鐘輸入電路、人機接口電路、時鐘輸出電路分別與處理器連接。本實用新型可發出與時間基準頻率信號1PPS同步的可控頻率信號，也可發出指定可控頻率信號瞬時時刻的脈衝標記信號，作為輔助器具檢驗智能變電站IED設備的實時響應能力與時間同步能力。
【專利說明】可控時標頻率信號源
【技術領域】
[0001]本實用新型涉及智能變電站二次設備的檢測領域，具體是一種可控時標頻率信號源，其可發出可控頻率時間同步信號並可控發出時間標記信號。
【背景技術】
[0002]智能變電站(以下簡稱變電站)二次系統，通常由智能電子設備(intelligentelectronic device, IED)、智能組件、網絡設備及其之間通信連接而成的集成設備,實現變電站一 / 二次設備及其環境的保護、控制與監測等功能。
[0003]二次系統具有多環節、多設備、協同配合實現變電站功能的技術特點，以及應具備實時採樣分析、實時操作控制、準確判斷故障和及時處理事故等能力。因此，系統IED設備實時響應、時間同步性能，會影響系統整體運行能力與相關變電站功能的正確性。
[0004]二次系統常由時間同步設備接收GPS、北鬥衛星授時信號，並作為全站時鐘源向其它設備輸出信號實現全系統IED之間的時間同步。其中，精密時間同步信號多採用1PPS、IRIG-B、PTP 等方式。
[0005]二次系統時間同步的目的是實現各IED設備的測量、監視、控制等功能之間同步，保障實時監控斷面信息的時間一致性。由此，IED設備實時能力包括了設備功能實時響應與時間同步能力，而IED時間同步能力本質是其實時應用時間同步信號的能力，應通過IED功能實時響應進行體現。即，IED設備實時能力，既包含了網絡信號接收與輸出埠之間的設備功能實時響應能力，也包括網絡接收、輸出埠實時信號與其攜帶時間信息的一致性。
[0006]目前，IED設備實時能力主要基於器件遲延檢驗與設備處理時間綜合估算得出，針對IED埠信號實時響應以及時間信息的物理一致性檢測方面，其可展示性、可溯源性尚有待完善。而基於可溯源的時間基準頻率信號1PPS，可通過倍頻得到更細化的時間同步頻率信號用於標定瞬時時間，可更準確地檢測IED設備實時響應與時間同步能力。
[0007]本實用新型，能夠可控發出與時間基準頻率信號IPPS同步的頻率信號並能可控發出時間標記信號，以及可外接時鐘源或守時發出時間同步信號。
【發明內容】
[0008]本實用新型提供一種時間同步頻率信號與時間標記信號輸出可控的儀器，該儀器可外接時鐘源或守時發出時間同步信號。
[0009]一種可控時標頻率信號源，包括時標頻率電路、時鐘輸入電路、人機接口電路、時鐘輸出電路。所述時標頻率電路包括處理器、時頻振蕩電路、鎖相環電路、頻率輸出電路、鎖頻輸入電路、時標脈衝輸出電路，處理器的秒脈衝出口、設定值出口分別連接至鎖相環電路的秒脈衝入口、設定值入口，時頻振蕩電路的基頻端連接至處理器的基頻入口和鎖相環電路的基頻入口，鎖相環電路的頻率出口連接至處理器的頻率入口和頻率輸出電路的頻率入口，處理器的控制出口、時標脈衝出口分別連接至頻率輸出電路的控制入口、時標脈衝輸出電路的時標脈衝入口，鎖頻輸入電路的鎖頻出口連接至處理器的鎖頻狀態入口和頻率輸出電路的鎖頻入口 ；所述時鐘輸入電路、人機接口電路、時鐘輸出電路分別與處理器連接。
[0010]如上所述的可控時標頻率信號源，所述處理器、鎖相環電路分別為不同的器件與迴路單元，或作為一體化單元。
[0011]本實用新型可發出與時間基準頻率信號IPPS同步的可控頻率信號，也可發出指定可控頻率信號瞬時時刻的脈衝標記信號，作為輔助器具檢驗智能變電站IED設備的實時響應能力與時間同步能力。
【專利附圖】
【附圖說明】
[0012]圖1是本實用新型可控時標頻率信號源其中一個實施例的原理示意圖；
[0013]圖2是應用本實用新型可控時標頻率信號源其中一個實施例的埠信號之間實時響應的時序不意圖；
[0014]圖3是應用本實用新型可控時標頻率信號源其中一個實施例的埠信號之間實時響應的處理流程示意圖。
[0015]圖中:1 一可控時標頻率/[目號源，2—時標頻率電路，3—處理器，4一時頻振蕩電路，5—鎖相環電路，6—頻率輸出電路，7—鎖頻輸入電路，8—時標脈衝輸出電路，9一時鐘輸入電路，10—人機接口電路，11—時鐘輸出電路，15—秒脈衝輸出端，16—T時刻秒脈衝信號，31—秒脈衝出口，32—基頻入口，33—設定值出口，34—頻率入口，35—控制出口，36—鎖頻狀態入口，37—時標脈衝出口，41 一基頻端，51—秒脈衝入口，52—基頻入口，53—設定值入口，54—頻率出口，61—頻率入口，62—控制入口，63—鎖頻入口，65—頻率輸出端，66—指定時刻頻率脈衝信 號，71—鎖頻出口，75—鎖頻輸入端，76—鎖頻信號上升沿，81—時標脈衝入口，85—時標脈衝輸出端，86—指定時刻時標脈衝信號。
【具體實施方式】
[0016]下面將結合本實用新型中的附圖，對本實用新型中的技術方案進行清楚、完整地描述。
[0017]參見圖1、圖2，圖2是圖1其中一個實施例的埠信號之間實時響應的時序示意圖，圖中:
[0018]0SC,為處理器3與鎖相環電路5的工作頻率信號；
[0019]inPPS，為處理器3收到的秒脈衝信號；
[0020]inHM，為處理器3收到的時間值信號，指向超前inHM並已接收的inPPS上升沿時刻；
[0021]SEL,為處理器3用於時鐘輸入電路9選擇外接時鐘源的控制信息交互通道；
[0022]PPS，為處理器3輸出的時間同步秒脈衝信號；
[0023]--Μ，為處理器3輸出的時間值信號，指向超前--Μ並已發送的PPS上升沿時刻；
[0024]1PPS，為時鐘輸出電路11向外輸出並與PPS同步的秒脈衝信號；
[0025]SET,為鎖相環電路5的頻率係數設定信號；
[0026]FRQ,為鎖相環電路5輸出並與PPS同步的頻率信號；
[0027]PFRQ，為頻率輸出電路6輸出並與IPPS相位時間同步的頻率信號，圖3中為5Hz，即以步長為I在每秒時間單位自IPPS脈衝沿起始時PFRQ脈衝計數循環周期可為O~4 ;[0028]CTL，為PFRQ輸出模式的控制信號，用於輸出電平反相；
[0029]PLock,為鎖頻輸入電路7的外部輸入信號；
[0030]LOCK,為鎖頻輸入電路7反映PLock的狀態信號，用於鎖定PFRQ信號輸出狀態並送至處理器3 ；
[0031]MARK,為處理器3用於標度指定時刻的時標脈衝；
[0032]PMark,為MARK經時標脈衝輸出電路8的輸出信號，通過指定PFRQ某個脈衝沿標定準確時間；
[0033]T，為某時間整秒時刻；
[0034]T+0.2sec，為指定時刻；
[0035]At，為可在PFRQ輸出埠檢測出的脈衝信號時間周期；
[0036]Δ t』，為可在PFRQ、PMark輸出埠檢測出的指定時刻時標脈衝信號86滯後於指定時刻頻率脈衝信號66的時間；
[0037]Δ t〃， 為可在PFRQ、PLock輸出埠檢測出的鎖頻信號上升沿76與前一個PFRQ信號脈衝上升沿之間的時間差。
[0038]請參考圖1，圖中:
[0039]時鐘輸入電路9，可接入多種外部時鐘源的時間同步信號並根據SEL完成時鐘源選擇，向處理器3提供inPPS、inTIM信號；
[0040]時頻振蕩電路4，為處理器3、鎖相環電路5提供工作頻率；
[0041]處理器3，根據inPPS、inHM實現時間同步，向時鐘輸出電路11發送PPS、--Μ信號，向鎖相環電路5發送PPS並用SET設置頻率係數，可用CTL控制頻率輸出電路6的電平輸出模式，並向時標脈衝輸出電路8發送MARK信號；
[0042]鎖相環電路5，按照處理器3的SET設置頻率，輸出與PPS同相位的FRQ信號至處理器3和頻率輸出電路6 ；
[0043]頻率輸出電路6，將FRQ按照處理器3的CTL狀態控制輸出PFRQ信號，且PFRQ信號狀態可由LOCK鎖定；
[0044]鎖頻輸入電路7，將PLock信號狀態通過LOCK傳送至處理器3、頻率輸出電路6 ；
[0045]時標脈衝輸出電路8,依據處理器3的MARK輸出PMark信號；
[0046]人機接口電路10，與處理器3通信實現儀器的顯示和設置功能；
[0047]時鐘輸出電路11，根據處理器3的PPS、TIM實現時間同步並輸出包括IPPS的時間同步信號輸出。
[0048]請參考圖1，本實用新型可控時標頻率信號源I其中一個實施例,包括時標頻率電路2、時鐘輸入電路9、人機接口電路10、時鐘輸出電路11。
[0049]所述時標頻率電路2包括處理器3、時頻振蕩電路4、鎖相環電路5、頻率輸出電路
6、鎖頻輸入電路7、時標脈衝輸出電路8，處理器3的秒脈衝出口 31、設定值出口 33分別連接至鎖相環電路5的秒脈衝入口 51、設定值入口 53，時頻振蕩電路4的基頻端41連接至處理器3的基頻入口 32和鎖相環電路5的基頻入口 52，鎖相環電路5的頻率出口 54連接至處理器3的頻率入口 34和頻率輸出電路6的頻率入口 61，處理器3的控制出口 35、時標脈衝出口 37分別連接至頻率輸出電路6的控制入口 62、時標脈衝輸出電路8的時標脈衝入口 81，鎖頻輸入電路7的鎖頻出口 71連接至處理器3的鎖頻狀態入口 36和頻率輸出電路6的鎖頻入口 63 ;所述時鐘輸入電路9、人機接口電路10、時鐘輸出電路11分別與處理器3連接。
[0050]參見圖1、圖2、圖3，本實用新型可控時標頻率信號源1，若PFRQ信號為5Hz則At=0.2sec，若需採用指定時刻時標脈衝信號86判定(T+0.2sec)時刻的指定時刻頻率脈衝信號66並能判定隨機輸入的鎖頻信號上升沿76時刻，則埠信號1PPS、PFRQ、PMark,PLock之間實時響應的步驟介紹如下:
[0051]處理器3指定(T+0.2sec)時刻輸出指定時刻時標脈衝信號86服務的主程序步驟:
[0052]步驟100:設置指定時刻時標脈衝信號86的輸出時刻(T+0.2sec)，開放FRQ上升沿中斷服務入口 110、LOCK上升沿中斷服務入口 120;
[0053]步驟101:若收到IPPS上升沿則轉步驟102，否則等待；
[0054]步驟102 =PFRQ脈衝計數器置零，指向IPPS秒時間單位內PFRQ信號第O個脈衝；
[0055]步驟103:若當前時間值加I秒為時間T則轉步驟104，否則轉步驟101 ；
[0056]步驟104:若指向IPPS秒時間單位內PFRQ信號第I個脈衝(T+0.2sec)則轉步驟105，否則等待;
[0057]步驟105:時標脈衝出口 37發出MARK信號，轉步驟101。
[0058]處理器3的FRQ上升沿信號中斷服務程序步驟:
[0059]步驟110:處理器3收到FRQ上升沿信號；
[0060]步驟111 =PFRQ信號脈衝周期計時器清零並開始計時，PFRQ脈衝計數器加I指向當前PFRQ脈衝；
[0061]步驟112:中斷返回。
[0062]處理器3的LOCK上升沿信號中斷服務程序步驟:
[0063]步驟120:處理器3收到LOCK上升沿信號；
[0064]步驟121:讀取當前整秒時間值為T，讀取PFRQ脈衝計數器值為3，讀取PFRQ信號脈衝周期計時器值為At";
[0065]步驟122:得到輸入的鎖頻信號上升沿76時刻為(T + 3X At + At")並送人機接口電路10顯示，轉步驟112。
[0066]以上所述，僅為本實用新型的【具體實施方式】，但本實用新型的保護範圍並不局限於此，任何屬於本【技術領域】的技術人員在本實用新型揭露的技術範圍內，可輕易想到的變化或替換，都應涵蓋在本實用新型的保護範圍之內。因此，本實用新型的保護範圍應該以權利要求的保護範圍為準。
【權利要求】
1.一種可控時標頻率信號源，其特徵在於:包括時標頻率電路(2)、時鐘輸入電路(9)、人機接口電路(10)、時鐘輸出電路(11 )，所述時標頻率電路(2)包括處理器(9)、時頻振蕩電路(4 )、鎖相環電路(5 )、頻率輸出電路(6 )、鎖頻輸入電路(7 )、時標脈衝輸出電路(8 )，處理器(3)的秒脈衝出口(31)、設定值出口(33)分別連接至鎖相環電路(5)的秒脈衝入口(51)、設定值入口( 53 )，時頻振蕩電路(4 )的基頻端(41)連接至處理器(3 )的基頻入口( 32 )和鎖相環電路(5)的基頻入口(52)，鎖相環電路(5)的頻率出口(54)連接至處理器(3)的頻率入口(34)和頻率輸出電路(6)的頻率入口(61)，處理器(3)的控制出口(35)、時標脈衝出口(37)分別連接至頻率輸出電路(6)的控制入口(62)、時標脈衝輸出電路(8)的時標脈衝入口(81)，鎖頻輸入電路(7)的鎖頻出口( 71)連接至處理器(3)的鎖頻狀態入口( 36)和頻率輸出電路(6)的鎖頻入口(63);所述時鐘輸入電路(9)、人機接口電路(10)、時鐘輸出電路(11)分別與處理器(3)連接。
2.如權利要求1所述的可控時標頻率信號源，其特徵在於:所述處理器(3)、鎖相環電路(5)分別為不同的器件與迴路單元，或作為一體化單元。
【文檔編號】H03L7/18GK203747795SQ201320865321
【公開日】2014年7月30日 申請日期:2013年12月25日 優先權日:2013年12月25日
【發明者】陳宏 , 舒欣, 夏勇軍, 胡剛, 鄒坤顯, 蔡勇, 王晉 申請人:國家電網公司, 國網湖北省電力公司電力科學研究院, 武漢市豪邁電力自動化技術有限責任公司