具有減輕的擊穿現象的溝道型雙擴散金屬氧化物半導體電晶體的製作方法
2023-08-13 15:05:31 3
專利名稱：具有減輕的擊穿現象的溝道型雙擴散金屬氧化物半導體電晶體的製作方法
技術領域：
本發明一般涉及金屬氧化物半導體場效應(MOSFET)電晶體，具體地說，涉及具有溝道結構的雙擴散金屬氧化物半導體(DMOS)電晶體。
典型的分立型DMOS電路包括兩個或多個並行製造的單個的DMOS電晶體元件。各個DMOS電晶體元件共用一個公共的漏極接點(襯底)，同時它們的源極都利用金屬短路，它們的柵極都通過多晶矽短路。這樣，即使分立的DMOS電路用一個較小的電晶體的矩陣構成，它仍然能象單個的大電晶體那樣工作。對於分立DMOS電路來說，最好使電晶體矩陣通過柵極導通時，它的每個單元面積的導電能力最大化。
一種特殊類型的DMOS電晶體是所謂的溝道型DMOS電晶體，其中形成垂直的溝道，在源極和漏極之間延伸的溝道中形成柵極。覆有薄氧化物層並且填充有多晶矽的溝道允許更小的壓縮電流流過，從而提供更低的特定的導通電阻。在美國專利No.5,072,266、5,541,425和5,866,931中公開了一些溝道型DMOS電晶體的例子。
溝道型DMOS電晶體的一個問題是擊穿現象。當電晶體的溝道被耗盡時引起的擊穿現象，典型地在雪崩擊穿之前形成非破壞性的漏電流。已經發現擊穿現象在具有較高的電晶體元件密度的情況下特別有害，在高於大約18M/in2的密度時更加明顯。在引起擊穿現象的各種原因中，一個重要的原因發生在形成溝道柵極的過程中。特別是，在蝕刻溝道後，執行犧牲氧化步驟以使隨後將澱積薄氧化物層的溝道側壁平滑，隨後澱積薄氧化物層。在犧牲氧化步驟和氧化物澱積步驟的過程中，由於在高溫下進行的犧牲氧化步驟中摻雜材料(一般為硼)將矽與柵極氧化物隔離，摻雜材料從相鄰的溝道流失(所謂的p-體)。由於溝道的相對寬度隨著溝道所包圍的表面積增加，這個問題在高元件密度的情況下更加嚴重。
由於在多晶矽中使用的摻雜劑(一般為磷)能夠穿透柵極進入到p-體中，這將降低溝道中載流子的濃度，當澱積多晶矽以填充溝道時擊穿現象更加嚴重。隨著沿溝道的柵極氧化物層厚度的降低，這個問題更加嚴重。
美國專利No.5,072,266公開了一種用於製造溝道型DMOS電晶體的工藝步驟的常規順序。在該工藝中，在形成溝道前形成p-體溝道和源區。如上所述，但是，在形成溝道時，摻雜材料會從p-體中流失，加劇了擊穿現象。結果，必須增加溝道和p-體的深度以補償增加的擊穿現象。而且，由於在形成溝道柵極中使用的氧化步驟中在源區中產生的矽缺陷，在溝道形成的過程中也可以對源區產生不利影響。
美國專利No.5,468,982試圖通過在蝕刻並填充溝道柵極後形成p-體來減輕擊穿現象。但是，由於p-體的形成需要在高溫(一般為1100-1150℃)下進行的擴散步驟，所以這種方法不能令人完全滿意。高溫使得在填充溝道的多晶矽中的摻雜材料以更高的速度穿透柵極氧化物，從加重的擊穿現象。
因此，仍然需要一種製造能夠基本上減輕擊穿現象的溝道型DMOS電晶體的工藝。
本發明在去除構圖的溝道掩模之前完成了溝道形成步驟，由於構圖的溝道掩模用作頂層或阻擋層，所以防止了摻雜材料從p-體流失。這樣，減輕了擊穿現象。
根據本發明的另一個方面，導電電極由多晶矽形成。形成多晶矽導電電極的步驟可以包括澱積未摻雜多晶矽層，然後澱積摻雜的多晶矽層的步驟。由於未摻雜的多晶矽層用作緩衝層阻止摻雜材料通過絕緣層進入體區，所以這些步驟也能夠減輕擊穿現象。
圖2-7示出了根據本發明形成
圖1中的DMOS電晶體的工藝步驟的順序。
圖8示出了根據本發明的方法，當在去除溝道掩模前完全形成溝道時(實線)，和按照常規方法製造溝道時(虛線)，整個電晶體的摻雜濃度。
圖9示出了當溝道中僅僅填充摻雜的多晶矽時(虛線)，和當在摻雜的多晶矽後再沿溝道形成一層未摻雜的多晶矽時(實線)，整個電晶體的摻雜濃度。
如圖1所示的MOSFET具有定位在垂直方向的矩形溝道內的柵極。這一結構通常稱為溝道型垂直DMOSFET。因為漏極接點出現在襯底的背面或下面，並且從源極到漏極的溝道電流為垂直的，所以稱為「垂直」。這使得與彎折或彎曲的電流通路或寄生場效應結構有關的高電阻最小化。由於源區也擴散到在相反導電類型的較早擴散的體區的一部分上的外延材料中，上述器件也是雙擴散(用前綴「D」表示)。這種結構利用溝道側壁區域通過柵極控制電流，並且具有基本上垂直的電流。如上所述，這種器件特別適合用作其中使通過給定橫截面的矽的電流最小化的功率開關電晶體。
應該注意對於基本的電晶體操作，電晶體元件31的形狀不需要為六邊形，而更經常地，可以是任意的多邊形形狀。但是，正方形和正六邊形是最便於布線的。也可以，不具有如圖所示的封閉元件的幾何形狀，電晶體元件可以敞開或為條形。在上述的參考文獻中已經示出了各種電晶體元件的幾何形狀的例子。並且，還應該注意到在圖1和後面的圖中，僅僅示出了襯底、和襯底相連的摻雜區和溝道。為了清楚的目的，其它層，例如覆蓋絕緣層，柵極結構和導電互連都沒有示出，它們對於本領域的技術人員來說是已知的。
圖2-7示出了形成圖1示出的DMOS器件的步驟。在圖2中，N-摻雜外延層104在常規的N+摻雜襯底100上生長。30伏的器件的外延層104一般為5.5微米厚。接下來，在注入和擴散步驟中形成p-體區116。由於在整個襯底上均勻地進行p-體區注入，因此不需要掩模。p-體區是在40-60KEV注入的劑量為5.5×1013/cm2的硼。
在圖3中，通過用氧化物層覆蓋外延層104來形成掩模層，然後再按照現有技術那樣暴光並構圖以留下掩模部分120。掩模部分120用於限定溝道的定位。利用反應離子蝕刻將溝道124幹蝕刻穿過掩模開口到一定深度，該深度通常在從1.5到2.5微米的深度。
在圖4中，使各個溝道的側壁平滑。根據本發明，這一工藝步驟是在溝道掩模部分120仍然還在的時候進行的。首先，可以使用幹化學蝕刻來從溝道側壁上去除薄氧化物層(一般為大約500-1000埃)，以消除由於反應離子蝕刻工藝而引起的損失。接下來，在溝道124和掩模部分120上生長犧牲二氧化矽層150。通過緩衝氧化物蝕刻或HF蝕刻去除犧牲層150以及掩模部分120，使得所得到的溝道側壁儘可能的光滑。
因為本發明在去除構圖的溝道掩模之前完成了形成溝道的步驟，構圖的溝道掩模用作頂層或阻擋層，所以摻雜材料不會從p-體流失。相反，在前面提及的美國專利No.5,072,266中，在進行犧牲氧化物步驟之前去除溝道掩模，從而使得摻雜材料會從p-體流失。由於本發明避免了在現有技術中遇到的上述問題，減輕了溝道現象。
如圖5所示，然後在整個結構上澱積柵極氧化物層130使得其覆蓋溝道側壁和p-體116的表面。柵極氧化物層130一般的厚度為500-800埃。接下來，用多晶矽152填充溝道124。在澱積之前，多晶矽一般摻雜有氯化磷或注入有砷或磷以降低其電阻率，一般在20歐姆/米的範圍內。
在圖6中，蝕刻多晶矽層152以使其厚度最佳，並且暴露出柵極氧化物層130延伸在p-體116上的部分。接下來，利用光刻膠掩模工藝來形成構圖的掩模層160。構圖的掩模層160限定源區140。然後通過注入和擴散工藝形成源區140。例如，源區可以在80KEV注入砷達到8×1015到1.2×1016的範圍。在注入後，砷擴散到大約0.5微米的深度。最後，用常規方法去除掩模層160以形成圖7所示的結構。
通過在結構上形成和構圖BPSG層，限定與柵電極相連的BPSG區域來用常規方法完成溝道型DMOS電晶體。並且，在襯底的下表面上形成漏極接觸層。最後，使用焊盤掩模來限定焊盤接點。
圖8示出了當根據本發明，在去除溝道掩模前完全形成溝道時(實線)，和當按照現有技術製造溝道時(虛線)，整個電晶體的摻雜濃度。在曲線圖中示出了各種界面的定位。清楚地，模型表示當使用本發明的製造技術時，較少的摻雜材料從p-體流失，從而提供了較厚的p-體，使得減輕了擊穿現象。
圖9示出了當溝道中僅僅填充有摻雜的多晶矽時(虛線)，和當形成摻雜的多晶矽後又沿溝道形成未摻雜的多晶矽層時(實線)，整個電晶體的摻雜濃度。當層中設有摻雜的和未摻雜的多晶矽時，在p-體中的摻雜濃度更大，p-體更厚。
根據本發明的一個方面，通過在兩步工藝中用多晶矽填充溝道，可以減輕擊穿現象。在第一步驟中，沿溝道的側壁澱積一層摻雜的多晶矽層。然後，在澱積一層未摻雜的多晶矽層。一般地，摻雜的多晶矽層的厚度大於未摻雜的多晶矽層的厚度。例如，摻雜的多晶矽層和未摻雜的多晶矽層的厚度的比可以為7∶1，總厚度約為8,000埃。未摻雜的多晶矽層最好用作緩衝層來阻止摻雜材料穿過柵極氧化物層到p-體，從而進一步減輕擊穿現象。當在去除溝道掩模之前形成溝道時可以使用這兩步工藝。也可以，用兩層澱積工藝自身來減輕擊穿現象。也就是說，即使在形成溝道前去除溝道掩模時，溝道中也可以填充未摻雜的和摻雜的多晶矽。
儘管這裡具體示出了和描述了各種實施例，但是應該理解，在不背離本發明精神和範圍的情況下，對本發明所進行的各種修改和改變都被上述教導覆蓋，並且在所附權利要求的範圍內。例如，本發明的方法可以用於形成DMOS，其中各個半導體區域的導電類型與這裡描述的相反。
權利要求
1.一種形成溝道型DMOS電晶體元件的方法，包括以下步驟提供一第一導電類型的襯底；在襯底上形成第二導電類型的體區；形成至少限定一個溝道的掩模層；形成掩模所限定的溝道，所述溝道穿過體區和襯底延伸；沿著溝道形成絕緣層；在溝道中形成覆蓋在絕緣層上的導電電極；在體區中鄰近溝道的地方形成第一導電類型的源區；並且其中形成溝道的步驟包括蝕刻溝道的步驟和在去除限定溝道的掩模前利用犧牲氧化物層使溝道的側壁平滑的步驟。
2.根據權利要求1所述的方法，其中形成體區的步驟包括將摻雜劑注入和擴散到襯底中的步驟。
3.根據權利要求1所述的方法，其中形成溝道的步驟包括覆蓋在體區上形成構圖的掩模層的步驟。
4.根據權利要求1所述的方法，還包括在形成溝道後，去除犧牲氧化物層和構圖的掩模層的步驟。
5.根據權利要求1所述的方法，其中沿溝道形成絕緣層的步驟包括在溝道中澱積氧化物層的步驟。
6.根據權利要求1所述的方法，其中形成導電電極的步驟包括覆蓋絕緣層在溝道中澱積多晶矽的步驟。
7.根據權利要求6所述的方法，其中多晶矽包括摻雜材料。
8.根據權利要求6所述的方法，其中澱積多晶矽的步驟包括澱積一層未摻雜的多晶矽，然後再澱積一層摻雜的多晶矽的步驟。
9.根據權利要求1所述的方法，其中形成源區的步驟包括澱積構圖的掩模層和將摻雜劑注入和摻雜到體區的步驟。
10.一種形成溝道型DMOS電晶體元件的方法，包括以下步驟提供一第一導電類型的襯底；在襯底上形成第二導電類型的體區；形成至少限定一個溝道的掩模層；形成掩模所限定的溝道，所述溝道穿過體區和襯底延伸；沿著溝道形成絕緣層；覆蓋絕緣層在溝道中形成多晶矽導電電極；在與溝道相鄰的體區中形成第一導電類型的源區；其中形成多晶矽導電電極的步驟包括澱積一層未摻雜的多晶矽，然後澱積一層摻雜的多晶矽的步驟。
11.根據權利要求10所述的方法，其中形成體區的步驟包括將摻雜劑注入和擴散到襯底中的步驟。
12.根據權利要求10所述的方法，其中形成溝道的步驟包括覆蓋在體區上形成構圖的掩模層的步驟。
13.根據權利要求10所述的方法，還包括在形成溝道後，去除犧牲氧化物層和構圖的掩模層的步驟。
14.根據權利要求10所述的方法，其中沿溝道形成絕緣層的步驟包括在溝道中澱積氧化物層的步驟。
15.根據權利要求10所述的方法，其中形成溝道的步驟包括蝕刻溝道並且在去除限定溝道的掩模層之前利用犧牲氧化物層使溝道的側壁平滑的步驟。
16.根據權利要求10所述的方法，其中形成源區的步驟包括澱積構圖的掩模層和將摻雜劑注入並擴散到體區的步驟。
17.一種溝道型DMOS電晶體元件，包括第一導電類型的襯底；在襯底上的體區，所述體區具有第二導電類型；至少一個穿過體區和襯底延伸的溝道；沿溝道的絕緣層；在溝道中覆蓋絕緣層的導電電極，所述導電電極包括摻雜層和未摻雜層；以及在體區中與溝道相鄰的第一導電類型的源區。
18.根據權利要求17所述的DMOS電晶體元件，其中所述的導電電極包括一層未摻雜的多晶矽和一層摻雜的多晶矽。
19.根據權利要求17所述的DMOS電晶體元件，還包括澱積在與體區相反的襯底的表面上的漏極電極。
20.根據權利要求17所述的DMOS電晶體，其中所述的絕緣層是氧化物層。
全文摘要
一種形成溝道型DMOS電晶體的方法,所形成的溝道型DMOS電晶體具有減輕的擊穿現象。該方法開始先提供一第一導電類型的襯底。在襯底上形成第二導電類型的體區。形成至少限定一個溝道的掩模層。接下來,形成溝道和沿著溝道的絕緣層。然後在溝道中形成覆蓋在絕緣層上的導電電極。在體區中鄰近溝道的地方形成第一導電類型的源區。形成溝道的步驟包括蝕刻溝道的步驟和在去除限定溝道的掩模前利用犧牲氧化物層使溝道的側壁平滑的步驟。
文檔編號H01L21/02GK1384973SQ00812811
公開日2002年12月11日 申請日期2000年9月11日 優先權日1999年9月14日
發明者石甫淵, 蘇根政 申請人:通用半導體公司