一種256×256元MOS薄膜電阻陣驅動裝置及驅動工作方法與流程
2023-08-14 05:02:36 3
本發明屬於熱成像技術領域，具體涉及一種256×256元MOS薄膜電阻陣驅動裝置及驅動工作方法。
背景技術：
薄膜電阻陣是一種可以產生熱圖像的高精度、大規模集成的專用電子器件。它一般與光學系統、電子驅動系統、圖像計算機生成系統和機械系統等一同構成一種紅外場景產生系統。該系統是硬體在迴路仿真系統的一個重要組成子系統，主要應用於紅外成像系統的測試和仿真中，如飛彈位標器、紅外成像告警器和紅外成像觀測器等。目前，國外對該器件的設計、生產和使用進行了深入地研究，如美國的Honeywell和SBIR公司均有相關產品見諸於公開報導。美國軍方已經成功的建設了數個以薄膜電阻陣為核心部件的紅外場景產生系統，並投入到多種類型的紅外成像制導武器系統的測試、仿真和評估。
薄膜電阻陣用途的特殊性，使得國外對我國在該領域內的主要技術進行封鎖，如晶片製備技術、驅動技術等。目前我國已經開發出第二代的薄膜電阻陣晶片製備技術，並且基於該自主的專有技術生產出了薄膜電阻陣晶片。由於薄膜電阻陣的邏輯驅動與電氣接口不同於普通的CRT或液晶的驅動顯示接口，因此為了使得薄膜電阻陣晶片正常工作、顯示熱圖像，必須要有一套專用裝置對其驅動。現有的128*128元電阻陣驅動裝置解析度較低，不能適用於256*256元MOS薄膜電阻。因此，本發明提出一種用於驅動256×256元MOS薄膜電阻陣工作的專用裝置。
技術實現要素：
本發明所要解決的技術問題在於針對上述現有技術的不足，提供一種方便安裝使用、實時性、可靠性和準確性高及能用於多種試驗的256×256元MOS薄膜電阻陣驅動裝置。
為解決上述技術問題，本發明採用的技術方案是，一種256×256元MOS薄膜電阻陣驅動裝置，包括依次信號連接的圖像數據處理及發送板、圖像數據接收及驅動邏輯板和多路高速同步D/A陣列板，圖像數據處理及發送板與圖像數據接收及驅動邏輯板和多路高速同步D/A陣列板分開放置，圖像數據處理及發送板用於與圖像計算機總線或者接口相連接；多路高速同步D/A陣列板和圖像數據接收及驅動邏輯板均還用於與薄膜電阻陣相連接。
該圖像數據處理及發送板用於接收圖像計算機發送的待驅動的輻射亮度圖像數據並緩衝，將緩衝後的圖像數據進行非均勻和非線性校正，然後將校正後的圖像數據的進行驅動格式轉換，並傳輸驅動格式轉換後的圖像數據。
該圖像數據接收及驅動邏輯板用於接收圖像數據處理及發送板發送的圖像數據並緩衝，產生控制D/A陣列所需的驅動邏輯信號，並將該驅動邏輯信號與圖像數據同步傳輸給多路高速同步D/A陣列板；還用於：根據薄膜電阻陣的驅動邏輯時序要求，產生驅動薄膜電阻陣所需的時序邏輯信號。
該多路高速同步D/A陣列板用於接收圖像數據接收及驅動邏輯板發送的驅動邏輯信號和圖像數據，驅動多路D/A陣列同步工作，將圖像數據轉換為驅動薄膜電阻陣顯示的電壓信號，並傳輸至薄膜電阻陣。
進一步地，該圖像數據處理及發送板包括依次相連接的第一存儲器、非均勻性和非線性校正電路、格式轉換電路和高速通信發送接口；第一存儲器用於與計算機總線或者接口相連接，進行數據緩衝。
進一步地，該圖像數據處理及發送板設置於圖像計算機內或者與圖像計算機並列放置，圖像數據接收及驅動邏輯板和多路高速同步D/A陣列板並列放置於同一空間內。
進一步地，該非均勻性和非線性校正電路包括依次相連接的第一FPGA晶片、兩個雙埠RAM和第二FPGA晶片，兩個雙埠RAM並列設置，且分別獨立與第一FPGA晶片和第二FPGA晶片相連接；第一FPGA晶片用於完成圖像的非均勻性和非線性校正，並將校正後的數據交替寫入兩個雙埠RAM中，第二FPGA晶片從兩個雙埠RAM中交替讀取數據，並進行格式轉換，然後將轉換後的數據通過光纖高速通信接口發送給圖像數據接收及驅動邏輯板。
進一步地，該圖像數據接收及驅動邏輯板包括依次相連接的高速通信接收接口、第二存儲器、邏輯產生及D/A控制邏輯電路和邏輯電平轉換電路；邏輯產生及D/A控制邏輯電路的通道不少於32路；邏輯產生及D/A控制邏輯電路用於產生D/A陣列控制信號；邏輯電平轉換電路用於產生薄膜電阻陣邏輯驅動控制信號；高速通信接收接口與高速通信發送接口相連接。
進一步地，該邏輯產生及D/A控制邏輯電路包括設置於圖像數據接收及驅動邏輯板上的第三FPGA晶片，第三FPGA晶片用於從第二存儲器中提取圖像數據，產生D/A陣列控制信號，並將該控制信號與圖像數據同步送給D/A陣列，同時產生薄膜電阻陣的邏輯驅動控制信號。
進一步地，該高速通信發送接口和高速通信接收接口的有效數據傳輸速率不小於120MB/s。
本發明還公開了上述一種256×256元MOS薄膜電阻陣驅動裝置用於驅動薄膜電阻陣的工作方法，該方法如下：
該圖像數據處理及發送板接收圖像計算機發送的待驅動的輻射亮度圖像數據並緩衝，將緩衝後的圖像數據進行非均勻和非線性校正，然後將校正後的圖像數據的進行驅動格式轉換，並傳輸驅動格式轉換後的圖像數據；
該圖像數據接收及驅動邏輯板接收圖像數據處理及發送板發送的圖像數據並緩衝，產生控制D/A陣列所需的驅動邏輯信號，並將該驅動邏輯信號與圖像數據同步傳輸給多路高速同步D/A陣列板；同時根據薄膜電阻陣的驅動邏輯時序要求，產生驅動薄膜電阻陣所需的時序邏輯信號；
該多路高速同步D/A陣列板接收圖像數據接收及驅動邏輯板發送的驅動邏輯信號和圖像數據，驅動多路D/A陣列同步工作，將圖像數據轉換為驅動薄膜電阻陣顯示的電壓信號，並傳輸至薄膜電阻陣。
本發明一種256×256元MOS薄膜電阻陣驅動裝置具有如下優點：1.將圖像格式轉換及非均勻性和非線性校正使用硬體電路完成，保證了薄膜電阻陣可以以不小於100Hz的幀頻進行圖像數據刷新和驅動，提高了驅動的實時性、可靠性和準確性。2.將圖像格式轉換、非均勻性和非線性校正及薄膜電阻陣的邏輯產生及D/A陣列邏輯電路分離，使得整個薄膜電阻陣驅動裝置更加便於安裝使用。3.圖像數據處理及發送板與圖像數據接收及驅動邏輯板和多路高速同步D/A陣列板分開放置，可以將該裝置應用於多種試驗，既可以進行紅外探測系統的獨立試驗，也可以安裝在五軸轉臺上進行複雜的半實物仿真迴路試驗。4.存儲空間大，傳輸速度快。
附圖說明
圖1是本發明一種256×256元MOS薄膜電阻陣驅動裝置的結構示意圖；
圖2是本發明中圖像數據處理及發送板的結構示意圖；
圖3是本發明中圖像數據接收及驅動邏輯板以及與外部連接的結構示意圖；
其中：1.圖像數據處理及發送板；1-1.第一存儲器；1-2.非均勻性和非線性校正電路；1-3.格式轉換電路；1-4.高速通信發送接口；2.圖像數據接收及驅動邏輯板；2-1.第二存儲器；2-2.邏輯產生及D/A控制邏輯電路；2-3.邏輯電平轉換電路；2-4.高速通信接收接口；3.多路高速同步D/A陣列板；4.薄膜電阻陣；5.圖像計算機總線或者接口。
具體實施方式
本發明一種256×256元MOS薄膜電阻陣驅動裝置，如圖1所示，包括依次信號連接的圖像數據處理及發送板1、圖像數據接收及驅動邏輯板2和多路高速同步D/A陣列板3，圖像數據處理及發送板1與圖像數據接收及驅動邏輯板2和多路高速同步D/A陣列板3分開放置，圖像數據處理及發送板1用於與圖像計算機總線或者接口5相連接；多路高速同步D/A陣列板3和圖像數據接收及驅動邏輯板2均還用於與薄膜電阻陣4相連接。
上述圖像數據處理及發送板1用於接收圖像計算機發送的待驅動的輻射亮度圖像數據並緩衝，將緩衝後的圖像數據進行非均勻和非線性校正，然後將校正後的圖像數據的進行驅動格式轉換，並傳輸驅動格式轉換後的圖像數據。上述圖像數據接收及驅動邏輯板2用於接收圖像數據處理及發送板1發送的圖像數據並緩衝，產生控制D/A陣列所需的驅動邏輯信號，並將該驅動邏輯信號與圖像數據同步傳輸給多路高速同步D/A陣列板；還用於：根據薄膜電阻陣4的驅動邏輯時序要求，產生驅動薄膜電阻陣4所需的時序邏輯信號，即行時鐘信號、行選通信號、行復位信號、列時鐘信號、列選通信號和列復位信號。上述多路高速同步D/A陣列板3用於接收圖像數據接收及驅動邏輯板2發送的驅動邏輯信號和圖像數據，驅動多路D/A陣列同步工作，將圖像數據轉換為驅動薄膜電阻陣顯示的電壓信號，並傳輸至薄膜電阻陣4。圖像數據處理及發送板1設置於圖像計算機內或者與圖像計算機並列放置，圖像數據接收及驅動邏輯板2和多路高速同步D/A陣列板3並列放置於同一空間內。
如圖2所示，圖像數據處理及發送板1包括依次相連接的第一存儲器1-1、非均勻性和非線性校正電路1-2、格式轉換電路1-3和高速通信發送接口1-4；第一存儲器1-1用於與計算機總線或者接口相連接，進行數據緩衝。上述非均勻性和非線性校正電路1-2包括依次相連接的第一FPGA晶片、兩個雙埠RAM和第二FPGA晶片，兩個雙埠RAM並列設置，且分別獨立與第一FPGA晶片和第二FPGA晶片相連接；第一FPGA晶片用於完成圖像的非均勻性和非線性校正，並將校正後的數據交替寫入兩個雙埠RAM中，第二FPGA晶片從兩個雙埠RAM中交替讀取數據，並進行格式轉換，然後將轉換後的數據通過光纖高速通信接口發送給圖像數據接收及驅動邏輯板2。採用光纖通道，防電磁幹擾，範圍在30～50米。
如圖3所示，上述圖像數據接收及驅動邏輯板2包括依次相連接的高速通信接收接口2-4、第二存儲器2-1、邏輯產生及D/A控制邏輯電路2-2和邏輯電平轉換電路2-3；邏輯產生及D/A控制邏輯電路2-2的通道不少於32路；邏輯產生及D/A控制邏輯電路2-2用於產生D/A陣列控制信號；邏輯電平轉換電路2-3用於產生薄膜電阻陣邏輯驅動控制信號；高速通信接收接口2-4與高速通信發送接口1-4相連接。第一存儲器1-1和第二存儲器2-1均採用FIFO。高速通信發送接口1-4和高速通信接收接口2-4的有效數據傳輸速率不小於120MB/s。
本發明還公開了上述的一種256×256元MOS薄膜電阻陣驅動裝置用於驅動薄膜電阻陣的工作方法，該方法如下：
該圖像數據處理及發送板1接收圖像計算機發送的待驅動的輻射亮度圖像數據並緩衝，將緩衝後的圖像數據進行非均勻和非線性校正，然後將校正後的圖像數據的進行驅動格式轉換，並傳輸驅動格式轉換後的圖像數據。圖像數據接收及驅動邏輯板2接收圖像數據處理及發送板1發送的圖像數據並緩衝，產生控制D/A陣列所需的驅動邏輯信號，並將該驅動邏輯信號與圖像數據同步傳輸給多路高速同步D/A陣列板；同時根據薄膜電阻陣4的驅動邏輯時序要求，產生驅動薄膜電阻陣4所需的時序邏輯信號。多路高速同步D/A陣列板3接收圖像數據接收及驅動邏輯板2發送的驅動邏輯信號和圖像數據，驅動多路D/A陣列同步工作，將圖像數據轉換為驅動薄膜電阻陣顯示的電壓信號，並傳輸至薄膜電阻陣4。
本發明一種256×256元MOS薄膜電阻陣驅動裝置，將圖像格式轉換及非均勻性和非線性校正使用硬體電路完成，保證了薄膜電阻陣可以以不小於100Hz的幀頻進行圖像數據刷新和驅動，提高了驅動的實時性、可靠性和準確性。圖像數據處理及發送板1插在圖像生成裝置內或靠近圖像生成裝置放置；圖像生成裝置可以選用圖像計算機或其他的裝置，圖像數據接收及驅動邏輯板2和多路高速同步D/A陣列板3一起靠近薄膜電阻陣放置。分置式的放置方式，可以將該裝置應用於多種試驗，既可以進行紅外探測系統的獨立試驗，也可以安裝在五軸轉臺上進行複雜的半實物仿真迴路試驗。