一種減少淺溝槽隔離缺陷的方法
2023-08-13 11:02:31 1
專利名稱：一種減少淺溝槽隔離缺陷的方法
技術領域：
本發明涉及一種半導體集成電路製造中的半導體器件領域，特別涉及一種減少淺溝槽隔離缺陷的工藝方法。
背景技術：
高密度等離子體化學氣相澱積(HDP CVD)技術由於具有較好的填充能力，仍然廣泛應用於45nm以上的淺溝槽隔離(STI)填充。但由於高密度等離子體(HDP)是通過對有源區上方的二氧化矽薄膜進行等離子體的轟擊甚至是蝕刻而改變其形貌來擴大高密度等離子體化學氣相澱積(HDP CVD)的填充能力，因此對於不同結構的淺溝槽隔離(STI)需要進行一定周期的工藝調整來達到無空洞填充(void free)與無有源區Si損傷(clipping free)的平衡。當器件持續縮小至深亞微米的範圍時，柵極的寬度持續減小，從而造成作為隔離兩個MOS管的淺溝槽絕緣(STI)變得深且窄，尤其對高密度等離子體化學氣相澱積(HDP CVD)製程而言，高的深寬比意味著更高的填洞能力，更好的設備性能。早期製程中，工程師發現經過了淺溝槽隔離(STI)高密度等離子體(HDP)製程，在去除SiN之後，淺溝槽隔離(STI)原本填充作為絕緣層Si02表面，出現了不規則的孔洞。這些不規則的孔洞很容易導致後續製程中作為導體的多晶矽殘留其內而使本應相互隔離的 NMOSE和PMOSE連接導通，淺溝槽隔離(STI)失去原有的絕緣作用。因此，淺溝槽隔離(STI) 孔洞對產品良率的提升極具殺傷率。簡單而言，出現淺溝槽隔離(STI)孔洞是由於高密度等離子體化學氣相澱積(HDP CVD)中，用Si02填充溝道時，洞口被過早封死，在填充物Si02內部空洞現象。進一步深入研究，可以用業內衡量高密度等離子體化學氣相澱積(HDP CVD)工藝填孔能力的指標澱積刻蝕比(DS ratio)來解釋淺溝槽隔離(STI)孔洞形成機理。澱積刻蝕比(D/S ratio)= 總澱積速率/刻蝕速率=(淨澱積速率+刻蝕速率)/刻蝕速率。高密度等離子體(HDP)製程是採用邊澱積邊刻蝕的方法來填充介質。這裡的總澱積速率指的是在假定沒有刻蝕的條件下的澱積速率，而淨澱積速率則是在同步澱積和刻蝕過程中的澱積速率。實現對間隙的無孔填充的理想條件是在整個澱積過程中始終保持間隙的頂部開放以使反應物能進入間隙從底部開始填充，也就是說，我們希望在間隙的拐角處澱積刻蝕比為1，即淨澱積速率為零。對於給定的間隙來說，由於高密度等離子體化學氣相澱積(HDP CVD)工藝通常以 SiH4作為絕緣介質中Si的來源，而SiH4解離產生的等離子體對矽片表面具有很強的化學吸附性，導致總澱積速率在間隙的各個部位各向異性，在間隙拐角處的總澱積速率總是大於在間隙底部和頂部的總澱積速率，另一方面，刻蝕速率隨著濺射離子對於間隙表面入射角的不同而改變，最大的刻蝕速率產生於45°到70°之間，正好也是處於間隙拐角處。 如果間隙拐角處的澱積刻蝕比遠大於1，間隙的頂部會由於缺乏足夠的刻蝕而迅速關閉，在間隙內就會形成空洞，反之，如果間隙拐角處的澱積刻蝕比小於1，在間隙拐角處的過度刻蝕會產生剪斷效應破壞絕緣介質下的金屬層或抗反射塗層，嚴重者會導致漏電流和器件的失效
中國專利CN03119437. O涉及一種製造淺溝槽隔離結構(STI)的方法，是關於一種在半導體基底上，具有良好填溝能力的淺溝槽隔離結構製造方法。首先，在半導體基底上形成溝槽，並在該溝槽的底部與側壁依序形成內襯氧化物層與內襯氮化矽層；接著在該溝槽中順應性的沉積部分高密度電漿氧化物層(HDP oxide);接著，在半導體基底表面順應性的形成一多晶矽層，再將半導體基底進行熱處理以氧化該多晶矽層；接著將該半導體基底表面進行平坦化製程，以形成淺溝槽隔離結構(STI)。藉由該高密度電漿氧化物與氧化後的多晶矽層，可以在溝槽中形成填充良好無孔洞的隔離結構。中國專利CN200510056199涉及一種用於檢測缺陷的設備，包括半導體元件。在半導體元件中，通過正常狀態的絕緣膜，將導電薄膜構成在對延伸進半導體區域中的淺溝槽進行填充的STI (淺溝槽隔離)絕緣膜之上，從而淺溝槽沒有被處於缺陷狀態的STI絕緣膜完全或充分地填充。此外，該設備包括控制電路，對其配置以便響應檢測模式指示信號來設置檢測模式；第一施壓電路，對其配置以便在檢測模式中輸出第一電壓給導電薄膜；以及第二施壓電路，對其配置以便在檢測模式中輸出第二電壓給半導體區域。第一電壓高於第二電壓，並且第一電壓和第二電壓之間的電壓差足以在導電薄膜和處於缺陷狀態的半導體區域之間導致擊穿。在實際的工藝調整中，通常採用TEM來判定是否有損傷，但是由於內襯氧化物同 HDP氧化物性質相似，在TEM中很難分辨，因此很難判斷HDP製程是否已經損傷到了內襯氧化物甚至是有源區Si，只能通過大量的工藝微調來確定最佳工藝，這樣的工藝調整周期就相對比較長。
發明內容
鑑於上述問題，本發明的目的在於提供一種減少淺溝槽隔離缺陷的工藝方法，應用該方法可縮短高密度等離子體化學氣相澱積(HDP CVD)填充淺溝槽隔離(STI)的工藝調整周期，非常適於實用。本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明提出的一種減少淺溝槽隔離缺陷的工藝方法，該工藝步驟如下
1)進行有源區氧化物沉積，氮化矽(SIN)沉積，形成襯底；
2)進行淺溝槽隔離(STI)刻蝕；
3)進行淺溝槽隔離(STI)內襯氧化物層沉積；
4)進行含氮的等離子體處理；
5)進行淺溝槽隔離(STI)高密度等離子體沉積；
6)進行透射電鏡(TEM)空洞檢測；
7)如檢測結果不符合要求，則對工藝參數進行調整，再次實施步驟(5)淺溝槽隔離 (STI)高密度等離子體沉積；如檢測結果符合要求，則確認工藝參數，確定工藝流程。本發明的目的及解決其技術問題還可採用以下技術措施進一步實現
所述的含氮的等離子體為下列之一 N2，N20, NH3。所述步驟(4)進行含氮的等離子體處理，操作時間範圍為5 30秒。
4
所述步驟(4)進行含氮的等離子體處理，操作壓力範圍為2 Storr。所述步驟(4)進行含氮的等離子體處理，操作溫度範圍為300 500°C。所述步驟(4)進行含氮的等離子體處理，射頻電功率範圍為100 1000W。所述步驟(4)進行含氮的等離子體處理，噴頭與襯底間距離範圍為200 SOOmil。所述步驟(4)進行含氮的等離子體處理，氣體流量範圍為2000 20000SCCm。上述說明僅是本發明技術方案的概述，為了能夠更清楚了解本發明的技術手段， 而可依照說明書的內容予以實施，並且為了讓本發明的上述和其他目的、特徵和優點能夠更明顯易懂，以下特舉較佳實施例，詳細說明如下。
圖I繪示本發明涉及的一種減少淺溝槽隔離缺陷的方法的工藝流程圖。
具體實施例方式為更進一步闡述本發明為達成預定發明目的所採取的技術手段及功效，以下結合較佳實施例，對依據本發明提出的一種減少淺溝槽隔離缺陷的工藝方法，詳細說明如下。本發明的不同實施例將詳述如下，以實施本發明的不同的技術特徵，可理解的是， 以下所述的特定實施例的單元和配置用以簡化本發明，其僅為範例而不限制本發明的範圍。實施例I
首先進行有源區氧化物沉積，氮化矽(SIN)沉積，形成襯底；然後進行淺溝槽隔離 (STI)刻蝕；再進行淺溝槽隔離(STI)內襯氧化物層沉積；進行含氮的等離子體處理；
等離子體處理的條件如下
等離子體N20 (流量2000SCCM)
壓力3Torr 射頻電功率200W 噴頭與襯底間距離200Mil 溫度300°C 時間30秒
完成等離子體處理後進行淺溝槽隔離(STI)高密度等離子體沉積；再進行透射電鏡 (TEM)空洞檢測；如檢測結果不符合要求，則對工藝參數進行調整，再次實施淺溝槽隔離 (STI)高密度等離子體沉積；如檢測結果符合要求，則確認工藝參數，確定工藝流程。實施例2
首先進行有源區氧化物沉積，氮化矽(SIN)沉積，形成襯底；然後進行淺溝槽隔離 (STI)刻蝕；再進行淺溝槽隔離(STI)內襯氧化物層沉積；進行含氮的等離子體處理；
等離子體處理的條件如下
等離子體N20 (流量20000SCCM)
壓力3Torr 射頻電功率300W 噴頭與襯底間距離400Mil 溫度400°C時間10秒
完成等離子體處理後進行淺溝槽隔離(STI)高密度等離子體沉積；再進行透射電鏡 (TEM)空洞檢測；如檢測結果不符合要求，則對工藝參數進行調整，再次實施淺溝槽隔離 (STI)高密度等離子體沉積；如檢測結果符合要求，則確認工藝參數，確定工藝流程。實施例3
首先進行有源區氧化物沉積，氮化矽(SIN)沉積，形成襯底；然後進行淺溝槽隔離 (STI)刻蝕；再進行淺溝槽隔離(STI)內襯氧化物層沉積；進行含氮的等離子體處理；
等離子體處理的條件如下
等離子體N20 (流量5000SCCM)
壓力8Torr 射頻電功率1000W 噴頭與襯底間距離500Mil 溫度500°C 時間15秒
完成等離子體處理後進行淺溝槽隔離(STI)高密度等離子體沉積；再進行透射電鏡 (TEM)空洞檢測；如檢測結果不符合要求，則對工藝參數進行調整，再次實施淺溝槽隔離 (STI)高密度等離子體沉積；如檢測結果符合要求，則確認工藝參數，確定工藝流程。實施例4
首先進行有源區氧化物沉積，氮化矽(SIN)沉積，形成襯底；然後進行淺溝槽隔離 (STI)刻蝕；再進行淺溝槽隔離(STI)內襯氧化物層沉積；進行含氮的等離子體處理；
等離子體處理的條件如下
等離子體N20 (流量10000SCCM)
壓力8Torr 射頻電功率1000W 噴頭與襯底間距離800Mil 溫度500°C 時間20秒
完成等離子體處理後進行淺溝槽隔離(STI)高密度等離子體沉積；再進行透射電鏡 (TEM)空洞檢測；如檢測結果不符合要求，則對工藝參數進行調整，再次實施淺溝槽隔離 (STI)高密度等離子體沉積；如檢測結果符合要求，則確認工藝參數，確定工藝流程。實施例5
首先進行有源區氧化物沉積，氮化矽(SIN)沉積，形成襯底；然後進行淺溝槽隔離 (STI)刻蝕；再進行淺溝槽隔離(STI)內襯氧化物層沉積；進行含氮的等離子體處理；
等離子體處理的條件如下
等離子體N2 (流量2000SCCM)
壓力3Torr 射頻電功率200W 噴頭與襯底間距離200Mil 溫度300°C
6時間30秒
完成等離子體處理後進行淺溝槽隔離(STI)高密度等離子體沉積；再進行透射電鏡 (TEM)空洞檢測；如檢測結果不符合要求，則對工藝參數進行調整，再次實施淺溝槽隔離 (STI)高密度等離子體沉積；如檢測結果符合要求，則確認工藝參數，確定工藝流程。實施例6
首先進行有源區氧化物沉積，氮化矽(SIN)沉積，形成襯底；然後進行淺溝槽隔離 (STI)刻蝕；再進行淺溝槽隔離(STI)內襯氧化物層沉積；進行含氮的等離子體處理；
等離子體處理的條件如下
等離子體N2 (流量20000SCCM)
壓力3Torr 射頻電功率300W 噴頭與襯底間距離400Mil 溫度400°C 時間10秒
完成等離子體處理後進行淺溝槽隔離(STI)高密度等離子體沉積；再進行透射電鏡 (TEM)空洞檢測；如檢測結果不符合要求，則對工藝參數進行調整，再次實施淺溝槽隔離 (STI)高密度等離子體沉積；如檢測結果符合要求，則確認工藝參數，確定工藝流程。實施例7
首先進行有源區氧化物沉積，氮化矽(SIN)沉積，形成襯底；然後進行淺溝槽隔離 (STI)刻蝕；再進行淺溝槽隔離(STI)內襯氧化物層沉積；進行含氮的等離子體處理；
等離子體處理的條件如下
等離子體N2 (流量5000SCCM)
壓力8Torr 射頻電功率1000W 噴頭與襯底間距離500Mil 溫度500°C 時間15秒
完成等離子體處理後進行淺溝槽隔離(STI)高密度等離子體沉積；再進行透射電鏡 (TEM)空洞檢測；如檢測結果不符合要求，則對工藝參數進行調整，再次實施淺溝槽隔離 (STI)高密度等離子體沉積；如檢測結果符合要求，則確認工藝參數，確定工藝流程。實施例8
首先進行有源區氧化物沉積，氮化矽(SIN)沉積，形成襯底；然後進行淺溝槽隔離 (STI)刻蝕；再進行淺溝槽隔離(STI)內襯氧化物層沉積；進行含氮的等離子體處理；
等離子體處理的條件如下
等離子體N2 (流量10000SCCM)
壓力8Torr 射頻電功率1000W 噴頭與襯底間距離800Mil 溫度500°C時間20秒
完成等離子體處理後進行淺溝槽隔離(STI)高密度等離子體沉積；再進行透射電鏡 (TEM)空洞檢測；如檢測結果不符合要求，則對工藝參數進行調整，再次實施淺溝槽隔離 (STI)高密度等離子體沉積；如檢測結果符合要求，則確認工藝參數，確定工藝流程。實施例9
首先進行有源區氧化物沉積，氮化矽(SIN)沉積，形成襯底；然後進行淺溝槽隔離 (STI)刻蝕；再進行淺溝槽隔離(STI)內襯氧化物層沉積；進行含氮的等離子體處理；
等離子體處理的條件如下
等離子體NH3 (流量2000SCCM)
壓力3Torr 射頻電功率200W 噴頭與襯底間距離200Mil 溫度300°C 時間30秒
完成等離子體處理後進行淺溝槽隔離(STI)高密度等離子體沉積；再進行透射電鏡 (TEM)空洞檢測；如檢測結果不符合要求，則對工藝參數進行調整，再次實施淺溝槽隔離 (STI)高密度等離子體沉積；如檢測結果符合要求，則確認工藝參數，確定工藝流程。實施例10
首先進行有源區氧化物沉積，氮化矽(SIN)沉積，形成襯底；然後進行淺溝槽隔離 (STI)刻蝕；再進行淺溝槽隔離(STI)內襯氧化物層沉積；進行含氮的等離子體處理；
等離子體處理的條件如下
等離子體NH3 (流量20000SCCM)
壓力3Torr 射頻電功率300W 噴頭與襯底間距離400Mil 溫度400°C 時間10秒
完成等離子體處理後進行淺溝槽隔離(STI)高密度等離子體沉積；再進行透射電鏡 (TEM)空洞檢測；如檢測結果不符合要求，則對工藝參數進行調整，再次實施淺溝槽隔離 (STI)高密度等離子體沉積；如檢測結果符合要求，則確認工藝參數，確定工藝流程。實施例11
首先進行有源區氧化物沉積，氮化矽(SIN)沉積，形成襯底；然後進行淺溝槽隔離 (STI)刻蝕；再進行淺溝槽隔離(STI)內襯氧化物層沉積；進行含氮的等離子體處理；
等離子體處理的條件如下
等離子體NH3 (流量5000SCCM)
壓力8Torr 射頻電功率1000W 噴頭與襯底間距離500Mil 溫度500°C時間15秒
完成等離子體處理後進行淺溝槽隔離(STI)高密度等離子體沉積；再進行透射電鏡 (TEM)空洞檢測；如檢測結果不符合要求，則對工藝參數進行調整，再次實施淺溝槽隔離 (STI)高密度等離子體沉積；如檢測結果符合要求，則確認工藝參數，確定工藝流程。實施例12
首先進行有源區氧化物沉積，氮化矽(SIN)沉積，形成襯底；然後進行淺溝槽隔離 (STI)刻蝕；再進行淺溝槽隔離(STI)內襯氧化物層沉積；進行含氮的等離子體處理；
等離子體處理的條件如下
等離子體NH3 (流量10000SCCM)
壓力8Torr 射頻電功率1000W 噴頭與襯底間距離800Mil 溫度500°C 時間20秒
完成等離子體處理後進行淺溝槽隔離(STI)高密度等離子體沉積；再進行透射電鏡 (TEM)空洞檢測；如檢測結果不符合要求，則對工藝參數進行調整，再次實施淺溝槽隔離 (STI)高密度等離子體沉積；如檢測結果符合要求，則確認工藝參數，確定工藝流程。本發明在高密度等離子體化學氣相澱積(HDP CVD)填充淺溝槽隔離(STI)之前， 預先利用含氮元素的等離子體進行處理，使得STI內襯二氧化矽同後續高密度等離子體化學氣相澱積(HDP CVD)填充淺溝槽隔離(STI) 二氧化矽之間生成一層SiON界面層，可縮短高密度等離子體化學氣相澱積(HDP CVD)填充淺溝槽隔離(STI)的工藝調整周期，非常適於實用。通過說明，給出了具體實施方式
的特定結構的典型實施例。儘管上述發明提出了現有的較佳實施例，然而，這些內容並不作為局限。對於本領域的技術人員而言，閱讀上述說明後，各種變化和修正無疑將顯而易見。因此，所附的權利要求書應看作是涵蓋本發明的真實意圖和範圍的全部變化和修正。在權利要求書範圍內任何和所有等價的範圍與內容， 都應認為仍屬本發明的意圖和範圍內。
9
權利要求
1.一種減少淺溝槽隔離缺陷的工藝方法，其特徵在於該工藝步驟如下.1)進行有源區氧化物沉積，氮化矽(SIN)沉積，形成襯底；.2)進行淺溝槽隔離(STI)刻蝕；.3)進行淺溝槽隔離(STI)內襯氧化物層沉積；.4)進行含氮的等離子體處理；.5)進行淺溝槽隔離(STI)高密度等離子體沉積；.6)進行透射電鏡(TEM)空洞檢測；.7)如檢測結果不符合要求，則對工藝參數進行調整，再次實施步驟(5)淺溝槽隔離 (STI)高密度等離子體沉積；如檢測結果符合要求，則確認工藝參數，確定工藝流程。
2.如權利要求I所述的一種減少淺溝槽隔離缺陷的工藝方法，其特徵在於所述的含氮的等離子體為下列之一 N2，N20, NH3。
3.如權利要求I所述的一種減少淺溝槽隔離缺陷的工藝方法，其特徵在於所述步驟 (4)進行含氮的等離子體處理的操作時間範圍為5 30秒。
4.如權利要求I所述的一種減少淺溝槽隔離缺陷的工藝方法，其特徵在於所述步驟 (4)進行含氮的等離子體處理的操作壓力範圍為2 Storr。
5.如權利要求I所述的一種減少淺溝槽隔離缺陷的工藝方法，其特徵在於所述步驟 (4)進行含氮的等離子體處理的操作溫度範圍為300 500°C。
6.如權利要求I所述的一種減少淺溝槽隔離缺陷的工藝方法，其特徵在於所述步驟 (4)進行含氮的等離子體處理的射頻電功率範圍為100 1000W。
7.如權利要求I所述的一種減少淺溝槽隔離缺陷的工藝方法，其特徵在於所述步驟 (4)進行含氮的等離子體處理的噴頭與襯底間距離範圍為200 SOOmil。
8.如權利要求I所述的一種減少淺溝槽隔離缺陷的工藝方法，其特徵在於所述步驟(4)進行含氮的等離子體處理的氣體流量範圍為2000 20000sccm。
全文摘要
本發明提出的一種減少淺溝槽隔離缺陷的工藝方法，該工藝步驟如下1)進行有源區氧化物沉積，氮化矽(SIN)沉積，形成襯底；2)進行淺溝槽隔離(STI)刻蝕；3)進行淺溝槽隔離(STI)內襯氧化物層沉積；4)進行含氮的等離子體處理；5)進行淺溝槽隔離(STI)高密度等離子體沉積；6)進行透射電鏡(TEM)空洞檢測；7)如檢測結果不符合要求，則對工藝參數進行調整，再次實施步驟(5)淺溝槽隔離(STI)高密度等離子體沉積；如檢測結果符合要求，則確認工藝參數，確定工藝流程。本發明的工藝方法可縮短高密度等離子體化學氣相澱積(HDPCVD)填充淺溝槽隔離(STI)的工藝調整周期，非常適於實用。
文檔編號H01L21/66GK102610551SQ20111030974
公開日2012年7月25日 申請日期2011年10月13日 優先權日2011年10月13日
發明者張文廣, 徐強, 鄭春生, 陳玉文 申請人:上海華力微電子有限公司