寄生效應不敏感、低功耗的小增益開關電容積分器的製作方法

2023-09-17 20:40:00 1

專利名稱：寄生效應不敏感、低功耗的小增益開關電容積分器的製作方法
技術領域：
本發明涉及開關電容電路技術領域，尤其涉及一種寄生效應不敏感、 低功耗的小增益開關電容積分器。
背景技術：
開關電容積分器廣泛應用於各種電子信號處理系統中，如濾波器、數 據轉換器、傳感器網絡等。在一定集成電路工藝技術條件下，可精確實現
的最小電容受到限制，如在0.35um工藝下可精確實現的最小電容值為 O.lpF。這就很大程度限制了小增益係數開關電容積分器的實現。然而在 一些應用場合中，需要用到小增益的開關電容積分器，比如Sigma-Delta 數據轉換器反饋係數和零點優化係數，濾波器，數據轉換器等。傳統開關 電容積分器一般可實現大於1/20的增益係數。倘若要實現小於1/20的增 益係數並且積分電容取值一定時，就難以用精確的小電容值來實現準確的 小增益係數。除非，在維持積分器內採樣電^值不變的條件下，增加積 分電^M直才能實現小的增益係數，但是這樣不僅僅增加了電路面積，而 且使其增益的精確性變差。此外，為了降低開關電容積分器功耗，積分器 的設計採用了相應的低功耗設計技術，如開關型運算放大器技術。這種技 術只需要運算放大器在積分相位正常工作。本發明公開的開關電容積分器 不但能實現小比例增益係數，而且它對電容寄生效應不敏感，同時優化了 積分器電路面積，有效降低了電路的功耗。
傳統開關電容積分器電路包括 一個運算放大器、兩個電容和四個開 關。電路的一個工作周期包括兩個非重疊時鐘相位採樣相位cj)，，積分 相位ch ，如圖1所示。
傳統開關電容積分器電路如圖2所示。d是採樣電容，C2是積分電 容，VcM是輸入信號共模電壓，INCM是運算放大器輸入共模電壓，Vjn 是輸入電壓，VouT是輸出電壓，Op-amp是運算放大器，T是採樣時鐘周期，fs是採樣時鐘頻率。
傳統開關電容積分器的工作過程如下
1. 在採樣相位ch時，輸入電壓ViN被電容Q採樣。在釆樣相位(j^
結束時，d上存儲著一定的電荷。
2. 在積分相位(J)2時，採樣電容上的採樣信號被運算放大器傳遞到積
分電容C2上。
通過z域模型分析，傳統開關電容積分器的傳遞函數為
廠 c zl
進而，傳統開關電容積分器的時間常數為
1了
根據傳遞函數可得傳統開關電容積分器的增益為兩個電容的比值 d/C2。在0.35urn工藝下最小精確的電#值為0.lpF。電容C2取值為2pF, 那麼傳統開關電容積分器的最小增益取值只能精確到1/20左右。倘若要實 現增益係數為1/40的積分器，那只能通過增加積分電容C2到4pF來實現， 此時積分器採用的總電容為4.1pF,電路面積明顯增加。而且由於兩個電 容值匹配性變差，增益的精確性變差。然而，在某些應用場合，比如加法 器、Sigma-Delta數據轉換器等，積分電容C2並不能隨意增加，故傳統開 關電容積分器不能實現小的增益係數，因此正是這個缺點限制了它的應用 領域。
鑑於傳統開關電容積分器的缺點，現有技術中如K.NAGARAJ的"A Parasitic-Insensitive Area-Efficient Approach to Realizing Very Large Time Constants in Switched腸Capacitor Circuits"(《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS》P 1210-1216， VOL.36, N0.9, SEPTEMBER 1989)中介紹了一種改進的開關電容同相積分器，它與傳統的開關電容積 分器相比增加了一個額外電容C3，具體電路如圖3所示。改進後的開關電 容積分器的工作過程如下
1.在相位(JM時，電荷dVjN通過運算放大器傳遞到積分電容C2上。同時電容C3將在上個周期末釆樣保存的輸出電壓信號VOUT ( n-1)與積分
電容C2重新進行分配。
2.在相位(J)2時，電容d通過運算放大器從積分電容C2上吸取電荷。 同時電容C3採樣保存輸出電壓信號V0UT (n)，為下個周期轉換做準備。 通過z域模型分析，現有技術中的改進開關電容同相積分器的傳遞函數
為
formula see original document page 5
進而，現有技術中的改進開關電容同相積分器的時間常數為:
formula see original document page 5
為dC3/ C2(C2+C3)。同樣在0.35um工藝下最小電^值為O.lpF，電容 C2取值為2pF,那麼該開關電容積分器的最小增益取值能精確到1/420左 右。此時，d和C3取值都為O.lpF,積分器採用的總電容為2.2pF。然而， 在某些應用場合，為了降低積分器功耗而讓運算放大器只工作在半個周 期，另半個周期關閉運算放大器。但是，現有技術中的改進開關電容同相 積分器需要運算放大器整個周期都正常工作的。該技術中還提到T型網絡 的開關電容積分器，它可以實現小增益的開關電容積分器，而且只需運算 放大器正常工作半個周期，但是T型網絡開關電容積分器對電容寄生效應 比較敏感。

發明內容
本發明公開了一種寄生效應不敏感、低功耗的小增益開關電容積分器。
一種寄生效應不敏感、低功耗的小增益開關電容積分器，包括 帶有第一輸入端、第二輸入端和輸出端的運算放大器；
兩端分別與運算放大器的第一輸入端和輸出端相連的積分電容； 與運算放大器的第一輸入端相連的釆樣電容；所述的釆樣電容的第一端分別接有在採樣相位接通輸入電壓Vin的第 一開關和在積分相位接通輸入信號共模電壓VcM的第二開關，採樣電容 d的第二端分別接有在積分相位接通輸入信號共模電壓VCM的第三開關 和與運算放大器第一輸入端的連接的支路，該支路由相互串聯的在釆樣相
位接通的第四開關和在積分相位接通的第五開關構成；
設有第三電容C3，第三電容C3的第一端接入第四開關和第五開關之 間，第三電容C3的第二端分別接有在採樣相位接通輸入信號共模電壓VCM 的第六開關和在積分相位接通運算放大器第二輸入端共模電壓INCM的 第七開關。
輸入信號共才莫電壓VCM中所述的輸入信號指輸入電壓V!n處的輸入信號。
本發明公開了 一種寄生效應不敏感、低功耗的小增益開關電容積分 器。該電路包括 一個運算放大器Op-amp、三個電容和七個開關。電路 的一個工作周期包括兩個非重疊相位採樣相位(J)i和積分相位cJ)2。在電 路中，額外引入一個第三電容C3，使得開關電容積分器能夠實現小的增益 係數，獲得大的時間常數。
該電路功能的實現只需運算放大器正常工作在積分相位(1)2。積分器所 需要的非重疊相位時鐘可參見圖1。
整個開關電容積分器電路如圖4所示，運算放大器連結的虛線開關表
示可以讓運算放大器只正常工作在積分相位(J) 2。
該開關電容積分器電路相對於傳統開關電容積分器的優點是由於額 外引入一個電容，使得開關電容積分器能夠實現小的增益係數，並且在一 定集成電路工藝技術和小增益係數條件下，該電路很好地實現了電路面積 優化。同時，由於電路中沒有懸空節點，該開關電容積分器對電容寄生效
應不敏感。而且電路只需運算放大器正常工作在積分相位(J)2,因此積分
器的功耗明顯降低。本發明電路是一種寄生效應不敏感、低功耗的小增益 開關電容積分器。


圖1為現有技術中開關電容積分器電路工作周期示意圖，圖中顯示了非重
疊時鐘相位，其中採樣相位(clM)，積分相位(cj)》；
圖2傳統的開關電容積分器的電路圖3現有技術中的改進開關電容同相積分器的電路圖4為本發明的寄生效應不敏感、低功耗的小增益開關電容積分器電路圖。
具體實施例方式
本發明寄生效應不敏感、低功耗的小增益開關電容積分器工作過程如
下
1. 在採樣相位(i時，第一開關、第四開關和第六開關接通，輸入電
壓ViN被採樣電容C,和第三電容Q組成的串聯電容採樣。在採樣相位(J),
結束時，採樣電容d和第三電容C3上都存儲著一定的電荷。
2. 在積分相位(J)2時，第二開關、第三開關、第五開關和第七開關接 通，採樣電容d兩端被短路，其上電荷被清零。第三電容Q上的電荷被 運算放大器傳遞到積分電容C2上。這樣存在兩次增益縮小的過程，首先 是輸入信號被採樣電容C,和第三電容C3分配，實現了增益第一次縮小；
然後在積分相位只對第三電容C3上的電荷傳遞到積分電容C2上，實現了
增益第二次縮小。
通過z域才莫型分析，得到寄生效應不敏感、面積優化的小增益開關 電容積分器的傳遞函數為
c"q+C3)1-2-1 進而，寄生效應不敏感、低功耗的小增益開關電容積分器時間常
數為
w 乂
根據上述的傳遞函數，該小增益開關電容積分器的增益為比值dcv
(Q(d+C3))。同樣在0.35um工藝下最小電^l值為O.lpF，電容<:2取值為2pF,那麼該開關電容積分器的最小增益取值能精確到1/40左右。 此時，d和C3取值都為O.lpF，積分器採用的總電容為2.2pF。該積分 器電路在採樣相位ch時，關閉運算放大器；在積分相位cf)2讓其工作。 從而達到了減少運算放大器工作時間，減少電路功耗的目的。
本發明公開的寄生效應不敏感、低功耗的小增益開關電容積分器與傳 統的開關電容積分器在電路上相比，增加了一個額外的小電容和三個開 關，能實現增益為1/40以上的增益。它與現有^t支術中的改進開關電容積分 器相比，增加了四個開關，電路面積兩者相近，但本發明可以只讓電路中 運算放大器正常工作在積分相位cj)2相位，從而達到減少電路功耗的目的。 因此，本發明能夠突破集成電路工藝的限制，特別適用於小增益係數和低 功耗等領域，擴大了開關電容積分器的應用。
權利要求
1、一種寄生效應不敏感、低功耗的小增益開關電容積分器，包括帶有第一輸入端、第二輸入端和輸出端的運算放大器；兩端分別與運算放大器的第一輸入端和輸出端相連的積分電容(C2)；與運算放大器的第一輸入端相連的採樣電容(C1)；其特徵在於所述的採樣電容(C1)的第一端分別接有在採樣相位接通輸入電壓(VIN)的第一開關和在積分相位接通輸入信號共模電壓(VCM)的第二開關，採樣電容(C1)的第二端分別接有在積分相位接通輸入信號共模電壓(VCM)的第三開關和與運算放大器第一輸入端相連接的支路，該支路由相互串聯的在採樣相位接通的第四開關和在積分相位接通的第五開關構成；設有第三電容(C3)，第三電容(C3)的第一端接入第四開關和第五開關之間，第三電容(C3)的第二端分別接有在採樣相位接通輸入信號共模電壓(VCM)的第六開關和在積分相位接通運算放大器第二輸入端共模電壓(INCM)的第七開關。
全文摘要
本發明公開了小增益開關電容積分器，包括運算放大器、積分電容和採樣電容；採樣電容的第一端分別接有在採樣相位接通輸入電壓的第一開關和在積分相位接通輸入信號共模電壓的第二開關，採樣電容的第二端分別接有在積分相位接通輸入信號共模電壓的第三開關和與運算放大器第一輸入端的連接的支路，該支路由相互串聯的在採樣相位接通的第四開關和在積分相位接通的第五開關構成；第三電容的第一端接入第四開關和第五開關之間，第三電容的第二端分別接有在採樣相位接通輸入信號共模電壓的第六開關和在積分相位接通運算放大器第二輸入端共模電壓的第七開關。本發明積分器增益係數小且對電容寄生效應不敏感，降低了積分器的功耗。
文檔編號H03K19/00GK101534098SQ20091009767
公開日2009年9月16日 申請日期2009年4月16日 優先權日2009年4月16日
發明者吳曉波, 建 徐, 鋒 易, 趙夢戀 申請人:浙江大學;亞德諾半導體技術(上海)有限公司