實現偽隨機碼序列產生器自愈的裝置的製作方法
2023-09-18 05:33:15
專利名稱：實現偽隨機碼序列產生器自愈的裝置的製作方法
技術領域：
本發明涉及一種實現偽隨機碼序列產生器自愈的裝置。
背景技術：
在數字邏輯設計和系統設計中，常需要產生偽隨機碼來測試設備、加密擴頻等，偽隨機碼常具有廣泛的用途。在產生偽隨機碼的過程中，一般通過生成多項式構成的線性反饋移位寄存器來實現，在對應的狀態轉換圖中，都存在兩個狀態圈，其中一個為全0(不正常狀態)，餘下的構成一個大的狀態轉換圈(見圖1)，大的狀態轉換圈為有用的狀態轉換圈。在一般電路設計中，出現了全0狀態後不能自動恢復，必須通過復位等手段來進行。但在很多場合不允許對電路進行復位，因此該方法存在不能自動恢復到正常狀態的缺陷。
發明內容
本發明所要解決的技術問題是提供一種用於實現偽隨機碼序列(PRBS)產生器的自愈裝置，以克服基於上述通用方法存在的缺陷。
本發明是這樣實現的一種實現偽隨機碼序列產生器自愈的裝置，包括構成多項式的反饋移位寄存器，用於寄存狀態序列；反饋邏輯，將最後一個反饋移位寄存器的輸出和與之相隔的另一個反饋移位寄存器的輸出進行異或，其輸出反饋至第一個反饋移位寄存器的輸入；所述反饋移位寄存器的同步時鐘連接至CLK；其特徵在於還包括一對反相器在復位為全0狀態後，不改變邏輯關係，自動將全0狀態引出變為正常狀態圈中的一個狀態；一個或非邏輯門將邏輯為全0的異常狀態引入到正常狀態圈中的一個狀態；所述反饋移位寄存器的異步復位CLR連接至RESET。
所述反相器連接至任意一反饋移位寄存器的兩側，在復位後，全0狀態在反相器的作用下變為1，將全0的狀態圈轉到有用狀態圈，從而自動地進入到正常的狀態轉換圈。
對所有反饋移位寄存器的輸出相或非，將反相器之間寄存器為1的狀態引入到正常狀態圈。
所述反饋邏輯，對經異或的輸出和或非的輸出相或，其輸出反饋至第一個反饋移位寄存器的輸入，將反相器之間反饋移位寄存器為1、其它寄存器為全0的狀態變成有用狀態轉換圈上的一個分支。
所述一對反相器的第一反相器的輸出、第二反相器的輸入分別連接任一反饋移位寄存器的D輸入端、Q輸出端；所述一對反相器的第一反相器的輸入、第二反相器的輸出分別連接相鄰反饋移位寄存器的Q輸出端、D輸入端。
所述所有反饋移位寄存器的Q端輸出進行或非；所述反饋邏輯中的異或輸出與或非輸出再相或，其輸出連接至第一反饋移位寄存器的D輸入端。
本發明的效果解決了在電路上電復位後PRBS產生器不能啟動以及在電路運行中非正常行為導致內部寄存器為全0，以至於PRBS序列不能產生的問題，從而有效的對PRBS產生電路在進入無效狀態後進行自愈回復。
本發明可適用於所有產生偽隨機碼序列(PRBS)的數字電路，特別解決了電路上電復位後PRBS產生器不能啟動以及在電路運行中非正常行為導致內部寄存器為全0，以至於PRBS序列不能產生的問題。在電路上，通過增加兩個反相器和一個或非邏輯門就能有效地對PRBS產生器在進入無效狀態後進行自愈恢復，這是其它的功能類似的電路所不具備的優點。
圖1給出的是由線性反饋移位寄存器構成兩個狀態圈的示意圖(S0為全0狀態)；圖2給出的是將S0狀態成為有用狀態圈上一個分支的示意圖；圖3給出的是現有PRBS11的邏輯電路圖；圖4給出的是經過本發明改進後PRBS11的邏輯電路圖。
具體實施例方式
本發明所述實現PRBS產生器的自愈裝置由以下三個部件組成反饋移位寄存器，D0-D10，用於寄存狀態序列。
反相器INV0和INV1的作用或功能是當電路復位為全0後，在不改變傳統方法的邏輯情況下，同時能自動將全0狀態引出變為正常狀態圈中的一個狀態。
或非門NOR主要是將邏輯在為全0的異常狀態引入到正常狀態圈中的一個狀態上。
本發明的基本思想是通過在寄存器前後分別加上反相器INV0和INV1，保持原有的邏輯關係，但是在復位後，全0的狀態在INV1的作用下變為1，從而自動地進入到正常的狀態轉換圈。在原邏輯上增加一或非門，對所有狀態寄存器的輸出Q進行或非，目的是將反相器之間的寄存器為1(其它寄存器都為0)的狀態引入到正常狀態圈中。
下面結合附圖詳細講述本發明的實施方式本發明將用簡單有效的方法對PRBS產生器進行自愈設計。
第一，通過對設計中任意一反饋移位寄存器兩側同時加一反相器就可以將全0的狀態圈轉到有用狀態圈上來實現PRBS產生的自愈設計。該方法針對PRBS11、PRBS15、PRBS23等等均能有效自愈。
第二，將反饋邏輯設計D0在原來的基礎上與所有狀態寄存器的或非值相或，然後反饋至反饋點D0，就能將反相器INV0和INV1之間的寄存器為1(其它寄存器為全0)的狀態變成有用狀態轉換圈上的一個分支(見圖2)。
將以上兩種改進結合起來，便可以對PRBS產生電路進行自愈設計的改造。本發明對PRBS11、PRBS15、PRBS20、PRBS23等均有效。
以PRBS11為例D0的輸出Q端連接到D1的輸入D端，D1的輸出Q端與D2的輸入D端相連，D2的輸出Q端與D3的輸入D端相連，D3的輸出Q端與D4的輸入D端相連，D4的輸出Q端連接到反相器INV0的輸入上，INV0的輸出連接到D5的輸入D端，D5的輸出Q端連接到反相器INV1的輸入端；INV1的輸出端連接到D6的輸入D端，D6的輸出Q端連接到D7的輸入D端，D7的輸出Q端連接到D8的輸入D端，D8的輸出Q端連接到D9的輸入D端，D9的輸出Q端連接到D10的輸入D端。
D10的Q端輸出和D8的Q端輸出相異或輸出為XOR1，再將D0-D10的所有輸出Q端(對不同的PRBS方式相同)進行或非輸出為NOR1，將XOR1與NOR1相或輸出連接到D0的輸入D端。
本設計為全同步和帶全局異步復位的電路，D0-D10的時鐘都連接在CLK上，異步復位CLR都連接在RESET上。
綜上所述，本發明通過電路上增加兩個反相器和一個或非邏輯門就能有效地對PRBS產生電路在進入無效狀態後進行自愈恢復。這是其它的功能類似的電路所不具備的優點。
權利要求
1.一種實現偽隨機碼序列產生器自愈的裝置，包括構成多項式的反饋移位寄存器，用於寄存狀態序列；反饋邏輯，將最後一個反饋移位寄存器的輸出和與之相隔的另一個反饋移位寄存器的輸出進行異或，其輸出反饋至第一個反饋移位寄存器的輸入；所述反饋移位寄存器的同步時鐘連接至CLK；其特徵在於還包括一對反相器在復位為全0狀態後，不改變邏輯關係，自動將全0狀態引出變為正常狀態圈中的一個狀態；一個或非邏輯門將邏輯為全0的異常狀態引入到正常狀態圈中的一個狀態；所述反饋移位寄存器的異步復位CLR連接至RESET。
2.如權利要求1所述實現偽隨機碼序列產生器自愈的裝置，其特徵在於所述反相器連接至任意一反饋移位寄存器的兩側，在復位後，全0狀態在反相器的作用下變為1，將全0的狀態圈轉到有用狀態圈，從而自動地進入到正常的狀態轉換圈。
3.如權利要求1或2所述實現偽隨機碼序列產生器自愈的裝置，其特徵在於對所有反饋移位寄存器的輸出相或非，將反相器之間寄存器為1的狀態引入到正常狀態圈。
4.如權利要求1或2所述實現偽隨機碼序列產生器自愈的裝置，其特徵在於所述反饋邏輯，對經異或的輸出和或非的輸出相或，其輸出反饋至第一個反饋移位寄存器的輸入，將反相器之間反饋移位寄存器為1、其它寄存器為全0的狀態變成有用狀態轉換圈上的一個分支。
5.如權利要求1或2所述實現偽隨機碼序列產生器自愈的裝置，其特徵在於所述一對反相器的第一反相器的輸出、第二反相器的輸入分別連接任一反饋移位寄存器的D輸入端、Q輸出端；所述一對反相器的第一反相器的輸入、第二反相器的輸出分別連接相鄰反饋移位寄存器的Q輸出端、D輸入端。
6.如權利要求1或2所述實現偽隨機碼序列產生器自愈的裝置，其特徵在於所述所有反饋移位寄存器的Q端輸出進行或非；所述反饋邏輯中的異或輸出與或非輸出再相或，其輸出連接至第一反饋移位寄存器的D輸入端。
全文摘要
本發明涉及一種實現偽隨機碼序列產生器自愈的裝置，可適用於所有產生偽隨機碼序列的數字電路。該裝置是在數字電路中增加一對反相器，其在復位為全0狀態後，不改變邏輯關係，自動將全0狀態引出變為正常狀態圈中的一個狀態；一個或非邏輯門，將邏輯為全0的異常狀態引入到正常狀態圈中的一個狀態。本發明解決了在電路上電復位後PRBS產生器不能啟動以及在電路運行中非正常行為導致內部寄存器為全0，以至於PRBS序列不能產生的問題。從而有效的對PRBS產生電路在進入無效狀態後進行自愈回復。
文檔編號H03K19/173GK1555133SQ200410029508
公開日2004年12月15日 申請日期2004年3月18日 優先權日2003年12月29日
發明者成守紅, 尹輝, 楊衝, 汪光華 申請人:中興通訊股份有限公司