一種基於VPX平臺的綜合處理系統及軟體設計方法與流程

2023-09-17 19:47:00

本發明屬於數位訊號處理技術領域，具體涉及一種基於vpx平臺的綜合處理系統及軟體設計方法。

背景技術：

隨著精確制導飛行器系統工作任務和工作環境需求的不斷變化，對不同制導體制的綜合處理系統的通用化、小型化、可擴展性的要求越來越迫切。

傳統的綜合處理系統多採用dsp+fpga的架構實現，fpga主要完成接口和時序控制，dsp主要完成流程控制和複雜算法的實現。板卡主處理晶片的布局布線和數據交互過程相對比較複雜。dsp在進行多任務管理時，需要設置大量中斷寄存器、任務調度不靈活、實時性差。綜合處理系統往往針對某種特定製導體制的應用需求設計，系統架構的硬體成本相對較高，應用環境適應性和可擴展能力差。

vpx是由vita組織制定的用以滿足惡劣環境下高可靠，高帶寬要求的下一代高級計算平臺標準，模塊間定義了srio、pciexpress、fobrechannel、infiniband、hyper-transport、10gb乙太網等高速串行總線，傳輸速率高達30gb雙核armcortextm-a9處理器ps，並且具有超強的數據處理能力，因此基於vpx架構的通用加固計算機很適用於新一代精確制導飛行器的數據處理系統。

技術實現要素：

針對技術上面臨的缺點和不足，本發明的目的在於提供一種基於vpx平臺的綜合處理系統，包括設有多個插槽的背板，其特徵在於，所述系統為基於標準vpx總線的子母板架構，包括母板和子板，其中所述母板為交換接口板，所述子板為擴展接口板，母板和子板通過xmc連接器進行連接，母板和子板通過x4srio總線通信；所述多個插槽可接插多個其它板卡，所述背板實現所述綜合處理系統內的母板、子板與其它板卡的通信；

所述交換接口板基於母板zynq-7000處理器、母板soc晶片和srio交換晶片及乙太網交換晶片，主要用於實現整個系統的數據交換和綜合控制，所述母板zynq-7000處理器為fpga+arm架構，母板雙核armcortextm-a9處理器ps和母板可編程邏輯pl集成到一個單獨晶片上，通過內部axi總線實現母板雙核armcortextm-a9處理器ps和母板可編程邏輯pl的高速數據通信；所述母板soc晶片為fpga+arm架構，主要接口包括母板srio、mlvds、sgmii、jtag、i2c、qspi、pmbus、can、母板rs422；

所述擴展接口板是交換模塊的擴展接口子板，所述擴展接口板基於子板zynq-7000處理器和子板soc晶片，主要用於實現對交換模塊進行接口擴展，所述子板zynq-7000處理器為fpga+arm架構，子板雙核armcortextm-a9處理器ps和子板可編程邏輯pl集成到一個單獨晶片上，通過內部axi總線實現子板雙核armcortextm-a9處理器ps和子板可編程邏輯pl的高速數據通信；所述子板soc晶片為fpga+arm架構，主要接口包括子板srio、cameralink、1553b和子板rs422；

所述母板zynq-7000處理器和子板zynq-7000處理器內的母板、子板雙核armcortextm-a9處理器ps和母板、子板可編程邏輯pl運行的軟體根據接口類型和處理能力進行任務劃分，可進行多任務調度與計算節點動態分配；

所述母板、子板雙核armcortextm-a9處理器ps運行vxworks實時作業系統。

優選地，所述母板、子板雙核armcortextm-a9處理器ps以及母板、子板可編程邏輯pl運行的軟體根據所述系統的接口類型和處理能力編寫不同內容燒寫到所述系統內實現所述系統按需重構。

可選地，所述綜合處理系統還通過所述多插槽背板連接通用信號處理板，通過所述cameralink接口外接光學探測器，構建光學導引系統，用於光學制導的綜合處理，實現完整的光學導引系統的流程控制和信號處理；

所述通用信號處理板採用多片dsp6678多核處理器的處理架構。

可選地，所述綜合處理系統還通過所述多插槽背板連接多通道ad/da板和通用信號處理板，並通過外接天線前端，構建雷達導引系統，實現完整的雷達導引系統的流程控制和信號處理；

所述多通道ad/da板集成多通道ad/da和fpga處理器。

如前所述的一種基於vpx平臺的綜合處理系統的軟體設計方法，其特徵在於，所述綜合處理系統軟體根據所述綜合處理系統的接口類型和處理能力進行任務劃分並進行多任務調度與計算節點動態分配，進行複雜的流程控制，算法的可並行化運算的部分可結合母板、子板可編程邏輯pl的資源使用情況和母板、子板雙核armcortextm-a9處理器ps的處理能力將算法拆分成不同的子模塊由兩者協同運算，通過母板、子板雙核armcortextm-a9處理器ps與母板、子板可編程邏輯pl之間的高速接口中間結果的交互，滿足所述綜合處理系統的實時性並降低算法實現難度的需求，提升處理性能。

具體地，所述綜合處理系統軟體包括實現與控制系統、天線前端、遙測系統、數據記錄裝置及vpx平臺其它板卡間的通信，還包括實現命令解析與應答、總體流程控制的任務，相應地所述綜合處理系統軟體包括與控制系統通信模塊、與天線前端通信模塊、與遙測系統通信模塊、與數據記錄裝置通信模塊、與其它板卡通信模塊：

與控制系統通信模塊，綜合處理系統軟體與控制系統通過通用串行總線進行通信；子板可編程邏輯pl主要實現總線接口控制任務及與片內子板雙核armcortextm-a9處理器ps之間的數據交互；子板雙核armcortextm-a9處理器ps主要實現數據格式轉換及與片內子板可編程邏輯pl數據交互，將收到的有效數據封裝成協議規定長度的srio消息發送給母板zynq-7000處理器，將母板zynq-7000處理器發送的srio消息中的數據包提取後經片內子板可編程邏輯pl控制接口晶片發送至控制系統；母板可編程邏輯pl主要實現srio總線接口控制任務及母板可編程邏輯pl和母板雙核armcortextm-a9處理器ps之間的數據交互；母板雙核armcortextm-a9處理器ps主要實現指令解析並根據指令解析結果，執行模板數據加載、實時參數解算和分發，通信流程控制，完成信息綜合與指令應答工作流程；母板雙核armcortextm-a9處理器ps同時完成與片內母板可編程邏輯pl之間的數據交互，將命令應答信息封裝成協議規定長度的srio消息經片內母板可編程邏輯pl發送至子板zynq-7000處理器；

與天線前端通信模塊，綜合處理系統軟體與天線前端採用通用串行總線通信，採用hdlc通信協議；母板雙核armcortextm-a9處理器ps根據命令解析結果，根據總體流程控制和天線前端進行通信，將命令幀通過片內母板可編程邏輯pl發送至天線前端，將收到的天線前端返回的命令應答幀中提取有效信息，根據天線前端工作時序完成總體流程控制，流程執行完成後將信息綜合後打包成總線消息返回控制系統；母板可編程邏輯pl實現與天線前端通信的hdlc協議，將母板雙核armcortextm-a9處理器ps發送的命令幀按照hdlc協議發送給天線前端，將天線前端按照hdlc協議返回的命令應答幀通過內部接口發送給母板雙核armcortextm-a9處理器ps進行數據幀有效性判斷和信息提取；

與遙測系統通信模塊，綜合處理系統軟體與遙測系統通過通用串行總線進行通信，採用hdlc通信協議；子板可編程邏輯pl實現與遙測系統通信的hdlc協議，接收並解析遙測系統按照hdlc協議定時發送的請求幀；子板可編程邏輯pl將通過子板雙核armcortextm-a9處理器ps處理獲取的需要通過遙測下傳的數據打上時標信息後按照hdlc協議送給至遙測系統，若子板雙核armcortextm-a9處理器ps處理無需要下傳的數據則下傳遙測數據幀為只包含時標信息的全零幀；

與數據記錄裝置通信模塊，綜合處理系統軟體與數據記錄裝置通過乙太網進行通信，採用udp通信協議；母板zynq-7000處理器rgmii接口通過phy晶片實現sgmii與rgmii接口轉換後與乙太網交換晶片相連接；母板雙核armcortextm-a9處理器ps通過乙太網交換晶片路由後實現與數據記錄裝置的通信；綜合處理系統配電工作後，當收到其它板卡發送的doorbell通知一幀記錄數據發送完成後，母板雙核armcortextm-a9處理器ps控制將ddr3緩存的記錄數據和對應的輔助信息、控制系統發送的命令按照udp協議發送至數據記錄裝置；

與其它板卡通信模塊，綜合處理系統軟體運行的綜合處理系統與其它板卡通過vpx平臺的背板連接，綜合處理系統與其它板卡之間，以及其它板卡之間均通過srio高速總線完成通信；母板雙核armcortextm-a9處理器ps主要完成srio總線數據存儲空間分配，根據接收數據的srio地址和doorbell類型從ddr3中讀取數據完成數據轉發和數據處理；母板可編程邏輯pl主要完成srio接口控制及與母板雙核armcortextm-a9處理器ps的數據交互，根據母板雙核armcortextm-a9處理器ps分配的地址空間控制將收到的數據存儲的外掛的ddr3存儲器中；母板雙核armcortextm-a9處理器ps根據總體流程控制將需要發送給相應其它板卡的數據經由母板可編程邏輯pl發送至srio交換晶片，srio交換晶片根據源id和目標id路由後經由vpx平臺背板發送至相應的其它板卡。

可選地，所述綜合處理系統軟體還包括圖像壓縮模塊，母板zynq-7000處理器根據接收數據的srio地址和doorbell類型判斷將收到其它板卡發送的圖像數據經srio總線傳送至子板zynq-7000處理器；子板雙核armcortextm-a9處理器ps將接收到的圖像數據進行分塊處理，圖像分塊完成後，根據片內子板可編程邏輯pl發送的中斷請求依此將圖像數據塊發送至子板可編程邏輯pl進行二階daubechies5/3提升小波變換；一階小波變換形成的lh1、hl1子帶和二階小波變換形成的hh2、lh2、hl2、ll2子帶使用不同量化步長進行量化處理後發送給片內子板雙核armcortextm-a9處理器ps；子板雙核armcortextm-a9處理器ps採用spiht算法對各子帶小波係數進行編碼。

可選地，所述綜合處理系統軟體還包括數據編幀模塊，子板雙核armcortextm-a9處理器ps將圖像壓縮碼流數據增加壓縮碼流幀頭、圖像塊號、spiht算法參數、碼流長度和碼流數據打包成壓縮碼流數據幀；將成像期間收到的慣導數據增加幀頭和幀數信息後打包成慣導數據幀；將收到的其它板卡發送的的算法運行中間結果、系統關鍵狀態信息、其它輔助信息等增加幀頭、數據長度信息後打包為狀態檢測數據幀。

可選地，所述綜合處理系統軟體還包括bit檢測模塊。

本發明的一種基於vpx平臺的綜合處理系統，為基於標準vpx總線的母、子板架構，母板為交換接口板，子板為擴展接口板，母板基於母板zynq-7000處理器、母板soc晶片和srio交換晶片及乙太網交換晶片，子板基於子板zynq-7000處理器和子板soc晶片；母板、子板zynq-7000處理器是xilinx新一代的soc晶片，雙核armcortextm-a9處理器ps和xilinx的可編程邏輯pl集成到一個單獨晶片上，通過內部axi總線實現雙核armcortextm-a9處理器ps和可編程邏輯pl的高速數據通信，即子板為系統的接口擴展，擁有豐富的擴展能力，可以通過更換不同功能的子板滿足不同場景的應用需求，同時還可以通過燒寫不同軟體實現系統重構，系統具有很強的靈活性，適用範圍廣泛，即模塊實現「貨架化」，可根據應用需求快速搭建針對特定製導應用背景的綜合處理系統。例如，綜合處理系統+通用信號處理板構成光學制導體制的綜合信號處理系統，通過cameralink接口外接光學探測器構成光學導引系統，可滿足目前光學制導體制精確制導飛行器平臺的應用需求。

本發明的系統及軟體設計方法通用性好。依託於通用vpx平臺，採用模塊化設計，具體包括與天線前端通信模塊、與控制系統通信模塊、與遙測系統通信模塊、與數據記錄裝置通信模塊、與其它板卡通信模塊、圖像壓縮模塊、數據編幀模塊等，軟體功能模塊可裁剪、模塊可移植性強、功能擴展方便，能夠滿足精確制導飛行器vpx平臺目前和後續功能擴展綜合信息處理的需求。

本發明的系統及軟體設計方法運行效率高。綜合處理系統軟體運行於母、子板的zynq-7000處理器上，zynq-7000處理器採用雙核arm+fpga架構，集合了兩種處理器的優勢。基於vxworks實時作業系統的雙核arm調度和運算能力強，主要完成命令解析、總體流程控制、圖像分塊和spiht編碼運算、數據編幀等功能。fpga接口控制和實時運算能力強，主要完成接口控制、數據格式轉換、hdlc協議、二階daubechies5/3提升小波變換等功能，充分發揮處理器內核架構的優勢，軟體可開展協同設計，數據在母、子板間或zynq-7000處理器(晶片)內交互，軟體運行效率高。

本發明的系統及軟體設計方法可靠性高。軟體運行於交換接口板和擴展接口板的zynq-7000處理器上，軟體通過外部接口獲取數據後在晶片內完成數據解析、數據傳輸、中間結果交互等，母、子板處於同一金屬結構組件內且板卡內、不同板卡之間、母、子板組件與其它板卡的數據交互相對減少，降低了受電磁環境幹擾的概率，有效提高軟體執行的可靠性和抗幹擾能力。

本發明的系統及軟體設計方法體積小。擴展接口板和交換接口板為母、子板結構，母、子板通過xmc組件相連接，混裝為同一組件。母板和子板主要通過srio總線進行信息交互，綜合信息處理軟體各功能模塊分別運行於子板和母板的zynq-70000處理器(晶片)中，組件硬體體積小，結構簡單、集成度高、便於維護。

本發明的系統及軟體設計方法提供了一種基於zynq-7000處理器的圖像壓縮算法實現方法，將圖像壓縮算法進行模塊化分割，分割後的子模塊分別在可編程邏輯pl和雙核armcortextm-a9處理器ps中執行。可編程邏輯pl實現二級daubechies5/3提升小波變換，通過預測和更新模塊復用，行/列變換模塊分時復用完成多級小波變換，實現了軟體模塊化設計，節省了硬體資源。雙核armcortextm-a9處理器ps進行圖像分塊和spiht編碼運算，將壓縮碼流數據和算法參數編幀後通過遙測系統下傳。雙核armcortextm-a9處理器ps和可編程邏輯pl協同運算從而在滿足圖像壓縮實時性需求的同時降低算法實現的複雜度。

本發明的系統及軟體設計方法提供的軟體設計存在多種類型接口並和多個系統進行數據交互，利用vxworks實時作業系統高效實時的多任務內核完成多任務實時調度從而實現複雜的總體流程控制，通過合理設置任務的優先級保證模板數據加載、實時參數解算和分發、大容量高速數據傳輸、命令解析、控制與天線前端及處理機其它板卡通信、信息綜合及命令應答等多任務調度的高效性和響應的及時性。

附圖說明

圖1為本發明實施例提供的綜合處理系統的硬體平臺及接口圖；

圖2為本發明實施例提供的母板、子板zynq-7000處理器系統架構圖；

圖3為本發明實施例提供的1553b數據打包格式；

圖4為本發明實施例提供的1553b命令解析流程圖；

圖5為本發明實施例提供的hdlc協議實現框圖；

圖6為本發明實施例提供的與天線前端通信流程簡圖；

圖7為本發明實施例提供的二階小波變換示意圖；

圖8為本發明實施例提供的二階daubechies5/3小波變換流程簡圖；

具體實施方式

下面結合附圖對本發明的具體實施方式作進一步說明。在此需要說明的是，對於這些實施方式的說明用於幫助理解本發明，但並不構成對本發明的限定。

實施例一

如圖1為本發明的綜合處理系統的硬體平臺及接口圖。依託通用vpx平臺(即vpx處理機)，以母板交換接口板和子板擴展接口板為載體，兩塊板卡各有一個zynq-7000系列的處理器，母板、子板zynq-7000處理器的系統架構見圖2。zynq-7000處理器的最主要的特色是將雙核armcortextm-a9處理器ps和xilinx7可編程邏輯pl集成到一個單獨晶片上。從而將arm處理系統和與xilinx7系列可編程邏輯完美地結合在一起，使用戶可以創建獨特而強大的設計。

zynq-7000處理器系統雙核armcortextm-a9處理器ps部分除了包括雙核的a9內核外，還包括了片上存儲器、外部存儲器接口和一系列豐富的i/o外設。這些外設主要包括ddr3顆粒內存、jtag接口、uart接口、usb接口、can總線接口、i2c總線接口、spi總線接口、xadc接口、tf卡插槽和乙太網接口等。而可編程邏輯pl部分則是提供了更好的靈活性和可擴展性，它可以根據用戶定製的邏輯完成信號的實時處理和高速傳輸。

本實施例的一種基於vpx平臺的綜合處理系統，包括設有多個插槽的背板，所述系統為基於標準vpx總線的母、子板架構，包括母板和子板，其中所述母板為交換接口板，所述子板為擴展接口板，母板和子板通過xmc連接器進行連接，母板和子板通過x4srio總線通信；所述多個插槽可接插多個其它板卡，所述背板實現所述綜合處理系統內的母板、子板與其它板卡的通信；

交換接口板基於母板zynq-7000處理器、母板soc晶片和srio交換晶片及乙太網交換晶片，主要用於實現整個系統的數據交換和綜合控制，所述母板zynq-7000處理器為fpga+arm架構，母板雙核armcortextm-a9處理器ps和母板可編程邏輯pl集成到一個單獨晶片上，通過內部axi總線實現母板雙核armcortextm-a9處理器ps和母板可編程邏輯pl的高速數據通信；所述母板soc晶片為內部集成的fpga+arm架構，主要接口包括母板srio、mlvds、sgmii、jtag、i2c、qspi、pmbus、can、母板rs422；

擴展接口板是交換模塊的擴展接口子板，該板卡基於子板zynq-7000處理器和子板soc晶片，主要用於實現對交換模塊進行接口擴展，所述子板zynq-7000處理器為fpga+arm架構，子板雙核armcortextm-a9處理器ps和xilinx的子板可編程邏輯pl集成到一個單獨晶片上，通過內部axi總線實現子板雙核armcortextm-a9處理器ps和子板可編程邏輯pl的高速數據通信；所述子板soc晶片為內部集成的fpga+arm架構，主要接口包括子板srio、cameralink、1553b和子板rs422；

母板zynq-7000處理器和子板zynq-7000處理器內的母板、子板雙核armcortextm-a9處理器ps和xilinx的母板、子板可編程邏輯pl運行的軟體根據接口類型和處理能力進行任務劃分，可進行多任務調度與計算節點動態分配；

母板、子板雙核armcortextm-a9處理器ps運行vxworks實時作業系統。

母板、子板雙核armcortextm-a9處理器ps以及母板、子板可編程邏輯pl運行的軟體根據所述系統的接口類型和處理能力編寫不同內容燒寫到所述系統內實現所述系統按需重構。

本發明的綜合處理系統還還通過所述多插槽背板連接通用信號處理板，通過所述cameralink接口外接光學探測器，構建光學導引系統，用於光學制導的綜合處理，實現完整的光學導引系統的流程控制和信號處理。可滿足目前光學制導體制精確制導飛行器平臺的應用需求)

通用信號處理板採用多片dsp6678多核處理器的處理架構，滿足目前高速信號處理的能力需求。

綜合處理系統還通過所述多插槽背板連接多通道ad/da板和通用信號處理板，並通過外接天線前端，構建雷達導引系統，實現完整的雷達導引系統的流程控制和信號處理，可滿足目前雷達制導體制精確制導飛行器平臺的應用需求。多通道ad/da板集成多通道ad/da和fpga處理器，滿足目前高速信號處理的能力需求。

實施例二

如前實施例一所述的一種基於vpx平臺的綜合處理系統的軟體設計方法，以此方法設計的綜合處理系統軟體根據所述綜合處理系統的接口類型和處理能力進行任務劃分和任務管理，並進行多任務調度與計算節點動態分配，進行複雜的流程控制，複雜的算法的可並行化運算的部分可結合母板、子板可編程邏輯pl的資源使用情況和母板、子板雙核armcortextm-a9處理器ps的處理能力將算法拆分成不同的子模塊由兩者協同運算，通過母板、子板雙核armcortextm-a9處理器ps與母板、子板可編程邏輯pl之間的高速接口中間結果的交互，滿足所述綜合處理系統的實時性並降低算法實現難度的需求，提升處理性能。

本發明的綜合處理系統的軟體包括實現與控制系統、天線前端(本實施例中為相控陣前端)、遙測系統、數據記錄裝置及vpx處理機其它板卡間的通信，還包括實現命令解析與應答、總體流程控制的任務，相應地所述綜合處理系統軟體包括與控制系統通信模塊、與天線前端通信模塊、與遙測系統通信模塊、與數據記錄裝置通信模塊、與其它板卡通信模塊：

與控制系統通信模塊，綜合處理系統軟體與控制系統通過通用串行總線進行通信；子板可編程邏輯pl主要實現總線接口控制任務及與片內子板雙核armcortextm-a9處理器ps之間的數據交互；子板雙核armcortextm-a9處理器ps主要實現數據格式轉換及與片內子板可編程邏輯pl數據交互，將收到的有效數據封裝成協議規定長度(本實施例為80位元組長)的srio消息發送給母板zynq-7000處理器，將母板zynq-7000處理器發送的srio消息中的數據包提取後經片內子板可編程邏輯pl控制接口晶片發送至控制系統；母板可編程邏輯pl主要實現srio總線接口控制任務及母板可編程邏輯pl和母板雙核armcortextm-a9處理器ps之間的數據交互；母板雙核armcortextm-a9處理器ps主要實現指令解析並根據指令解析結果，執行模板數據加載、實時參數解算和分發，通信流程控制，完成信息綜合與指令應答工作流程；母板雙核armcortextm-a9處理器ps同時完成與片內母板可編程邏輯pl之間的數據交互，將命令應答信息封裝成協議規定長度的srio消息經片內母板可編程邏輯pl發送至子板zynq-7000處理器；

與天線前端通信模塊，綜合處理系統軟體與天線前端採用通用串行總線通信，採用hdlc通信協議；母板雙核armcortextm-a9處理器ps根據命令解析結果，根據總體流程控制和天線前端進行通信，將命令幀通過片內母板可編程邏輯pl發送至天線前端，將收到的天線前端返回的命令應答幀中提取有效信息，根據天線前端工作時序完成總體流程控制，流程執行完成後將信息綜合後打包成總線消息返回控制系統；母板可編程邏輯pl實現與天線前端通信的hdlc協議，將母板雙核armcortextm-a9處理器ps發送的命令幀按照hdlc協議發送給天線前端，將天線前端按照hdlc協議返回的命令應答幀通過內部接口發送給母板雙核armcortextm-a9處理器ps進行數據幀有效性判斷和信息提取；

與遙測系統通信模塊，綜合處理系統軟體與遙測系統通過通用串行總線進行通信，採用hdlc通信協議；子板可編程邏輯pl實現與遙測系統通信的hdlc協議，接收並解析遙測系統按照hdlc協議定時發送的請求幀；子板可編程邏輯pl將通過子板雙核armcortextm-a9處理器ps處理獲取的需要通過遙測下傳的數據打上時標信息後按照hdlc協議送給至遙測系統，若子板雙核armcortextm-a9處理器ps處理無需要下傳的數據則下傳遙測數據幀為只包含時標信息的全零幀；

與數據記錄裝置通信模塊，綜合處理系統軟體與數據記錄裝置通過乙太網進行通信，採用udp通信協議；母板zynq-7000處理器rgmii接口(該接口是中間接口，不是外部接口)通過phy晶片實現sgmii與rgmii接口轉換後與乙太網交換晶片相連接；母板雙核armcortextm-a9處理器ps通過乙太網交換晶片路由後實現與數據記錄裝置的通信；綜合處理系統配電工作後，當收到其它板卡發送的doorbell通知一幀記錄數據發送完成後，母板雙核armcortextm-a9處理器ps控制將ddr3緩存的記錄數據和對應的輔助信息、控制系統發送的命令按照udp協議發送至數據記錄裝置；

與其它板卡通信模塊，綜合處理系統軟體運行的綜合處理系統與其它板卡通過vpx平臺的背板連接，綜合處理系統與其它板卡之間，以及其它板卡之間均通過srio高速總線完成通信；母板雙核armcortextm-a9處理器ps主要完成srio總線數據存儲空間分配，根據接收數據的srio地址和doorbell類型從ddr3中讀取數據完成數據轉發和數據處理；母板可編程邏輯pl主要完成srio接口控制及與母板雙核armcortextm-a9處理器ps的數據交互，根據母板雙核armcortextm-a9處理器ps分配的地址空間控制將收到的數據存儲的外掛的ddr3存儲器中；母板雙核armcortextm-a9處理器ps根據總體流程控制將需要發送給相應其它板卡的數據經由母板可編程邏輯pl發送至srio交換晶片，srio交換晶片根據源id和目標id路由後經由vpx平臺背板發送至相應的其它板卡。

綜合處理系統軟體還包括圖像壓縮模塊，母板zynq-7000處理器根據接收數據的srio地址和doorbell類型判斷將收到其它板卡發送的圖像數據經srio總線傳送至子板zynq-7000處理器；子板雙核armcortextm-a9處理器ps將接收到的圖像數據進行分塊處理，圖像分塊完成後，根據片內子板可編程邏輯pl發送的中斷請求依此將圖像數據塊發送至子板可編程邏輯pl進行二階daubechies5/3提升小波變換；一階小波變換形成的lh1、hl1子帶和二階小波變換形成的hh2、lh2、hl2、ll2子帶使用不同量化步長進行量化處理後發送給片內子板雙核armcortextm-a9處理器ps；子板雙核armcortextm-a9處理器ps採用spiht算法對各子帶小波係數進行編碼。

綜合處理系統軟體還包括數據編幀模塊，子板雙核armcortextm-a9處理器ps將圖像壓縮碼流數據增加壓縮碼流幀頭、圖像塊號、spiht算法參數、碼流長度和碼流數據打包成壓縮碼流數據幀；將成像期間收到的慣導數據增加幀頭和幀數信息後打包成慣導數據幀；將收到的其它板卡發送的的算法運行中間結果、系統關鍵狀態信息、其它輔助信息等增加幀頭、數據長度信息後打包為狀態檢測數據幀。

綜合處理系統軟體還包括bit檢測模塊。

具體使用本發明的綜合處理系統時，系統上電後先完成初始化，各功能模塊根據飛行器系統工作流程控制工作。本實施例中，綜合處理系統構成，bit檢測實現過程以及綜合處理系統軟體中與控制系統通信模塊、與天線前端通信模塊、與遙測系統通信模塊、與其它板卡通信模塊、與數據記錄裝置通信模塊、圖像壓縮模塊、數據編幀模塊實現其功能所執行的工作內容(過程)描述如下。

1.綜合處理系統構成

綜合處理系統包含交換接口板和擴展接口板，擴展接口板和交換接口板為母、子板結構，通過xmc連接器連接，母、子板及處理機各(功能)板卡之間主要通過x4srio總線進行通信，通信速率為12.5gb雙核armcortextm-a9處理器ps。

交換接口板的fpga晶片選用zynq-7000系列晶片xc7z015，處理器外掛ddr3存儲器和flash存儲器，通過接口晶片實現4路mlvds和1路lvds接口，1路x4srio對外接口採用fpga的gtp接口實現。srio交換晶片選用idt公司的80hc雙核armcortextm-a9處理器ps1848crmi，srio交換晶片能夠提供7路x4srio，其中4路從vpx連接器p1埠引出，1路從vpx連接器p2埠引出，1路從xmc連接器引出，剩下1路與fpga進行通信。soc晶片處理器可通過i2c總線動態管理交換晶片的srio節點，並更新路由表，交換晶片完成對外7路x4srio的交換功能。乙太網交換晶片選用vitesse公司的vsc7428xjg，能夠提供6組sgmii接口，4組mdi接口。6組sgmii接口中的5組通過vpx連接器p2埠連接，另一組sgmii接口可通過phy晶片88e1111實現sgmii與rgmii接口轉換，連接至fpga晶片。4組mdi接口中的3組通過變壓器進行隔離連接至高速混裝連接器，剩下一組通過變壓器隔離連接至vpx連接器p2埠。soc晶片處理器能夠通過spi總線配置交換晶片vsc7428xjg相關參數。

擴展接口板的fpga晶片選用zynq-7000系列晶片xc7z015，處理器外掛ddr3存儲器和flash存儲器，通過接口晶片實現1路1553b、1路cameralink接口和1路rs422接口，1路x4srio對外接口採用fpga的gtp接口實現。1553b總線控制器選用8357所的ht-61843gb，晶片內含獨立兩信道4m1553b通訊控制邏輯；內部8k字內存；支持同時mt/rt模式。cameralink接口晶片選用ds90cr286amtd，採用base模式。rs422串口轉換晶片選用ltm2881mpy實現lvcmos電平和rs422電平轉換。板卡留有1路rs232串口和1路乙太網口用於調試。

交換接口板和擴展接口板的soc晶片處理器均選用microsemi的a2f500m3g晶片，a2f500m3g-1fgg484晶片內部集成了cortextm-m3、3fpga、存儲器、比較器、ad/da等相關功能電路，晶片分為微控制器子系統、fpga模塊、模擬接口系統和i/o及電源4個部分。soc晶片為整個板卡提供控制平臺，完成電源管控和系統管理功能。

2.bit檢測實現過程

綜合處理系統的交換接口板zynq-7000的雙核armcortextm-a9處理器ps通過srio總線接收並解析控制系統發送的命令，判斷當前命令為bit檢測命令後，zynq-7000的雙核armcortextm-a9處理器ps將bit檢測命令通過spi發送給板上的soc晶片，soc晶片再通過pmbus發送給其它板卡。綜合處理系統的板卡和其它板卡上的soc晶片收到bit檢測命令後，開始對各自的板卡進行bit檢測，bit檢測過程中可得到各板卡的軟體版本，數據鏈路狀態，各類接口通信狀態，fpga、dsp、ad、da、ddr3、flash、e2prom、乙太網交換晶片、srio交換晶片等主要晶片的工作狀態等。bit檢測完成後，綜合處理系統將系統本身的bit檢測信息和其它板卡的bit檢測信息匯總後發送至控制系統。通過控制系統下傳的各單機的狀態信息，可進行系統的狀態管理和故障診斷分析。

3.與控制系統通信模塊工作過程

1553b命令接收處理流程：

步驟1：子板zynq-7000處理器的可編程邏輯pl收到控制系統發送的1553b消息，將1553b消息通過可編程邏輯pl與雙核armcortextm-a9處理器ps之間的內部埠傳輸給雙核armcortextm-a9處理器ps。

步驟2：雙核armcortextm-a9處理器ps將1553b消息填充成80位元組的srio消息，其將數據包(幀)頭「7b8c」、1553b數據包發往的子地址「subaddr」、數據長度(即有效字節長度)「len」、1553b數據包等打包，數據幀的剩餘位補零，數據打包格式見圖3，這個是封裝的外層幀頭，1553b數據包還有一個幀頭，兩個幀頭都判斷有效才是有效幀。添加接收端srio埠號udestid，接收端郵箱號mailbox，接收端信封號letter等sriomessage格式信息後發送至可編程邏輯pl，可編程邏輯pl通過srio交換晶片路由發送至母板zynq-7000處理器。

步驟:3：母板zynq-7000處理器的可編程邏輯pl將收到的srio消息後通過內部埠發送給片內雙核armcortextm-a9處理器ps。

步驟4：雙核armcortextm-a9處理器ps運行vxworks實時作業系統，註冊srio消息回調函數message。當收到srio消息時，產生軟體中斷執行message。message響應中斷，讀取srio接口數據，對控制系統發送的指令進行解析，指令解析流程圖見圖4。指令解析模塊首先獲取信號量，判斷接收緩存中的命令幀的幀頭是否為協議幀頭，若為協議幀頭則從命令幀中獲取1553b命令字並進行crc校驗，校驗正確則根據命令字內容執行相應的操作並返回應答；若校驗錯誤則判斷是否為總線檢查命令，如果是總線檢查命令則返回總線檢查校驗錯誤buscheck_crcerror，gsyserrorstatus賦值相應的錯誤信息，若不是總線檢查命令則gsyserrorstatus賦值相應的錯誤信息。

1553b命令應答處理流程：

步驟1：母板zynq-7000處理器的雙核armcortextm-a9處理器ps完成指令解析並執行相應操作後，執行命令應答。其將數據包頭「7b8c」、子地址(subaddr)、數據長度(len)、1553b數據包等打包，數據幀的剩餘位補零，數據打包格式見圖3。再添加接收端srio埠號udestid、接收端郵箱號mailbox、接收端信封號letter等sriomessage格式信息後通過內部埠發送至可編程邏輯pl。

步驟2：可編程邏輯pl將srio消息通過srio交換晶片路由發送至子板zynq-7000處理器。

步驟:3：子板zynq-7000處理器的可編程邏輯pl將收到的srio消息通過可編程邏輯pl與雙核armcortextm-a9處理器ps之間的內部埠傳輸給雙核armcortextm-a9處理器ps；

步驟4：雙核armcortextm-a9處理器ps運行vxworks實時作業系統，註冊srio消息回調函數message。當收到srio消息時，產生軟體中斷執行message。message響應中斷，讀取srio接口數據，從srio消息中提取1553b消息及其對應長度和子地址，向1553b消息對應子地址發送命令，如命令是矢量字形式，則對矢量字對應位置1。

4.與天線前端通信模塊工作過程

與天線前端通信受控制系統命令的驅動，當收到1553b命令並完成1553b命令解析後，根據總體流程控制與天線前端進行通信，該模塊的1553b命令接收和應答處理流程和與控制系統通信模塊的處理流程相同，此模塊不再贅述。

hdlc協議數據幀格式為標誌字「7e」+有效數據+兩個字節crc校驗碼+標誌字「7e」，全局時鐘為模塊的輸入工作時鐘，hdlc協議實現框圖見圖5，hdlc協議接收處理模塊模塊實現流程如下：

步驟1：軟體接收外部輸入時鐘rxclk和串行數據rxd，移位寄存器根據串行時鐘將採樣串行數據送入移位寄存器不斷進行移位處理。

步驟2：移位寄存器將輸出並行數據送入標誌字檢測及刪零操作模塊。模塊首先進行標誌位檢測，當檢測到標誌字「7e」且連續的兩個字節不都是「7e」時，數據幀有效。檢測兩個標誌字「7e」中間的數據，把連續5個『1』後插入的1個『0』刪除，恢復原始數據內容。

步驟3：hdlc協議接收處理模塊完成串行和並行時鐘域的信號的同步處理，crc校驗模塊對完成刪零操作後的數據進行crc校驗並輸出相應的校驗結果。

步驟4：數據經過crc校驗模塊後進行串/並轉換並送入接收緩存進行數據緩存，輸出接收狀態信號並等待讀使能信號，最後通過dat_o輸出hdlc協議數據。

hdlc協議發送流程：

步驟1：軟體通過dat_i向hdlc協議模塊寫入並行數據，並行數據送入發送緩存模塊進行數據緩存。當數據緩存完成後，根據發送流程其它模塊的狀態控制數據按字節讀取並完成並/串轉換。

步驟2：hdlc協議發送處理及插零操作模塊完成串行和並行時鐘域的信號的同步處理。同時，對串行數據中連續5個『1』後插入1個『0』完成數據插零操作。

步驟3：crc生成模塊對數據進行crc校驗並生成兩個字節的crc校驗碼附在數據後發送。

步驟4：標誌字發生器根據發送流程控制在數據幀的幀頭和幀尾各插入1個標誌字「7e」。

步驟5：發送選擇器根據協議模塊的控制信號選擇發送有效數據，crc校驗碼或者標誌字。

步驟6：移位寄存器負責將輸入的串行數據通過移位寄存器不斷移位輸出數據txd，同時輸出串行時鐘txclk。

與天線前端通信流程簡圖見圖6，具體過程如下：

步驟1：母板zynq-7000處理器雙核armcortextm-a9處理器ps收到1553b命令並完成命令解析後，當判斷需要與天線前端進行通信時。雙核armcortextm-a9處理器ps功能模塊首先獲取信號量。根據收到的控制系統發送的指令並結合天線前端的工作時序，按照通信協議設置天線前端指令，雙核armcortextm-a9處理器ps將指令幀通過內部埠發送至可編程邏輯pl並通過寄存器通知可編程邏輯pl讀取緩存中的數據。

步驟2：可編程邏輯pl讀取緩存中的數據並按照hdlc協議發送指令至天線前端。

步驟3：當母板zynq-7000處理器可編程邏輯pl收到天線前端返回的命令應答時，hdlc協議模塊的接收準備好信號有效，可編程邏輯pl控制將協議模塊的緩存ram中讀取數據存入可編程邏輯pl與雙核armcortextm-a9處理器ps的內部接口緩存ram中並發送中斷通知雙核armcortextm-a9處理器ps讀取數據。

步驟4：天線前端返回應答幀通過可編程邏輯pl發送至雙核armcortextm-a9處理器ps，若天線前端返回應答則判斷應答幀crc校驗是否正確，若正確則判定天線前端應答有效，將天線前端命令應答填入緩衝區對應位置，若crc校驗錯誤或者沒有在規定時間內返回應答，則判斷是否已發送三次，若連續三次無應答或者校驗錯誤判定為通信失敗，緩衝區相應位置填入相應錯誤狀態。

步驟5：雙核armcortextm-a9處理器ps根據應答判斷天線前端狀態，根據總體流程控制執行指令通信，所有指令執行完成後打包應答信息返回控制系統。

5.與遙測系統通信模塊工作過程

遙測請求接收處理流程：

當子板zynq-7000處理器的可編程邏輯pl收到遙測系統發送的請求幀後，從hdlc協議模塊緩存中讀取請求幀數據並判斷請求幀有效性，當判斷幀有效後，觸發遙測數據發送流程開始工作。

遙測數據發送處理流程：

遙測發送流程啟動後，首先判斷遙測數據發送緩存是否為空，當緩存不為空時讀取緩存中的數據並增加通信協議幀頭、打上時標信息後按字節發送給hdlc協議模塊，通過rs422接口發送至遙測系統。同時，不斷檢測發送緩存中剩餘的字節數，當緩存中剩餘字節數小於設定的閾值時通過中斷通知雙核armcortextm-a9處理器ps再發送一幀數據；當發送緩存為空時，下傳數據為包含通信協議幀頭、時標信息的全零幀。

6.與其它板卡通信模塊工作過程

數據接收處理流程：

步驟1：zynq-7000處理器的雙核armcortextm-a9處理器ps和可編程邏輯pl均能訪問晶片外掛的ddr3。母板zynq-7000處理器的雙核armcortextm-a9處理器ps為其它板卡發送的不同類型的數據分配了相應的ddr3存儲地址空間。母板zynq-7000的可編程邏輯pl控制將收到的相應類型的數據緩存到ddr3對應的地址空間中，相應板卡通過doorbell通知雙核armcortextm-a9處理器ps數據發送完成。

步驟2：母板zynq-7000處理器的雙核armcortextm-a9處理器ps註冊srio門鈴回調函數，當收到srio的doorbell時，產生軟體中斷；doorbell中斷服務程序處理srio的doorbell中斷，根據中斷源的srio地址usrcid和doorbell類型進行相應數據處理。當判斷為圖像數據時，控制將圖像數據經由母、子板之間的srio總線發送至子板zynq-7000處理器。

數據發送處理流程：

步驟1：母板zynq-7000處理器的雙核armcortextm-a9處理器ps根據總體流程控制將需要發送給相應板卡的數據通過內部埠發送至可編程邏輯pl並通過狀態寄存器通知可編程邏輯pl數據發送完成。

步驟2：母板zynq-7000處理器的可編程邏輯pl完成數據緩存並將數據按照srio總線協議發送至srio交換晶片，交換晶片根據id路由後經由vpx處理機背板發送至相應的(功能)板卡。

7.與數據記錄裝置通信模塊工作過程

母板zynq-7000處理器的雙核armcortextm-a9處理器ps註冊srio門鈴回調函數，當收到srio的doorbell時，產生軟體中斷；doorbell中斷服務程序處理srio的doorbell中斷，根據中斷源的srio地址usrcid和doorbell類型進行相應數據處理。當判斷為記錄數據時，根據分配的地址空間從ddr3中讀取記錄數據並與緩存的對應輔助信息通過千兆乙太網發送至數據記錄裝置，將緩存的控制系統發送的1553b命令通過乙太網發送至數據記錄裝置。

8.圖像壓縮模塊工作過程

步驟1：子板zynq-7000的可編程邏輯pl收到其它板卡通過srio總線發送的圖像數據後，根據雙核armcortextm-a9處理器ps分配的的基地址空間寫入外部ddr3緩存，(功能)板卡通過doorbell通知發送完成。

步驟2：子板zynq-7000的雙核armcortextm-a9處理器ps註冊srio門鈴回調函數，當收到srio的doorbell時，產生軟體中斷；doorbell中斷服務程序處理srio的doorbell中斷，根據中斷源的srio地址usrcid和doorbell類型進行相應數據處理；當判斷為圖像數據發送完成doorbell時，執行圖像分塊操作，將圖像數據分解成128×128像素大小的圖像塊，將第1個圖像塊發送給可編程邏輯pl，數據發送完成後通過寫寄存器狀態通知可編程邏輯pl。

步驟3：可編程邏輯pl檢測雙核armcortextm-a9處理器ps寫完成狀態寄存器有效後，讀取圖像數據並將數據按字節輸入小波變換模塊完成二階daubechies5/3提升小波變換。二階daubechies5/3小波變換示意圖見圖7，128×128像素大小的圖像塊首先進行一階小波變換生成hh1、hl1、lh1和ll14個64×64像素大小子帶。ll1子帶進行二階小波變換，分解成hh2、hl2、lh2和ll24個32×32像素大小子帶。小波變換模塊主要包含預測子模塊和更新子模塊，預測子模塊計算輸出圖像的高頻分量h，模塊transform實現預測子模塊功能；更新子模塊計算輸出圖像的低頻分量l，模塊transform_l實現更新子模塊功能。配合數據緩存和ram地址計算,行/列變換可分時復用,從而實現二階daubechies5/3小波變換。二階小波變換和一階小波變換通過行/列參數配置可實現模塊復用。二階daubechies5/3小波變換流程簡圖見圖8。第1步：按行讀取數據，每讀3行數據重複讀取1次第3行數據。第2步：按行用偶序列預測奇序列得到高頻分量h1,該功能項使用transform模塊。第3步：用奇序列更新偶序列得到低頻分量l1,該功能項使用transform_l模塊。第4步：對h1分量按列讀取數據，每讀3列數據重複讀取1次第3列數據。分別使用transform和transform_l模塊得到hh1和hl1子帶。第5步：對l1分量按列讀取數據，每讀3列數據重複讀取1次第3列數據。分別使用transform和transform_l模塊得到lh1和ll1子帶。第6步：對兩個一階子帶lh1和hl1使用相同的量化步長進行量化處理後分別存入ram_h和ram_v，ll1子帶分量進行二階小波變換。二級小波變換重複一階小波變換的步驟1-6，得到hh2、hl2、lh2和ll2子帶。為不降低圖像質量的情況下儘量提高壓縮比，對高頻子帶hh1不編碼，小波變換的一階子帶lh1和hl1經量化處理後分別緩存入ram_h和ram_v，二階子帶係數經量化處理後存入ram_a，其中對能量較集中的低頻子帶採用較小的量化步長，對能量較少的高頻子帶採用較大的量化步長。緩存完成後通過中斷通知雙核armcortextm-a9處理器ps讀取小波係數並發送下一個圖像塊數據進行小波變換。

步驟4：雙核armcortextm-a9處理器ps收到中斷後響應中斷，讀取小波變換的係數送入spiht編碼模塊根據預定的精煉次數完成編碼，按照碼流的重要順序依次編碼各子帶小波係數，壓縮後的碼流數據送入數據編幀模塊，判斷所有圖像塊是否均編碼完成，若未完成則讀取下一塊圖像數據的小波係數執行編碼運算。

9.數據編幀模塊工作過程

由於圖像壓縮的碼流長度和圖像內容相關，圖像壓縮比不是固定值。為了適應遙測系統的傳輸帶寬，設定圖像最小壓縮比為4，當檢測到壓縮碼流長度大於設定的閾值時優先截取重要的碼流進行傳輸。圖像壓縮碼流添加幀頭、圖像塊號、spiht算法參數、碼流長度和碼流數據打包成壓縮碼流數據幀，子板zynq-7000處理器的雙核armcortextm-a9處理器ps根據可編程邏輯pl發送的數據下傳中斷請求，依此將碼流數據發送給可編程邏輯pl。

子板zynq-7000處理器的雙核armcortextm-a9處理器ps將成像期間控制系統定時發送的1553b信息中的慣導信息提取後增加幀頭、幀數信息後打包為慣導數據幀，根據可編程邏輯pl發送的數據下傳中斷請求將數據發送給可編程邏輯pl，通過遙測系統下傳。

子板zynq-7000處理器的雙核armcortextm-a9處理器ps將其它板卡發送的的算法運行中間結果、系統關鍵狀態信息、其它輔助信息等增加幀頭、數據長度信息後打包為狀態檢測數據幀，根據可編程邏輯pl發送的數據下傳中斷請求將數據發送給可編程邏輯pl，通過遙測系統下傳。

本發明不僅局限於上述具體實施方式，本領域一般技術人員根據本發明公開的內容，可以採用其它多種具體實施方式實施本發明，因此，凡是採用本發明的設計結構和思路，做一些簡單的變化或更改的設計，都落入本發明保護的範圍。