循環模－數變換的製作方法

2023-12-03 01:54:11

專利名稱：循環模－數變換的製作方法
發明的領域本發明一般來說涉及模-數變換，具體來說，涉及循環模-數變換。
發明的背景模-數(A/D)變換器是模擬域和數字域之間邊界上的電路，在這兩個域之間的信息交換方面起中介物的作用。顧名思義，A/D變換器把模擬輸入信號變換或轉換為數字輸出信號。A/D變換器可用來把模擬信息、例如音頻信號或物理參數的測量結果變換為適合數字處理的由兩級數字或位組成的數。A/D變換器在所有現代技術中有許多應用。它們廣泛應用於電子和通信的各領域。
A/D變換器的精度必然地決定了數字輸出信號真實地表示模擬輸入信號到何種程度。關於A/D變換器的精度和失真方面的性能評估通常以在A/D變換過程中產生的誤差的大小為基礎。一般來說，所有A/D變換器都因它們在電路實現方面的缺陷而具有偏移誤差。這些偏移誤差將影響到A/D變換器的功效和性能。
特別的一種A/D變換器是循環地利用相同功能塊以位方式產生數字輸出值的所有位的循環A/D變換器。通常用循環A/D變換器來產生正規二進位碼的數字輸出信號。在這些普通二進位碼循環A/D變換器中，偏移誤差在變換過程中以嚴格增大的方式傳播和累積，這樣就限制了變換器的精度和增大了失真。將會引入相當大的微分和積分非線性，在最壞的情況下甚至會丟失某些輸出代碼。
發明的概要本發明減少了已有技術的以上及其它缺陷。
本發明的主要目的是提供與普通二進位碼循環A/D變換相比顯著地減小了偏移誤差累積的循環A/D變換的方法。
本發明的另一目的是提供對電路實現的缺陷不那麼敏感的高精度循環A/D變換器。
這些目的用在所附權利要求書中限定的發明來實現。
根據總的發明構思，模擬輸入信號的循環A/D變換是按照發明的產生格雷編碼的數字輸出信號的遞歸算法來執行的。在循環A/D變換中，各輸出位是循環地逐一產生的。根據發明的格雷編碼算法，在每一個位判定周期中，從先前位判定獲得的數字信息決定了是否反相循環信號。在基於本發明的遞歸格雷編碼算法的循環A/D變換器結構中，偏移誤差的累積通常將是非常小的。
此外，以數字方式控制信號反相的事實使得進一步改善了發明的循環A/D變換器性能的高精度實施成為現實。
本發明的格雷碼循環A/D變換具有優於普通二進位碼循環A/D變換的以下優點-更高的精度和更低的失真；-減小了的偏移誤差失真；-對電路缺陷更低的敏感度；-更小的微分和積分非線性度；-幾乎不丟失代碼；以及-優越的動態性能，尤其對於小的輸入信號。
閱讀以下對本發明實施例的描述將體會到本發明具有的其它優點。
附圖概述本發明的新穎的特徵在所附權利要求書中給出。但是，參看以下對照附圖給出的對具體實施例的詳細描述將徹底理解本發明本身以及本發明的其它特點和優點，附圖中

圖1是說明普通二進位碼循環A/D變換器(已有技術)的基本原理的示意圖；圖2是說明本發明的循環A/D變換器的原理的示意圖；圖3是根據本發明最佳實施例循環地把模擬輸入信號變換為數字輸出信號的方法的簡要流程圖；圖4是表示把格雷編碼位變換為二進位碼位的示意圖；圖5是根據本發明當前最佳實施例的循環A/D變換器的全差動實現的電路圖；圖6是表示在圖5差動實現中使用的時鐘脈衝的時序圖；圖7A-D是在不同的時鐘相位情況下圖5全差動實現的電路圖；圖8表示基於二進位編碼的5位循環A/D變換器的傳遞曲線；
圖9表示本發明的基于格雷編碼算法的5位循環A/D變換器的傳遞曲線；圖10是本發明循環D/A變換器全差動實現的電路圖。
本發明各實施例的詳細描述一般來說，循環A/D變換器循環地用相同的功能塊逐位產生數字輸出值。在這種變換器中，模擬信號在信號變換環路中循環，從信號變換環路把信號傳送給比較器，以位方式產生數字輸出位。
為了更好理解本發明，通過說明使用正規二進位編碼的普通循環A/D變換器的原理和操作來開始是有利的。
善通基於正規二進位碼的循環A/D變換為了避免誤解，在整個說明書中都將使用正規二進位碼的如下定義。在正規二進位碼中，數用2的冪的線性組合來表示
其中i和n是整數，bi代表二級數字(第i個位)。整數n表示位數，下標i表示位位置。一個編碼數通常用位序列來表示，序列中最左的位(i＝1)是最高有效位(MSB)，最右的位(i＝n)是最低有效位(LSB)。以下把正規二進位碼簡稱為二進位碼。
圖1是表示基於二進位碼的普通循環A/D變換器的基本原理示意圖。圖1所示二進位碼循環A/D變換器包括以下功能塊第一開關4，比較器5，增益係數為2的取樣/保持放大器6，第二開關7和加法器/減法器8。通常用時鐘信號來控制該循環A/D變換器的操作，即控制其各功能塊。這些時鐘信號用時鐘信號發生器(未示出)來產生。
通過把第一開關4連接到輸入電壓——以下被稱為輸入信號Vin或Vo(1)——來開始A/D變換。於是輸入信號Vin被連接到比較器5和取樣/保持放大器6。在比較器5中，根據輸入信號正負號的不同產生數字輸出值的第一個代碼位b1——最高有效位(MSB)。此外，輸入信號被同時將其放大2倍的取樣/保持放大器6進行取樣和保持。產生的代碼位——目前是b1——確定是給取樣/保持放大器6的放大輸出信號增加還是從中減去以下被稱為基準信號的基準電壓Vr。產生的位控制第二開關7把基準信號或基準信號的反相信號切換至加法器/減法器8並將該基準信號或基準信號的反相信號與取樣/保持放大器6的輸出信號相加。然後把第一開關4接至加法器/減法器8的輸出端，使環路閉合，開始信號的循環。在比較器5中把加法器/減法器8的當前輸出信號——目前是Vo(2)——與零電平作比較來確定下一個代碼位b2——第二個MSB。該第二個MSB再確定是把基準電壓Vr還是把基準電壓Vr的反相電壓與取樣/保持放大器6的當前輸出信號相加。依然把第一開關4接至加法器/減法器8的輸出端，在比較器5中產生第三個MSB b3。操作繼續到產生了最低有效位(LSB)為止，到那時打開環路。將第一開關4與輸入信號連接來重新開始新的A/D變換。
循環A/D變換器也稱為算法A/D變換器，普通二進位碼循環A/D變換器的操作可用以下公式定義的遞歸算法來概括Vo(i)=2Vo(i-1)+(-1)bi-1Vr,(2in);]]>(1.1)Vo(i＝1)＝Vin和
其中bi表示第i個二進位輸出值，i是從1到n(n表示數字輸出值的位數)的整數值。注意bi是數字輸出值的MSB而bn是數字輸出值的LSB。通常|Vin|≤Vr。
為了更容易理解普通二進位碼循環A/D變換器的操作，參看圖1以及公式(1.1)和(1.2)描述模擬輸入信號至4位數字輸出值的理想變換的一例示性例子。在這一具體例子中，假定基準電壓等於1.0V，輸入信號是+0.49V的輸入電壓。應懂得Vo(1)＝Vin，以及循環信號Vo(i)將按照公式(1.1)的遞歸公式在每次循環/迭代中發生改變。第i個二進位輸出位bi按照公式(1.2)產生。把第一開關4接至輸入信號來開始A/D變換。
產生第一個二進位輸出位b1(MSB)，i＝1Vo(1)＝Vin＝0.49，以及b1＝1。
產生第二個二進位輸出位b2(第二個MSB)，i＝2Vo(2)＝2·0.49+(-1)1·1.0＝0.98-1.0＝-0.02，以及b2＝0.
產生第三個二進位輸出位b3(第三個MSB)，i＝3Vo(3)＝2·(-0.02)+(-1)0·1.0＝-0.04+1.0＝0.96，以及b3＝1.
產生第四個二進位輸出位b4(第四個MSB)，i＝4Vo(4)＝2·0.96+(-1)1·1.0＝1.92-1.0＝0.92，以及b4＝1.
根據該實例，得到的數字輸出值將是4位，因此第四個MSB是LSB。根據定義，一旦產生了LSB，A/D變換就結束。於是對於相應於二進位編碼值1111的基準電壓1.0V，+0.49V的輸入電壓被變換為二進位編碼輸出值1011。
但是，使用二進位編碼的普通循環A/D變換器具有對因電路實現缺陷造成的偏移誤差過於敏感的缺點。在實際的A/D變換器實現中，偏移誤差來源於例如電路的直流偏移和時鐘耦合誤差。當然，其它類型的誤差、例如低頻噪聲也會在變換過程中產生。總之，在產生每一個位、例如第i個位時，將產生誤差ΔVo(i-1)。變換過程中產生的誤差將在循環A/D變換器中傳播和累積。參看以上公式(1.1)，考慮到產生每一個位時產生的誤差，有以下公式；Vo(i)=2Vo(i-1)+(-1)bi-1Vr+Ve(i-1);]]>2≤i≤n(1.3)由於普通二進位碼循環A/D變換器的結構的緣故，誤差將以嚴格增大的方式累積。這一點通過迭代公式(1.3)直到i＝n就可看出，有以下結果Vo(n)=2n-1Vin+j=1n-12n-1-j(-1)bjVr+]]>(1.4)j=1n-12n-1-jVe(j)]]>使用二進位編碼的n位循環A/D變換器的總累積誤差是bin=j=1n-12n-1-jVe(j)---(1.5)]]>其中ΔVe(j)表示在產生第j+1個MSB時產生的誤差電壓。由於偏移產生的誤差通常都具有相同的正負號，所以這些誤差確實累積起來，限制了普通二進位碼循環A/D變換器的精度和增大了其失真。
本發明的循環A/D變換本發明的一般概念是按照發明的遞歸格雷編碼算法執行把模擬輸入信號變換為數字輸出信號的循環A/D變換。以下將描述本發明使用的具體遞歸算法。產生的數字輸出信號當然是格雷碼形式的。在基於本發明的遞歸格雷編碼算法的循環A/D變換器的結構中，與普通二進位碼循環A/D變換器相比，顯著地減小了在循環變換期間誤差的累積。
一般來說，格雷碼被認為是一系列的位組合，其中相鄰的位組合只有一個位是不同的。研究以下的表I將非常容易理解格雷碼的結構。表I的最左一列表示4位格雷碼，中間一列表示4位二進位碼，最右一列表示相應的十進位數。
表I
在格雷碼和二進位碼這兩種類型的碼中，最右側的位是最低有效位(LSB)。但應認識到在格雷碼中，不能夠給編碼值的各位分配具體的位權重。有時把格雷碼稱為反射碼，這是因為除最左的位位置(MSB)外，格雷碼值的所有位置都是以在反射線附近的反射的形式出現的，最左側的位置改變邏輯狀態。
因為相鄰位組合之間只有一個位發生變化，所以在移相鍵控中經常用格雷編碼來表示量化信號級。
在現有技術中，格雷碼已被使用在A/D轉換器方面。
根據R.J.van de Plassche和R.E.J.van der Grit發表在IEEE「固態電路」會刊(1979年12月第6期第SC-14卷)上的論文「高速7位A/D變換器」，格雷編碼被應用於摺疊式A/D變換器。摺疊式A/D變換器包括多個並行級，並行地變換所有位，不同於循環A/D變換器用一個級循環地逐位產生輸出代碼位。由於摺疊式變換器並行地確定所有位，所以不象循環變換器那樣有誤差累積。格雷編碼用來減少電路實現中比較器的數目。
1965年6月1日授權給F.D.Waldhauer的美國專利3,187,325公開了包括多個級聯連接的相同級的逐級編碼器。Waldhaucer的逐級編碼器利用全模擬摺疊技術產生格雷碼字。
1962年5月15日授權給N.E.Chasek的美國專利3,035,258公開了利用全模擬摺疊技術產生格雷碼字的脈碼調製編碼器。該PCM編碼器具有多個級聯的編碼器電路。每個編碼器電路包括一全波整流器、一確定信號的瞬時極性的檢測電路以及一以合適速率取樣信號極性的取樣網絡。
現在參看圖2說明本發明的基本原理，該圖簡要表示本發明的循環A/D變換器的一個例子。該循環A/D變換器包括以下功能塊第一開關14、比較器15、取樣/保持放大器16、信號反相裝置17、第二開關18和加法器19。本發明的循環A/D變換器的操作最好用合適的時鐘信號來控制。這些時鐘信號用時鐘發生器(未示出)來產生。為簡明起見，這些時鐘信號在圖2的示意圖中沒有示出。
通過把第一開關14連接到輸入電壓——以下被稱為輸入信號Vin或Vo(1)——來開始本發明的A/D變換。於是輸入信號Vin被連接到比較器15和取樣/保持放大器16。在比較器15中，根據輸入信號正負號的不同產生數字輸出信號格雷碼形式的第一個輸出位bt(MSB)。輸入信號Vin還被同時將其放大2倍的取樣/保持放大器16進行取樣和保持。產生的格雷碼位——目前是b1——確定是把取樣/保持放大器16的輸出信號還是該輸出信號的反相信號與以下被稱為基準信號的基準電壓Vr相加。信號反相用信號反相裝置17來實現。被產生的格雷碼位控制的第二開關18確定是把放大器16的輸出信號還是把該輸出信號的反相信號連接到加法器19。相加是在加法器19中進行的。然後把第一開關14接至加法器19的輸出端，使信號環路閉合，開始信號的循環。在比較器15中把加法器19的當前輸出信號——目前是Vo(2)——與零電平作比較來確定下一個格雷碼位b2——第二個MSB。該第二個MSB依次確定是把取樣/保持放大器16的當前輸出信號還是把該當前輸出信號的反相信號與基準信號Vr相加。依然把第一開關14接至加法器19的輸出端，產生第三個MSB b3。操作繼續到產生了最低有效位(LSB)為止，到那時打開環路。將第一開關14與輸入信號連接來重新開始新的A/D變換。
本發明的循環A/D變換器的操作可用由以下公式定義的遞歸格雷編碼算法來概括Vo(i＝1)＝Vin；(2.1)Vo(i)=2(-1)bi-1Vo(i-1)+Vr,(2in)]]>和
其中i是從1到n(n表示數字輸出值的位數)的整數值，bi表示第i個格雷碼(第i個MSB)。Vr表示預定基準信號。通常|Vin|≤Vr。
實際上，公式(2.1)和(2.2)精確地限定了本發明的最佳實施例。
細看以上由公式(2.1)和(2.2)限定的本發明的算法，可看出從先前位判定獲得的數字信息bi-1被用來產生當前輸出位bi。因此判定前饋功能是算法所固有的。在本發明的格雷編碼算法的實際實現中，這種先前位判定的前饋通常需要某種取樣-保持功能度。正是取樣-保持電路的保持功能實現了先前產生的數字信息的前饋。以下將結合本發明的全差動實現詳細地對此進行說明。
為了更好理解本發明格雷碼循環A/D變換器的操作，現在參看公式(2.1)和(2.2)描述把模擬輸入信號變換為4位數字輸出的理想格雷碼變換的一個說明性實例。為了能夠比較普通二進位碼變換和本發明的格雷碼變換，考慮與上述理想二進位碼循環A/D變換器例子中相同的基準電壓1.0V和相同的輸入電壓+0.49V。應當懂得Vo(1)＝Vin，並且計算信號Vo(i)將按照公式(2.1)的遞歸公式在每一次的循環/迭代中發生改變。第i個MSB——格雷碼位bi——按照公式(2.2)產生。
產生第一個格雷碼位b1(MSB)，i＝1Vo(1)＝Vin＝0.49，b1＝1。
產生第二個格雷碼位b2(第二個MSB)，i＝2Vo(2)＝2·(-1)1·0.49+1.0＝-0.98+1.0＝0.02，以及b2＝1.
產生第三個格雷碼位b3(第三個MSB)，i＝3Vo(3)＝2·(-1)1·0.02+1.0＝-0.04+1.0＝0.96，以及b3＝1.
產生第四個格雷碼位b4(第四個MSB)，i＝4Vo(4)＝2·(-1)1·0.96+1.0＝-1.92+1.0＝-0.92，以及b4＝0.
由於得到的數字輸出值在這一具體例子中應具有4個位，所以第4個MSB是LSB，一旦產生了該LSB，A/D變換就結束。於是，對於相應于格雷碼值1000的1.0V的基準電壓，+0.49V的輸入電壓被變換為格雷碼輸出值1110。由上表I可見格雷碼值1110相當於二進位碼值1011，這與在上述+0.49V輸入電壓的普通二進位碼循環A/D變換的例子中產生的二進位碼值相同。因此，按本發明格雷碼轉換器數字輸出值和普通二進位碼轉換器的輸出值彼此是一致的。雖然它們由不同形式的代碼產生。
但是，本發明格雷碼循環A/D變換中偏移誤差的傳播與普通二進位碼循環A/D變換中的完全不同。在產生每一個位、具體來說在產生第i個位時，在本發明的格雷碼循環A/D變換器中，通常將產生包括例如直流偏移和時鐘耦合誤差的誤差ΔVe(i-1)。但是，在基於本發明的格雷編碼算法的循環A/D變換器中，這些誤差將不是必然以增大的方式累積。根據公式(2.1)，考慮到在產生第i個輸出位時產生的誤差ΔVe(i-1)，則有以下公式Vo(i)=2(-1)bi-1Vo(i-1)+Vr+Ve(i-1)---(2.3)]]>通過迭代公式(2.3)直到i＝n，將有結果Vo(n)=2n-1(-1)j=1n-1bjVin+]]>{j=1n-2(2n-1-j(-1)k=j+1n-1bk)+1}Vr+---(2.4)]]>j=1n-2(2n-1-j(-1)k=j+1n-1bkVe(j))+Ve(n-1)]]>因此，基於本發明的格雷編碼算法的n位循環A/D變換器的總累積誤差是Gray=j=1n-2(2n-1-j(-1)k=j-1n-1bkVe(j))+Ve(n-1)]]>(2.5)其中ΔVe(j)表示在產生第(j+1)個MSB時產生的誤差電壓。以下將結合本發明的全差動實現更徹底地推導本發明n位格雷碼循環A/D變換器的總累積誤差。
現在通過討論公式(1.5)和公式(2.5)比較二進位碼循環A/D變換器和本發明的格雷碼循環A/D變換器的總累積誤差。
由於(-1)k=j-1n-1bk=1,---(3.1)]]>所以有以下關係保持2n-1-j(-1)k=j+1n-1bk2n-1-j.---(3.2)]]>此外，因為ΔVe(j)通常具有相同的符號，與j無關，所以有以下關係|Gray|=|j=1n-2(2n-1-j(-1)k=j+1n-1bkVe(j))+Ve(n-1)|]]>|j=1n-22n-1-jVe(j)+Ve(n-1)|=|j=1n-12n-1-jVe(j)|=|bin|]]>(3.3)數學上嚴格來說，公式(3.3)表明本發明的n位格雷碼循環A/D變換的總累積誤差小於或等於n位二進位碼循環A/D變換的總累積誤差。但實際上格雷碼累積誤差將幾乎總是小於二進位碼累積誤差。對這一事實作一簡明直觀的說明是有用的。眾所周知，誤差ΔVe(j)將沿著A/D變換器的環路傳播。但是，在基於本發明的遞歸格雷編碼算法的循環A/D變換器中，根據最新產生的格雷碼輸出位有選擇地反相循環信號。由於產生的格雷碼輸出位根據具體應用的不同大體上隨機地在離散狀態0和1之間變化，所以與產生的輸出位相關的誤差有時與到該輸出位產生時為止累積的總誤差相加，有時與該累積的總誤差相減。因此，在A/D變換期間產生的偏移誤差將不是必然地以增大的方式累積，所以基於本發明的算法的格雷碼變換的總累積誤差遠比普通二進位碼變換的總累積誤差更接近零。
因此，就對於電路缺陷的敏感度而言，本發明的基于格雷編碼算法的循環A/D變換器具有明顯優於二進位碼循環A/D變換器的優點。
為了說明起見，以下比較以普通方式產生例如4位二進位碼值0110時產生的誤差累積和以本發明方式產生相應的4位格雷碼值0101時產生的誤差累積。由於在本具體例子中考慮4位的值，所以n等於4。假設產生每一位時產生的偏移誤差是+0.02V。
二進位碼累積誤差根據用於二進位碼循環A/D變換器的公式(1.5)，產生二進位碼值0110的總累積誤差將是εbin(n＝4)＝22·0.02+21·0.02+20·0.02＝0.08+0.04+0.02＝0.14.
格雷碼累積誤差根據用於本發明格雷碼循環A/D變換器的公式(2.5)，產生格雷碼值0101(b1＝0，b2＝1，b3＝0，b4＝1)的總累積誤差將是εGray(n＝4)＝22·(-1)(1+0)·0.02+21·(-1)(0)·0.02+0.02＝＝4·(-1)·0.02+2·(1)·0.02+0.02＝-0.08+0.04+0.02＝-0.02.
可以看出|εGray|＜εbin|。因為與本發明的誤差相關的符號既有正也有負，所以一般來說本發明的格雷碼誤差累積比二進位碼誤差累積要小得多。這一性質與發明的由公式(2.1)和(2.2)定義的格雷編碼算法的項(-1)bi-1直接相關。在統計的意義上，本發明的循環A/D變換的累積誤差在大多數情況下得到減小。
圖3是根據本發明一最佳實施例把模擬輸入信號循環變換為數字輸出信號的方法的簡要流程圖。假定產生的數字輸出信號具有預定數目n的輸出位bi，i是從1至n的整數。基於本發明的格雷編碼算法的循環A/D變換基本上如下地進行。在步驟31，輸入模擬輸入信號Vo(i＝1)＝Vin。此時i等於1，表示將產生第一個輸出位。然後在步驟32把模擬輸入信號Vo(i＝1)與零電平作比較，按照公式(2.2)產生第一個數字格雷碼輸出位b1。如果i等於n，即如果此時在步驟33已產生了數字輸出信號的所有位(是)，A/D變換就結束，流程同時結束。但是，數字輸出信號通常包括一個以上的位(否)，流程繼續到步驟34。在步驟34對輸入信號進行取樣和保持。然後在步驟35將被取樣及保持的信號放大兩倍，並根據先前在步驟32產生的格雷碼輸出位b1的不同有選擇地將該信號反相。在步驟36把被放大和被有選擇地反相的信號與預定基準信號相加，產生被更新的模擬信號Vo(i＝2)。此時i＝i+1＝2，表示將產生下一個輸出位b2。被更新的模擬信號被循環，流程繼續到步驟32。現在在步驟32把被循環的被更新模擬信號Vo(2)與零電平作比較，產生第二個格雷碼輸出位b2。流程按照圖3所示的流程圖繼續到產生了全部n個輸出位為止。
通過在步驟31再次輸入模擬信號來開始新的A/D變換。
應當懂得步驟35中放大兩倍和有選擇的信號反相的具體順序對本發明的循環A/D變換來說通常不是關鍵的。可以在將被取樣及保持的信號放大兩倍之前根據產生的輸出位bi的不同有選擇地進行反相。這一點對圖2所示格雷碼循環A./D變換器來說同樣是真實的。
當然，本發明格雷碼循環A/D變換器的數字輸出信號是格雷碼的形式。但是，如果要在具有被設計成利用正規二進位碼進行操作的設備的系統中使用本發明的循環A/D變換器，則把格雷碼輸出信號變換為正規二進位碼輸出信號將更方便。因此，在這種情況下，本發明的產生格雷編碼信號的A/D變換器還包括以數字方式把格雷編碼信號變換為正規二進位碼輸出信號的裝置作為未級。圖4是表示利用簡單的數字門電路XOR(異或)-1、XOR-2、XOR-3把4位格雷碼變換為4位正規二進位碼的示意圖。根據以下公知的關係把用G(i)表示的格雷碼位變換為用B(i)表示的正規二進位碼位B(1)＝G(1)；B(i)＝G(i)B(i-1)，2≤i≤n (4.1)其中n是碼值的位數。在圖4的例子中，n等於4。格雷碼MSB G(1)不作任何改變就可直接作為二進位碼MSB B(1)。其餘格雷碼位利用相應數字XOR門變換為二進位碼位。這種數字變換不產生任何偏移誤差。因此，通過同時使用發明的格雷碼循環A/D變換和上述數字方式的格雷碼→二進位碼變換，就能夠執行最後輸出信號是正規二進位碼形式的循環A/D變換，並且仍保持了低的偏移誤差累積。
圖5是根據本發明當前最佳實施例以全差動開關電容方式實現的循環A/D變換器一個例子的電路圖。當論及差動A/D變換器實現時，要考慮具有正部分Vin(p)和負部分Vin(n)的差分輸入信號。這兩個部分的振幅相同但極性相反。同樣地，該A/D變換器使用預定的差分基準信號Vr和-Vr。圖5的電路相對於差分信號實現本發明的格雷編碼算法。循環A/D變換器40主要包括第一運算放大器(OPAMP)41、開關裝置42、第二運算放大器(OPAMP)43、比較器44、時鐘信號發生器45、電容器C、C1、C2和C3以及開關S1至S13。
每一個OPAMP 41、43具有兩個輸入端和兩個輸出端，按照內部共模反饋方式進行操作。第一OPAMP 41具有與其每一個輸入端連接的相關前電容器C。第二OPAMP 43具有兩個相關前電容器C3和兩個相關並聯電容器C2。前電容器C3與每一個輸入端連接，並聯電容器C2通過開關有選擇地與每一對輸入-輸出端並聯連接。電容器C3具有2C的電容量，電容器C2具有等於C的電容量。因此，在操作時，當第二OPAMP 43處於放大階段時，它將有等於2的增益係數。應當認識到是第二OPAMP 43與其相關電容器一道組成增益係數為2的裝置。第一OPAMP 41和第二OPAMP 43分別具有與相應OPAMP並聯連接的開關S8和S3。一旦閉合，開關S8和S3就分別短路或重新調整第一OPAMP 41和第二OPAMP 43。開關S9與第一OPAMP 41及其相關前電容器C並聯連接。在第二OPAMP 43的每一側都有一輸入電容器C1，該電容器與第二OPAMP 43連接，放電時將在電容器C2兩端產生電壓。每一輸入電容器C1與三個開關S1、S2和S11連接。電容器C1和開關S1、S2、S11組成開關電容器單元。開關S1有選擇地把差分輸入信號的相應部分連接到輸入電容器C1。開關S11有選擇地把差分基準信號的相應部分連接到輸入電容器C1。開關S2有選擇地將輸入電容器C1接地。電容器C、C2和C3分別被開關S7、S4和S10有選擇地接地。開關裝置42具有兩個輸入端和兩個輸出端，由四個開關S12、S13組成。比較器44具有兩個輸入端和一個輸出端。比較器44最好是鎖存比較器，其輸出信號在變換周期的適當部分內被保持。
第一OPAMP 41的輸出端與開關裝置42的輸入端連接。開關裝置42的輸出端與第二OPAMP 43的相關電容器C3連接。第二OPAMP 43的輸出端與比較器44的輸入端連接。第二OPAMP 43的輸出端還通過開關S6與第一OPAMP 41的前電容器C連接。
時鐘信號發生器45產生具有預定定時和預定信號值的第一組時鐘信號Φin、Φ1、Φ2、Φ3和Φ4，還產生信號值依賴於被產生的輸出位bi的第二組時鐘信號Φs12和Φs13。比較器44的輸出端與時鐘信號發生器45連接，向其提供所產生的輸出位。時鐘信號Φs12和Φs13按照以下關係產生Φs12＝Φs13＝0，在產生MSB時(i＝1)Φs12＝Φ1·bi-1，對於i≥2Φs13＝Φ1·bi-1，對於i≥2(5.1)這裡的bi-1表示bi-1的相反邏輯狀態。
圖6是表示在圖5的全差動實現中使用的時鐘信號Φin、Φ1、Φ2、Φ3和Φ4的預定定時的時序圖的一個例子。循環A/D變換器40的操作由這些時鐘信號以及以上定義的時鐘信號Φs12和Φs13來控制。具體來說，Φin控制開關S1和S7，Φ1控制開關S3和S4，Φ2控制開關S2、S5和S6，Φ3控制開關S8和S10，Φ4控制開關S9和S11，Φs12控制開關S12，Φs13控制開關S13此外，Φ2觸發鎖存比較器44。在這一實現例子中，開關在相應時鐘信號變為高電平時閉合，而在相應時鐘信號變為低電平時打開。這些時鐘信號還在表II中列出。
簡言之，目前不深究細節，以下將參看圖5和6說明循環A/D變換器40的操作。在第一時鐘階段中，當Φin、Φ1和Φ3為高電平時，電路被初始化，差動輸入信號被輸入電容器C1取樣。在下一個時鐘階段中，當Φ2和Φ3為高電平時，取樣輸入信號通過第二OPAMP 43的電容器C2傳送給比較器44，第一個輸出位b1(MSB)在該比較器44中產生。此外，輸入信號還輸入給第一OPAMP 41的電容器C並被其取樣。在隨後的時鐘階段中，當Φ1和Φ4為高電平時，第一OPAMP 41的輸出傳送給開關裝置42，被該開關裝置42根據產生的輸出位b1(如上所述，Φs12和Φs13依賴於b1)有選擇地進行反相。開關裝置42有選擇反相的輸出傳送給第二OPAMP 43的相關前電容器C3，被其進行取樣。此外，差動基準信號被輸入電容器C1取樣。在隨後的時鐘階段中，當Φ2和Φ3為高電平時，第二OPAMP 43處於放大階段，被有選擇反相的信號被放大2倍。輸入電容器C1先前取樣的基準信號傳送給第二OPAMP 43的相關電容器C2，以便該基準信號的電壓將對第二OPAMP 43的輸出作出貢獻。第二OPAMP 43的輸出在比較器44中被量化，由此產生第二個輸出位b2(第二個MSB)。此外，第二OPAMP 43的輸出被第一OPAMP 41的前電容器C取樣。循環A/D變換器40的操作在接下來的時鐘階段中繼續，有選擇的反相依賴於產生的輸出位b2、有選擇反相信號的取樣值和基準信號的取樣值。隨後，循環A/D變換將交替地執行Φ2和Φ3為高電平的時鐘階段的操作和Φ1和Φ4為高電平的時鐘階段的操作，直到產生全部輸出位bi為止。
第一OPAMP 41與其相關前電容器C一道起取樣-保持型的單位增益存儲器緩衝器的作用。在Φ2和Φ3為高電平的時鐘階段的操作中，第二OPAMP 43的輸出在比較器44中被量化，由此產生數字輸出位。此外，在該時鐘階段中，第二OPAMP 43的輸出被第一OPAMP 41的相關前電容器C、即被單位增益存儲器緩衝器取樣。由於該單位增益緩衝器的保持操作，分別控制比較器44和開關裝置42以及分別控制比較器44的位判定和開關裝置42的有選擇反相的時鐘信號的不重疊定時在時間上分離開來。這種時間分離實現了把產生的數字輸出前饋給開關裝置42，該開關裝置42在隨後的Φ1和Φ4為高電平的時鐘階段中，根據前饋的輸出位有選擇地反相第一存儲器緩衝器保持的信號。
應當懂得在開關裝置42中執行的信號反相利用了比較器44中的先前位判定的數字信息，並根據這一信息確定是否反相開關裝置42的輸入。最好把信號反相作為數字控制的極性移位來實現。在圖5的全差動實現中，通過利用數字控制的開關裝置42切換差動信號的極性實現反相。這樣就極精確地實現了信號反相。高精度的信號反相進一步提高了本發明的循環A/D變換器的精度。
此外，在圖5所示格雷碼循環A/D變換器的全差動實現中，由於信號反相只需要非常簡單的時鐘控制開關，所以與普通二進位碼循環A/D變換器相比，實際上沒有硬體額外開銷。
為了更好理解圖5所示循環A/D變換器40的全差動實現，現在更詳細地描述在若干個連續時鐘階段期間的操作。
以下的表II總結了用時鐘信號Φ1和Φ2高電平階段表示的在相繼的時鐘階段期間開關S1至S13的狀態(通/斷)。關閉的開關用「1」來表示，打開的開關用「0」來表示。開關S12和S13依賴於先前產生的數字輸出。例如，在產生MSB時，當Φ3為高電平時，由表II可知開關S1閉合。
表II
圖7A-D是在相繼的時鐘階段期間的循環A/D變換器40的全差動實現的電路圖。這些電路圖已被簡化，以便只表示循環A/D變換器40中與所考慮的時鐘階段有關的那些部分。打開的開關和未被連接的元件一般不表示出來。
圖7A表示在MSB的第一個時鐘階段Φ1期間的循環A/D變換器40。根據表II，開關S1、S3、S4、S7、S8和S10閉合。差動輸入信號(Vpin，Vnin)被輸入電容器C1。電容器C、C2和C3全部接地，第一OPAMP 41和第二OPAMP 43被重新調整，以便抑制這些OPAMP中的直流偏移。開關裝置42打開。電路被初始化。
圖7B表示在MSB的第二個時鐘階段Φ2期間的循環A/D變換器40。根據表II，開關S2、S5、S6、S8和S10閉合。輸入電容器C1接地，把其上的電荷放電到第二OPAMP 43的相關並聯電容器C2上。並聯電容器C2兩端的電壓形成第二OPAMP 43的輸出；Vp0(1)＝Vpin，Vn0(1)＝Vnin+ΔVe(0) (5.2)其中ΔVe(0)代表取樣及保持輸入信號時的誤差電壓。為簡單起見，把ΔVe(0)稱為負側(negative side)。應懂得ΔVe(0)表示循環變換的輸入的量而不是表示循環變換本身的量。非零ΔVe(0)等價於輸入信號Vin』＝Vin+ΔVe(0)和理想的取樣及保持。因此，為簡單起見，以下假定ΔVe(0)＝0。
第二OPAMP 43的輸出傳送給比較器44，按照以下關係產生比較器44的第一個輸出位b1
比較器44的輸入是差分形式的，輸出是數字形式的。此外，第二OPAMP 43的輸出被起單位增益緩衝器作用的第一OPAMP 41的相關前電容器C取樣。第一OPAMP 41的前電容器C起存儲單元的作用，保持第二OPAMP 43的輸出到下一個時鐘階段為止。第一OPAMP 41本身是短路的。
圖7C表示在第二個MSB(i＝2)的Φ1為高電平的下一個時鐘階段期間的循環A/D變換器。根據表II，開關S3、S4、S9和S11閉合。開關S12和開關S13依賴於先前產生的輸出位b1。如果b1等於0，開關S12就閉合，而開關S13打開。被第一OPAMP 41的相關前電容器C取樣的信號——響應於在前一時鐘階段中第二OPAMP 43的輸出信號——傳送給開關裝置42。開關裝置42根據在該前一時鐘階段產生的輸出位b1有選擇地執行信號反相。具體來說，開關S12和開關S13的狀態確定開關裝置是否切換差分信號的極性。於是，開關裝置42的輸出將如下地確定Vlp(1)=(-1)b1Vop(1)=(-1)b1Vinp]]>(5.4)Vln(1)=(-1)b1Von(1)=(-1)b1Vinn]]>開關裝置42的輸出傳送給第二OPAMP 43的相關前電容器C3。此外，差分基準信號被輸入電容器C1取樣。第二OPAMP 43本身被短路，電容器C2接地。
圖7D表示在第二個MSB(i＝2)的Φ2為高電平的時鐘階段期間的循環A/D變換器。根據表II，開關S2、S5、S6、S8和S10閉合。第二OPAMP 43處於放大階段，將被第二OPAMP 43的相關前電容器C3取樣的有選擇反相信號放大兩倍。輸入電容器C1接地，以便將其上的電荷放電給第二OPAMP 43的相關並聯電容器C2。這意味著基準信號的電壓將對第二OPAMP 43的輸出作出貢獻。於是，第二OPAMP 43的輸出將是Vop(2)=2Vlp(1)+Vr=2(-1)b1Vinp+Vr]]>Von(2)=2Vln(1)-Vr+Ve(1)=2(-1)b1Vinn-Vr+]]>ΔVe(1)(5.5)其中ΔVe(1)代表產生第二個輸出位b2時的誤差電壓。它代表在執行從Vp0(1)開始到以Vp0(2)結束的整個位變換周期時在信號中產生的全部誤差。這一誤差電壓包括了幾種不同類型的誤差。設置在高阻抗節點的開關通常抑制小的電荷，即所謂的時鐘引發電荷，這種電荷形成直流偏移誤差電壓。在差動實現中，這些偏移誤差在理想情況下將相互抵消。但是，與時鐘引發電荷抑制有關的不對稱開關對將產生直流偏移。一般來說，直流偏移是每一個OPAMP所固有的。但是，根據本發明，通過重新調整OPAMP和在先前時鐘階段期間把這些直流偏移存儲在OPAMP的相關電容器內而將它們減至最小。以下用誤差電壓ΔVe(i-1)表示在產生第i個輸出位時產生的全部誤差-包括低頻噪聲。為簡單起見，假定在差動實現負側的第二OPAMP 43內產生ΔVe(i-1)。比較器44按以下關係產生第二個輸出位b2
此外，第二OPAMP 43的輸出被第一OPAMP 41的相關前電容器取樣。
循環A/D變換器以圖7C的電路結構和圖7D的電路結構交替地進行操作，直到全部輸出位被產生為止。
在產生第i個MSB時以下關係是真的。在該第i個MSB的第一個時鐘階段Φ1期間，根據先前產生的輸出位bi-1有選擇地反相被第一OPAMP 41的前電容器C取樣的第二OPAMP 43的輸出Vlp(i)=(-1)bi-1Vop(i-1)]]>(5.7)Vln(i)=(-1)bi-1Von(i-1)]]>在該第i個MSB的第二個時鐘階段Φ2期間，實現了放大2倍、與基準信號相加以及該第i個MSB的產生Vop(i)=2Vlp(i)+Vr=2i-1(-1)j=1i-1bjVinp+]]>{j=1i-2(2i-1-j(-1)k=j+1i-1bk)+1}Vr]]>Von(i)=2Vln(i)-Vr+Ve(i-1)=2i-1(-1)j=1i-1bjVinn-]]>{j=1i-2(2i-1-j(-1)k=j+1i-1bk)+1}Vr+]]>j=1i-2(2i-1-j(-1)k=j+1i-1bkVe(j))+Ve(i-1)]]>(5.8)其中ΔVe(j)代表產生第(j+1)個輸出位時的誤差電壓。第i個MSB如下地產生
為了產生全部n個輸出位，需要n個時鐘周期。按照以下關係產生最後的輸出位-LSB
其中Vop(n)=2Vlp(n)+Vr=2n-1(-1)j=1n-1bjVinp+]]>{j=1n-2(2n-1-j(-1)k=j+1n-1bk)+1}Vr]]>Von(n)=2Vln(n)-Vr+Ve(n-1)=2n-1(-1)j=1n-1bjVinn-]]>{j=1n-2(2n-1-j(-1)k=j+1n-1bk)+1}Vr+]]>j=1n-2(2n-1-j(-1)k=j+1n-1bkVe(j))+Ve(n-1)]]>(5.11)最後的項Vn0(n)代表在本發明的n位循環A/D變換中產生的總累積誤差Gray=j=1n-2(2n-1-j(-1)k=j+1n-1bkVe(j))+Ve(n-1)]]>(5.12)公式(5.12)相應於上述公式(2.5)。
可以通過改變開關和電容器的具體結構來改進以上參看圖5、6以及7A-D描述的全差動電路實現。開關和電容器的數目可以改變。可用其它方法把差分輸入信號和差分基準信號注入到電路。例如，對每一輸入信號和基準信號都可使用一開關電容器單元。取樣-保持功能度以及反相都可以有其它實現方式。當然根據電路實現的這些改進來調整控制循環A/D變換器的開關和電路的時鐘信號。
還應懂得可容易地獲得基於上述全差動實現的單端A/D變換器實現。
模擬已用算法模擬程序對普通二進位碼循環A/D變換器和本發明的格雷碼循環A/D變換器的操作進行了模擬。對靜態和動態性能進行了分析。
就靜態性能而言，模擬了偏移誤差的產生，以下參看圖8和9對影響作簡要說明。圖8示出基於二進位編碼的5位循環A/D變換器的傳遞曲線。圖9示出基於本發明的格雷編碼算法的5位循環A/D變換器的傳遞曲線。在這兩種變換器類型中，假定產生的偏移誤差的幅值是1.5LSB。
由圖8可見模擬的偏移誤差造成了二進位碼A/D變換器的傳遞曲線具有明顯的非線性特性。該傳遞曲線偏離了理想的階梯傳遞曲線，在二進位碼循環A/D變換器中造成了例如碼16的丟失。
在圖9的本發明的格雷碼循環A/D變換器的傳遞曲線中，模擬的偏移誤差唯一可察覺的影響是造成小的增益誤差。改變了傳遞曲線的斜率即增益，但曲線理想的階梯狀保持不變。
此外，與普通二進位碼循環A/D變換器相比，本發明提出的循環A/D變換器的格雷碼結構還在其它幾個方面改善了操作性能。本發明的格雷碼A/D變換器的積分非線性和微分非線性比二進位碼A/D變換器的小得多。信號與噪聲失真比(SNDR)和無寄生動態範圍得到明顯改進。
總之，理論推導和系統模擬都表明本發明的格雷碼循環A/D變換器優於普通循環A/D變換器。本發明提出的新的基于格雷編碼算法的循環A/D變換器結構特別適合於高精度和低失真的應用場合。
根據本發明的第二個方面，把在循環A/D變換中使用的原理的逆原理應用於循環D/A變換。於是，把發明的第二個方面涉及數字輸入信號至模擬輸出信號的變換。在循環D/A變換器中，各個位輸入給循環地產生模擬輸出信號的相同電路。根據本發明第二個方面的一最佳實施例，格雷編碼的數位訊號按照下式定義的遞歸算法被變換為模擬輸出信號Vg(i)=12[Vg(i+1)-Vr](-1)bg(i),i=N,N-1,...,1]]>(6.1)其中bg(1)表示MSB而bg(N)表示LSB，假定是一N位D/A變換器。下標g表示數字輸入是格雷碼。Vg(i)表示與第i個LSB相關的中間值，2≤i≤N，Vg(N+1)＝0。該D/A變換器的輸出值是Vgout，它等於Vg(1)。Vr表示預定的基準值。D/A變換從LSB開始。根據具體的電路實現的不同，中間值、基準值和輸出值可以是電荷、電壓或電流。
迭代公式(6.1)將得到以下結果Vgout=Vg(1)=-{i=1N12i(-1)j=1ibg(j)}Vr---(6.2)]]>假定在產生每一個中間值和輸出值時產生了偏移誤差ΔVg(i)。參看上述公式(6.1)，考慮到誤差ΔVg(i)，將得出以下公式Vg(i)=12[Vg(i+1)-Vr+Vg(i)](-1)bg(i)---(6.3)]]>迭代公式(6.3)到i＝1，將得到以下結果Vgout=Vg(1)=-{i=1N12i(-1)j=1ibg(j)}Vr+]]>(6.4){i=1N12i(-1)j=1ibg(j)Vg(i)}]]>因此，在本發明的整個D/A變換過程中的總累積誤差由下式確定Vgout={i=1N12i(-1)j=1ibg(j)Vg(i)}---(6.5)]]>本發明的D/A變換的總累積誤差比普通D/A變換的小得多。特別是，與二進位碼循環D/A變換相比，獲得了相應於本發明的循環A/D變換相對於普通二進位碼循環A/D變換的改進的改進。
圖10是本發明循環D/A變換器的全差動實現的電路圖。圖10的電路實現採用了公式(6.1)的遞歸算法。如同圖5的全差動A/D變換器的實現一樣，圖10的實現也是開關為數字控制的開關電容器的類型。由於D/A變換是A/D變換的逆變換，所以參看以上對圖5、6和7A-D的A/D變換器的描述可更好理解圖10的D/A變換器。但是，在本發明的D/A變換中，採用的是基準信號的相減和0.5倍的放大。還應懂得是數位訊號的格雷碼位確定是否執行反相功能。
以上描述的各實施例只是作為例子而已，應懂得本發明不受這些實施例的限制。當然可以在不超出本發明的範圍的前提下按照與所描述的方式不同的其它方式實施本發明。遵循在此描述並要求保護的基本原理的其它改進在本發明的範圍之內。
權利要求
1.利用預定基準信號Vr把模擬輸入信號Vin循環變換為具有預定數目n的輸出位bi的數字輸出信號的方法，其中i是從1到n的整數，該方法的特徵在於包括按照由以下公式定義的遞歸格雷編碼算法產生每一輸出位bi的步驟Vo(i＝1)＝Vin；Vo(i)=2(-1)bi-1Vo(i-1)+Vr,(2in);]]>以及
2.權利要求1的方法，其特徵在於還包括以數字方式把所述格雷編碼的數字輸出信號變換為正規二進位碼的步驟。
3.把模擬輸入信號Vin變換為具有預定數目n的輸出位bi的數字輸出值的循環模-數(A/D)變換的方法，其中i是從1到n的整數，該方法的特徵在於包括按照遞歸格雷編碼算法產生每一個輸出位bi的步驟，所述遞歸格雷編碼算法包括以下步驟-取樣輸入信號Vin，並將被定義為第一循環信號Vo(1)的被取樣輸入信號Vin與預定電平比較來產生第一輸出位b1；-對每一後續輸出位bi，通過執行以下步驟產生後續輸出位bi，這裡的i是從2到n-通過對先前循環信號Vo(i-1)執行取樣及保持操作，進行2倍放大，根據先前產生的輸出位有選擇地進行信號反相；以及把預定基準信號與所述被放大及被有選擇地反相的信號相加來產生下一個循環信號Vo(i)；以及-把所述下一個循環信號Vo(i)與所述預定電平相比較來產生數字輸出值的所述後續輸出位bi。
4.權利要求3的方法，其特徵在於還包括以數字方式把所述格雷編碼的數字輸出值變換為正規二進位碼的輸出值的步驟。
5.利用預定基準信號Vr把模擬輸入信號Vin變換為具有預定數目n的輸出位bi的數字輸出信號的循環模-數(A/D)變換器，其中i是從1到n的整數，所述循環模-數(A/D)變換器的特徵在於包括按照由以下公式定義的遞歸格雷編碼算法產生每一輸出位bi的裝置Vo(i＝1)＝Vin；Vo(i)=2(-1)bi-1Vo(i-1)+Vr,(2in);]]>以及
6.權利要求5的循環A/D變換器，其特徵在於還包括以數字方式把所述格雷編碼的數字輸出信號變換為正規二進位碼的輸出信號的裝置。
7.利用預定基準信號Vr把模擬輸入信號Vin變換為具有預定數目n的輸出位bi的數字輸出信號的循環A/D變換器，其中i是從1到n的整數，所述循環A/D變換器的特徵在於包括按照遞歸格雷編碼算法產生每一個輸出位bi的裝置，所述按照遞歸格雷編碼算法產生每一個輸出位bi的裝置包括-將被定義為第一循環信號Vo(1)的輸入信號Vin與預定電平比較來產生第一個輸出位b1的裝置(15；44)；和-循環地產生每一個後續輸出位bi的裝置，這裡的i從2到n，所述循環地產生每一個後續輸出位bi的裝置包括-由對前一個循環信號Vo(i-1)執行取樣及保持操作、進行2倍放大以及根據先前產生的輸出位有選擇地進行信號反相的裝置(16、17、18；41、42、43)和把預定基準信號與所述被放大和被有選擇地反相的信號相加的裝置(19；C1，S11，S2)組成的產生下一個循環信號Vo(i)的裝置；和-把所述下一個循環信號Vo(i)與所述預定電平相比較來產生數字輸出信號的所述後續輸出位bi的裝置(15；44)。
8.利用預定基準信號把模擬輸入信號變換為數字輸出信號的循環A/D變換器，所述循環A/D變換器的特徵在於包括-增益係數為2的一放大器(43、C2、C3)；-按照與所述放大器(43、C2、C3)並聯的方式有選擇地加入輸入信號的裝置(C1、S1、S2)；-按照與所述放大器(43、C2、C3)並聯的方式有選擇地加入預定基準信號的裝置(C1、S2、S11)；-響應所述放大器(43、C2、C3)的輸出信號產生數字輸出信號的輸出位的一比較器(44)；-重複地取樣及保持所述放大器(43、C2、C3)的輸出信號的一取樣-保持電路(41，C)；-根據所述比較器(44)的先前產生的輸出位有選擇地反相所述被取樣及保持信號的裝置(42)，其中所述放大器(43、C2、C3)響應所述被有選擇地反相的信號；以及-產生一組時鐘信號的一時鐘信號發生器(45)，該組時鐘信號控制所述加入輸入信號的裝置(C1、S1、S2)，所述加入基準信號的裝置(C1、S2、S11)，所述取樣-保持電路(41，C)以及所述有選擇地反相所述比較器(44)的裝置(42)。
9.權利要求8的循環A/D變換器，其特徵在於還包括重新調整所述放大器(43、C2、C3)和所述取樣-保持電路(41，C)的裝置(S8、S3) 。
10.利用預定差分基準信號把差分模擬輸入信號變換為數字輸出信號的循環模-數(A/D)變換器，所述循環模-數(A/D)變換器的特徵在於包括-第一開關電容器單元(C1、S1、S2、S11)，有選擇地響應差分輸入信號和有選擇地響應差分基準信號而被充電；-增益係數為2的放大電路(43、C2、C3)，該放大電路包括具有兩輸入端和兩輸出端的一主運算放大器(43)，每一個都連接在所述輸入端的相應一個前面的相關前電容器(C3)，每一個都有選擇地與所述輸入-輸出端的相應一對並聯連接的相關並聯電容器(C2)，所述並聯電容器(2)的每一個與所述第一開關電容器單元(C1、S1、S2、S11)的相應一個連接，以便當所述第一開關電容器單元(C1、S1、S2、S11)放電時，將在所述並聯電容器(C2)上產生電荷；-兩個輸入端與所述放大電路(43、C2、C3)的所述輸出端連接的一比較器(44)，響應所述放大電路(43、C2、C3)的差分輸出信號產生數字輸出信號的輸出位；-與所述放大電路(43、C2、C3)的輸出端連接的一反饋開關(S6)；-取樣-保持電路(41、C)，該電路包括具有兩輸入端和兩輸出端的一次運算放大器(41)和相關電容器(C)，所述輸入端與所述反饋開關(S6)連接，對來自所述反饋開關(S6)的相應於來自所述放大電路(43、C2、C3)的差分輸出信號的差分輸出信號進行取樣和保持；-具有輸入端和輸出端的開關裝置(42)，所述開關裝置(42)的輸入端與所述取樣-保持電路(41、C)的輸出端連接，根據所述輸出位有選擇地切換所述取樣-保持電路(41、C)的差分輸出信號，所述開關裝置(42)的輸出端與所述放大電路(43、C2、C3)的前電容器(C3)連接；-有選擇地重新調整所述放大電路(43、C2、C3)、所述取樣-保持電路(41、C)和所述第一開關電容器單元(C1、S1、S2、S11)的裝置(S3、S4、S10、S8、S7、S2)；-產生具有預定定時和信號值的第一組時鐘信號和產生信號值依賴於所產生的輸出位的第二組時鐘信號的裝置(45)；其中所述第一開關電容器單元(C1、S1、S2、S11)、所述有選擇地進行重新調整的裝置(S3、S4、S10、S8、S7、S2)、所述反饋開關(S6)和所述比較器(44)由所述第一組時鐘信號進行控制，所述開關裝置(42)由所述第二組時鐘信號進行控制。
全文摘要
按照發明的新的產生格雷編碼的數字輸出信號的遞歸算法執行模擬輸入信號的循環A/D變換。在循環A/D變換中,輸出位逐個地循環產生。根據發明的格雷編碼算法,循環地對模擬輸入信號執行取樣及保持操作、根據先前產生的輸出位的不同有選擇地進行信號反相、進行2倍放大以及將其與預定基準信號相加。在本發明的基於遞歸格雷編碼算法的循環A/D變換器結構中,偏移誤差的累積通常非常小。此外,以數字方式控制信號反相的事實還使進一步改進了本發明的循環A/D變換器性能的高精度實現成為可能。
文檔編號H03M1/40GK1240542SQ9718067
公開日2000年1月5日 申請日期1997年12月5日 優先權日1997年12月5日
發明者S·西格內爾, B·E·榮松, H·斯藤斯特倫, N·譚 申請人:艾利森電話股份有限公司