邏輯信號傳送電路的製作方法
2023-11-10 03:55:02
專利名稱：邏輯信號傳送電路的製作方法
技術領域：
本發明涉及一種電子裝置，特別是涉及一種邏輯信號傳送電路。
背景技術：
在一般用以傳送外部邏輯信號(如時序信號)的電路中，雖然外部邏輯信號的低電壓電平是固定在接地電壓，但外部邏輯信號的高電壓電平卻會於不同情況下變動。舉例而言，外部邏輯信號的高電壓電平可能於1. 5V和5. OV之間的範圍內變動。然而，若是外部邏輯信號的高電壓電平不穩定的話，則邏輯信號傳送電路之後接續的電路可能會根據不穩定的邏輯信號動作，並因此有誤動作的情形。此外，當邏輯信號從低電壓電平轉移至高電壓電平時，會因轉移的過程而有大量的傳輸延遲(Propagation Delay)，使得邏輯信號的傳輸無法有效進行。
發明內容
本發明的一目的是提供一種邏輯信號傳送電路，藉以解決邏輯信號傳送時不穩定且具有傳輸延遲的問題。本發明的一技術方案是關於一種邏輯信號傳送電路，其包含一互補式金屬氧化物半導體反相器、一第一電晶體開關以及一反相器。互補式金屬氧化物半導體反相器包含一 P 型電晶體以及一 N型電晶體，並用以反相一輸入信號。第一電晶體開關連接於互補式金屬氧化物半導體反相器的一輸入端。反相器連接於P型電晶體和第一電晶體開關之間，其中當第一電晶體開關開啟時，反相器關閉P型電晶體，當第一電晶體開關關閉時，反相器開啟 P型電晶體。本發明的另一技術方案是關於一種邏輯信號傳送電路，其包含一互補式金屬氧化物半導體反相器、一第一電晶體開關以及一反相器。互補式金屬氧化物半導體反相器包含一 P型電晶體以及一 N型電晶體，其中N型電晶體與P型電晶體串迭連接。第一電晶體開關的控制端連接於N型電晶體的柵極。反相器具有一輸入端以及一輸出端，輸出端連接於 P型電晶體的柵極，而第一電晶體開關連接於反相器和一接地電壓之間。根據本發明，應用前述邏輯信號傳送電路不僅可於外部邏輯信號的高電壓電平在 1. 5V和5. OV之間的範圍內不穩定變動的情形下，將外部邏輯信號轉換為所需的邏輯信號， 還可避免產生擊穿電流(shoot throughcurrent)，且邏輯信號的傳輸甚至可因較少的傳輸 MiH (PropagationDelay)胃*J^iikSti。
圖1是依照本發明一實施例繪示一種邏輯信號傳送電路的示意圖。圖2是依照本發明另一實施例繪示一種邏輯信號傳送電路的示意圖。圖3是依照本發明又一實施例繪示一種邏輯信號傳送電路的示意圖。圖4是依照本發明實施例繪示一種輸入信號相對輸出邏輯信號的磁滯曲線示意圖。附圖符號說明100,200,300 邏輯信號傳送電路110:CM0S 反相器120:電流源
具體實施例方式下文結合附圖對所舉實施例作詳細說明，但所提供的實施例並非用以限制本發明所涵蓋的範圍，而結構運作的描述非用以限制其執行的順序，任何由組件重新組合的結構， 所產生具有均等功效的裝置，皆為本發明所涵蓋的範圍。其中附圖僅以說明為目的，並未依照原尺寸作圖。圖1是依照本發明一實施例繪示一種邏輯信號傳送電路的示意圖。邏輯信號傳送電路100可應用於柵極脈衝調製器(gate pulse modulator)中，並包含一互補式金屬氧化物半導體(Complementary Metal OxideSemiconductor, CMOS)反相器 110、一電晶體開關 Ml以及一反相器IV1。CMOS反相器110具有一輸入端IN，並用以對輸入端IN所傳來的一輸入信號VIN作反相動作，以輸出一邏輯信號VFLK或VFLKB。CMOS反相器110包含一 P型電晶體MP4A以及一 N型電晶體MN4，其中電晶體MN4串迭連接於電晶體MP4A，且其柵極連接於輸入端IN。電晶體開關Ml具有一控制端，其連接於輸入端IN和電晶體MN4的柵極，因而由輸入信號VIN所控制。反相器IVl連接於電晶體MP4A和電晶體開關Ml之間，且亦具有一輸入端和一輸出端，其輸出端連接於電晶體MP4A的柵極。電晶體開關Ml則是連接於反相器IVl的輸入端和一接地電壓GND之間。於操作上，當電晶體開關Ml開啟時，反相器IVl關閉電晶體MP4A，而當電晶體開關 Ml關閉時，反相器IVl開啟電晶體MP4A。具體而言，當輸入信號VIN發出至輸入端IN(或電晶體MN4的柵極)而具有高電平(如介於1. 5V和5. 0V)時，電晶體開關Ml由輸入信號VIN所開啟，反相器IVl的輸入端經由電晶體開關Ml拉降至接地電壓GND(低電平)，且反相器IVl的輸出端拉升至一電源電壓VDD (高電平)，以關閉電晶體MP4A。因此，電晶體MN4由輸入信號VIN所開啟，以將 CMOS反相器110的輸出端OUT拉降至接地電壓GND。另一方面，當輸入信號VIN發出而具有低電平(如接地電壓)時，電晶體開關Ml 是由輸入信號VIN所關閉，反相器IVl的輸入端經由例如電晶體M5拉升至VDD (高電平)， 而反相器IVl的輸出端拉降至接地電壓(低電平)，以開啟電晶體MP4A，使得CMOS反相器 110的輸出端OUT經由例如電流源120拉升至VDD(高電平)，其中電流源120連接於電壓 VDD和電晶體MP4A之間，且可由一電晶體MP4來實現，電晶體MP4由低電平電壓VSS控制而持續開啟。如此一來，電晶體MN4便可由輸入信號VIN來關閉。值得注意的是，當輸入信號VIN的電壓電平增加而於達到一最大值之前(亦即，由低電平轉移至達到高電平之前)，例如達到電晶體開關Ml的臨界電壓(如0. 7V)，使得電晶體開關Ml開啟時，反相器IVl的輸入端經由電晶體開關Ml立即拉降至接地電壓GND，反相器IVl的輸出端立即拉升至電壓VDD，以關閉電晶體MP4A，且電晶體MN4由輸入信號VIN開啟。因此，即使輸入信號VIN的高電壓電平不穩定地於1. 5V和5. OV之間變動，邏輯信號傳送電路100仍可將輸入信號VIN轉換為所需的邏輯信號。再者，由於輸入信號VIN的電壓電平自低電平轉移至高電平，實質上需要一段時間，造成邏輯信號傳送電路100中的傳輸延遲，因此可藉由輸入信號VIN的電壓電平增加而達到高電平之前，電晶體開關Ml開啟的情形下，反相器IVl的輸入端經由電晶體開關Ml立即拉降至接地電壓GND，而後反相器IVl的輸出端立即拉升至電壓VDD以關閉電晶體MP4A， 使得傳輸延遲的時間因此減少。如此一來，便可避免CMOS反相器110進行切換時所產生的擊穿電流(shoot through current)，且邏輯信號的傳輸可因較少的傳輸延遲而有效進行。在本實施例中，邏輯信號傳送電路100還可包含一啟始電晶體MENI，其具有一控制端，用以接收一啟始信號PGB，並連接於電晶體MN4的柵極和接地電壓GND之間。具體而言，當邏輯信號傳送電路100尚未穩定操作時，啟始信號PGB發出而開啟電晶體MENI，以使 CMOS反相器110無法操作，藉以設定CMOS反相器110和接續電路的初始狀態。在本實施例中，邏輯信號傳送電路100還可包含一靜電放電(ESD)電晶體ME，其中電晶體ME具有一控制端，用以接收由啟始信號PGB反相而得的一信號PG，並連接於電晶體 MN4的柵極和用以接收外部邏輯信號VFLK_IN的輸入節點之間。電晶體ME由信號PG所控制，以進行靜電放電的操作，並傳送邏輯信號VFLK_IN作為輸入信號VIN。圖2是依照本發明另一實施例繪示一種邏輯信號傳送電路的示意圖。相較於圖1， 邏輯信號傳送電路200還包含電晶體開關M2，其與電晶體開關Ml串迭連接，且電晶體開關 M2連接於電晶體開關Ml和反相器IVl的輸入端之間。電晶體開關M2具有一控制端，控制端連接於電晶體MN4的柵極(或輸入端IN)，使得電晶體開關M2由輸入信號VIN控制。在操作上，包含電晶體開關Ml和M2的邏輯信號傳送電路200，進行類似於圖1中包含電晶體開關Ml的邏輯信號傳送電路100的動作。舉例而言，當輸入信號VIN發出至輸入端IN(或電晶體MN4的柵極)而具有高電平時，電晶體開關Ml和M2均由輸入信號VIN 所開啟，反相器IVl的輸入端經由電晶體開關Ml和M2拉降至接地電壓GND (低電平)，且反相器IVl的輸出端拉升至電源電壓VDD(高電平)，以關閉電晶體MP4A。同樣地，當輸入信號VIN的電壓電平增加而於達到一最大值之前(亦即，由低電平轉移至達到高電平之前)，例如達到電晶體開關Ml和M2的臨界電壓，使得電晶體開關Ml和 M2開啟時，反相器IVl的輸入端經由電晶體開關Ml和M2立即拉降至接地電壓GND，而反相器IVl的輸出端立即拉升至電壓VDD，以關閉電晶體MP4A，且電晶體MN4由輸入信號VIN開啟。因此，即使輸入信號VIN的高電壓電平不穩定地於1. 5V和5. OV之間變動，邏輯信號傳送電路200仍可將輸入信號VIN轉換為所需的邏輯信號。再者，藉由輸入信號VIN的電壓電平增加而達到高電平之前，電晶體開關Ml和M2 開啟的情形下，反相器IVl的輸入端經由電晶體開關Ml和M2立即拉降至接地電壓GND，可使得傳輸延遲的時間因此減少。如此一來，便可避免產生擊穿電流，且邏輯信號的傳輸可因此有效進行。圖3是依照本發明又一實施例繪示的一種邏輯信號傳送電路的示意圖。相較於圖 2，邏輯信號傳送電路300還包含一磁滯(hysteresis)電晶體M3，其用以對邏輯信號傳送電路300賦予一磁滯特性，並由反相器IVl所控制。磁滯電晶體M3與電晶體開關M2串迭連接，並與電晶體開關Ml並聯相接，且亦具有一控制端，連接於反相器IVl的輸出端，以接收由反相器IVl所輸出的信號HYS。
當磁滯電晶體M3與電晶體開關Ml和M2共同操作時，磁滯電晶體M3會對邏輯信號傳送電路300賦予磁滯特性。圖4是依照本發明實施例繪示的一種輸入信號VIN相對輸出邏輯信號VFLK的磁滯曲線示意圖。同時參照圖3和圖4，當輸入信號VIN的電壓電平增加至二個臨界電壓OVTH)以開啟電晶體開關Ml和M2時，由反相器IVl輸出的信號HYS會拉升至電壓VDD (高電平)，以開啟磁滯電晶體M3。此時，磁滯電晶體M3比電晶體開關Ml 更加導通或開啟(例如M3的導通電阻rds，on比Ml小)，因此節點NX理想上可視為與接地電壓GND連接。之後，當輸入信號VIN的電壓電平減少至一個臨界電壓(VTH)時，電晶體開關M2會關閉。如此一來，當磁滯電晶體M3與電晶體開關Ml和M2共同操作時，邏輯信號傳送電路300便可藉由磁滯電晶體M3的操作而被賦予磁滯特性。其次，亦可藉由改變電晶體開關Ml和M2其中之一的尺寸大小，或同時改變電晶體開關Ml和M2的尺寸大小，來調整圖4中的轉換點(即電壓VTH或2VTH)。另外，將電晶體開關Ml串迭連接於電晶體開關M2，也可使轉換點增加至超過1.0V。此外，若是省略電晶體開關M2的話，則轉換點可能位於電晶體MN4的臨界電壓(一般為0. 7V 0. 9V)。由上述本發明的實施例可知，應用前述邏輯信號傳送電路，不僅可於外部邏輯信號的高電壓電平在1. 5V和5. OV之間的範圍內不穩定變動的情形下，將外部邏輯信號轉換為所需的邏輯信號，還可避免產生擊穿電流(shoot through current)，且邏輯信號的傳輸甚至可因較少的傳輸延遲(Propagation Delay)而有效地進行。雖然本發明已以實施方式揭示如上，然其並非用以限定本發明，本領域的技術人員在不脫離本發明的精神和範圍的前提下，可作若干的更動與潤飾，因此本發明的保護範圍以本發明的權利要求為準。
權利要求
1.一種邏輯信號傳送電路，包含一互補式金屬氧化物半導體反相器，包含一 P型電晶體以及一 N型電晶體，並用以反相一輸入信號；一第一電晶體開關，連接於該互補式金屬氧化物半導體反相器的一輸入端；以及一反相器，連接於該P型電晶體和該第一電晶體開關之間，其中當該第一電晶體開關開啟時，該反相器關閉該P型電晶體，當該第一電晶體開關關閉時，該反相器開啟該P型電晶體。
2.如權利要求1所述的邏輯信號傳送電路，其中當該輸入信號發出而具有高電平時， 該N型電晶體由該輸入信號開啟，以將該互補式金屬氧化物半導體反相器的一輸出端拉降至一接地電壓。
3.如權利要求2所述的邏輯信號傳送電路，其中當該輸入信號發出而具有低電平時， 該第一電晶體開關由該輸入信號關閉，使得該P型電晶體開啟而將該互補式金屬氧化物半導體反相器的該輸出端拉升至一電源電壓。
4.如權利要求1所述的邏輯信號傳送電路，其中當該輸入信號的電壓電平增加而於達到一最大值之前使得該第一電晶體開關開啟時，該反相器的一輸入端經由該第一電晶體開關拉降至一接地電壓，且該反相器的一輸出端拉升至一電源電壓。
5.如權利要求1所述的邏輯信號傳送電路，還包含一第二電晶體開關，連接於該第一電晶體開關和該反相器的一輸入端之間，且由該輸入信號控制。
6.如權利要求5所述的邏輯信號傳送電路，其中當該輸入信號的電壓電平增加而於達到一最大值之前使得該第一電晶體開關和該第二電晶體開關開啟時，該反相器的該輸入端經由該第一電晶體開關和該第二電晶體開關拉降至一接地電壓，且該反相器的一輸出端拉升至一電源電壓。
7.如權利要求5所述的邏輯信號傳送電路，還包含一磁滯電晶體，用以賦予該邏輯信號傳送電路一磁滯特性。
8.如權利要求7所述的邏輯信號傳送電路，其中該磁滯電晶體與該第二電晶體開關串迭連接，該磁滯電晶體與該第一電晶體開關並聯相接。
9.如權利要求8所述的邏輯信號傳送電路，其中該磁滯電晶體是由該反相器所控制。
10.如權利要求1所述的邏輯信號傳送電路，還包含一啟始電晶體，用以啟始該互補式金屬氧化物半導體反相器。
11.一種邏輯信號傳送電路，包含一互補式金屬氧化物半導體反相器，包含一 P型電晶體以及一 N型電晶體，該N型電晶體與該P型電晶體串迭連接；一第一電晶體開關，該第一電晶體開關的控制端連接於該N型電晶體的柵極；以及一反相器，具有一輸入端以及一輸出端，該輸出端連接於該P型電晶體的柵極，該第一電晶體開關連接於該反相器和一接地電壓之間。
12.如權利要求11所述的邏輯信號傳送電路，還包含一第二電晶體開關，該第二電晶體開關的控制端連接於該N型電晶體的柵極，該第二電晶體開關與該第一電晶體開關串迭連接，並連接於該第一電晶體開關和該反相器的該輸入端之間。
13.如權利要求12所述的邏輯信號傳送電路，其中當該輸入信號發出至該N型電晶體的柵極，且該輸入信號的電壓電平增加而於達到一最大值之前使得該第一電晶體開關和該第二電晶體開關開啟時，該反相器的該輸入端經由該第一電晶體開關和該第二電晶體開關拉降至該接地電壓，而該反相器的該輸出端拉升至一電源電壓。
14.如權利要求12所述的邏輯信號傳送電路，還包含一磁滯電晶體，該磁滯電晶體的控制端連接於該反相器的該輸出端，該磁滯電晶體與該第二電晶體開關串迭連接，該磁滯電晶體與該第一電晶體開關並聯相接。
15.如權利要求14所述的邏輯信號傳送電路，其中當該磁滯電晶體與該第一電晶體開關和該第二電晶體開關共同操作時，該磁滯電晶體賦予該邏輯信號傳送電路一磁滯特性。
16.如權利要求14所述的邏輯信號傳送電路，還包含一啟始電晶體，該啟始電晶體的控制端用以接收一啟始信號，並連接於該N型電晶體的柵極和該接地電壓之間。
17.如權利要求16所述的邏輯信號傳送電路，還包含一電流源，連接於一電源電壓和該P型電晶體之間。
18.如權利要求17所述的邏輯信號傳送電路，還包含一靜電放電電晶體，該靜電放電電晶體的控制端用以接收由該啟始信號反相而得的一信號，該靜電放電電晶體連接於該N型電晶體的柵極和用以接收一輸入信號的一輸入節點之間。
19.如權利要求11所述的邏輯信號傳送電路，其中當一輸入信號發出至該N型電晶體的柵極，且該輸入信號的電壓電平增加而於達到一最大值之前使得該第一電晶體開關開啟時，該反相器的該輸入端經由該第一電晶體開關拉降至該接地電壓，而該反相器的該輸出端拉升至一電源電壓。
20.如權利要求11所述的邏輯信號傳送電路，其中當一輸入信號發出至該N型電晶體的柵極而具有高電平時，該N型電晶體由該輸入信號所開啟，以將該互補式金屬氧化物半導體反相器的一輸出端拉降至該接地電壓，且該第一電晶體開關由該輸入信號所開啟。
全文摘要
一種邏輯信號傳送電路，包含互補式金屬氧化物半導體反相器、第一電晶體開關和反相器。互補式金屬氧化物半導體反相器包含P型電晶體和N型電晶體，並用以反相輸入信號。第一電晶體開關連接於互補式金屬氧化物半導體反相器的輸入端。反相器連接於P型電晶體和第一電晶體開關之間，其中當第一電晶體開關開啟時，反相器關閉P型電晶體，當第一電晶體開關關閉時，反相器開啟P型電晶體。
文檔編號H03K19/0175GK102263550SQ201010189709
公開日2011年11月30日 申請日期2010年5月26日 優先權日2010年5月26日
發明者李秋平 申請人:原景科技股份有限公司