多位相變化存儲器陣列及多位相變化存儲器的製作方法
2023-11-04 06:30:27
專利名稱:多位相變化存儲器陣列及多位相變化存儲器的製作方法
技術領域:
本發明有關於相變化存儲器,特別是有關於多位相變化存儲器。
背景技術:
隨著可攜式應用產品的成長,使得非易失性存儲器的需求有日漸增加的 趨勢,相變化存儲器技術由於具有速度、功率、容量、可靠度、工藝整合度、 以及成本等具竟爭力的特性,已被視為下一世代最具有潛力的非易失性存儲
器技術。
圖1A與1B為美國專利申請案US2005/0112896 Al所揭露的傳統多位 相變化存儲器的結構圖,其以GST作為相變化記憶材料,該多位相變化存 儲器由多層GST材料層與多層金屬層交迭所組成,每一 GST材料層為兩金 屬層的夾層,雖然每一 GST材料層的電阻係數相同,但由於其高度 hl>h2>h3>h4,且A1<A2<A3R2>R3>R4,且其所需的結晶化 電流Isetl<Iset2<Iset3<Iset4,若給予IsetKKIset2,只有材料層GST1結晶化, 當Iset2<I<Iset3,只有材料層GST1跟GST2結晶化,當Iset3〈KIset4,只有 材料層GST1、 GST2跟GST3結晶化,若Iset4<I,則所有GST材料層都結 晶化,其中,I為所施加的電流,藉由控制施加電流的大小,可以將多位相 變化存儲器區分出4種結晶化狀態,因此單一相變化存儲器便可得到2位的 儲存量,而當施加電流I大於Ireset4時,所有的GST材料層都回復到非結 晶狀態,亦即該相變化存儲器的記憶狀態被^抹除。
發明內容
一種多位相變化存儲器陣列,該多位相變化存儲器陣列包括多個多位相 變化存儲器,每一多位相變化存儲器包括第一位線與第二位線、第一相變化 材料層、第二相變化材料層以及開關元件,該第一相變化材料層耦接於該第 一位線與該第二位線之間,該第二相變化材料層耦接至源極線,該開關元件 通過其源/漏極耦接於該第一相變化材料層與該第二相變化材料層之間,且其 柵極耦接至字線,其中,該第一相變化材料層與該第二相變化材料層有不同 的非晶化態電阻值,以及不同的非晶化態電流。
為讓本發明的上述和其他目的、特徵、和優點能更明顯易懂,下文特舉 出較佳實施例,並配合所附圖式,作詳細說明如下。
圖1A與1B為美國專利申請案US2005/0112896A1所揭露的傳統多位 相變化存儲器的結構圖。
圖2A所示為依據本發明一實施例的多位相變化存儲器陣列的示意圖。 圖2B至2E為依據圖2A所示的多位相變化存儲器的結構截面圖。 主要元件符號說明 BL1、 BL2、 BL3-第一位線; BL1, 、 BL2, 、 BL3, ~第二位線; GSTl ~第一相變化材料層; GST2 ~第二相變化材料層; TN ~金屬氧化物半導體電晶體; SL1、 SL2、 SL3 源極線; WL1、 WL2、 WL3、 WL4 字線; N+ ~源/漏才及; 20~介面層。
具體實施例方式
圖2A所示為依據本發明一實施例的多位相變化存儲器陣列的示意圖, 該多位相變化存儲器陣列包括多個多位相變化存儲器,每一多位相變化存儲 器包括一第一位線(BL1、 BL2、 BL3)與一第二位線(BL1'、 BL2'、 BL3')、 一 第一相變化材料層GST1、 一第二相變化材料層GST2以及一開關元件TN, 舉例而言,該開關元件為一金屬氧化物半導體電晶體,該第一相變化材料層 GST1耦接於該第一位線(BL1、 BL2、 BL3)與該第二位線(BL1'、 BL2'、 BL3,) 之間,該第二相變化材料層GST2耦接至一源極線(SL1、 SL2、 SL3),該金 屬氧化物半導體電晶體TN通過其源/漏極耦接於該第一相變化材料層GST1 與該第二相變化材料層GST2之間,且其對冊極耦接至一字線(WL1、 WL2、 WL3、 WL4),其中,該第一相變化材料層GST1與該第二相變化材料層GST2 有不同的非晶化態電阻值,以及不同的非晶化態電流。該第二位線(BL1'、 BL2,、 BL3,)可耦接於該第一相變化材料層GST1與該金屬氧化物半導體晶 體管TN之間。
圖2B為依據圖2A所示的多位相變化存儲器的結構截面圖,該多位相 變化存儲器包括一第一位線BL1與一第二位線BL1'、 一第一相變化材料層 GST1、 一第二相變化材料層GST2以及一金屬氧化物半導體電晶體TN,該 第一相變化材料層GST1耦接於該第一位線BL1與該第二位線BL1,之間, 該第二相變化材料層GST2耦接至一源極線SL1 ,該金屬氧化物半導體晶體 管TN通過其源/漏極N+耦接於該第一相變化材料層GST1與該第二相變化 材料層GST2之間,且其柵極為一字線所控制,其中,該第一相變化材料層 GST1與該第二相變化材料層GST2有不同的非晶化態電阻值,以及不同的 非晶化態電流。該第二位線BL1,可耦接於該第一相變化材料層GST1與該金 屬氧化物半導體電晶體TN之間。
如圖2B所示,該第二相變化材料層GST2的布局面積A2大於該第一相 變化材料層GST1的布局面積Al,因此使得該第一相變化材料層GST1的非 晶化態電流Iresetl小於該第二相變化材料層GST2的非晶化態電流Ireset2, 同時該第一相變化材料層GST1的非晶化態電阻值Rresetl大於該第二相變 化材料層GST2的非晶化態電阻值Rreset2,當對該多位相變化存儲器進行編 程(progmm)時,例如是需要於位線施加電流並通過該柵極將金屬氧化物半導 體電晶體打開,並於該第一位線BL1或該第二位線BL1,施加一電流;若於 該第 一位線BL1施加一 電流I,且Iset2<I,則電流I會流經該第 一相變化材 料層GST1與該第二相變化材料層GST2,其中,Iset2為GST2的結晶化態 電流。由於施加電流I達到將該第二相變化材料層GST2結晶化的程度,因 此該第一相變化材料層GST1與該第二相變化材料層GST2會被結晶化,則 電流路徑的等效電阻等於金屬氧化物半導體電晶體的導通電阻值Ro;若於該 第一位線BL1施加一電流I,且IresetKK Ireset2,則電流I會流經該第一相 變化材料層GST1與該第二相變化材料層GST2,但由於施加電流I未達到 將該第二相變化材料層GST2非晶化的程度,因此只有該第一相變化材料層 GST1被非晶化,則電流路徑的等效電阻等於該第一相變化材料層GST1的 非晶化電阻值Rre^;若於該第一位線BL1施加一電流I,且lreset2〈,其中
Ireset2為GST2的非晶化態電流,則電流I會流經該第一相變化材料層GST1 與該第二相變化材料層GST2,由於施加電流I已達到將該第二相變化材料 層GST2非晶化的程度,因此該第一相變化材料層GST1與該第二相變化材 料層GST2會被非晶化,則電流路徑的等效電阻等於該第一相變化材料層 GST1的非晶化電阻值Rresetl加上第二相變化材料層GST2的非晶化電阻值 Rreset2;若於該第二位線BL1 ,施加一 電流I,且Ireset2<I,則電流I只會流經 該第二相變化材料層GST2,由於施加電流I已達到將該第二相變化材料層 GST2非晶化的程度,因此只有該第二相變化材料層GST2會被非晶化,則 電流路徑的等效電阻等於該第二相變化材料層GST2的非晶化電阻值R,t2, 藉由不同的編程(program)方式,可以將電流路徑的等效電阻區分出四個等 級,因此可使單一相變化存儲器便可得到2位的儲存量。
除了利用使該第一相變化材料層GST1與該第二相變化材料層GST2的 布局面積產生差異化,以使得該第一相變化材料層GST1與該第二相變化材 料層GST2有不同的非晶化態電阻值,以及不同的非晶化態電流,亦可利用 使該第一相變化材料層GST1與該第二相變化材料層GST2的膜厚產生差異 化,以達到相同的效果,如圖2C所示,該第二相變化材料層GST2的膜厚 H2較該第一相變化材料層GST1的膜厚H1為薄,因此仍使得該第一相變化 材料層GST1的非晶化態電流Iresetl小於該第二相變化材料層GST2的非晶 化態電流Ireset2。
此外,亦可利用使該第一相變化材料層GST1與該第二相變化材料層 GST2的介面層(interracial layer)產生差異化,以達到相同的效果,如圖2D 所示,該第二相變化材料層GST2無介面層,而該第一相變化材料層GST1 有介面層20,因此仍使得該第一相變化材料層GST1的非晶化態電流Iresetl 小於該第二相變化材料層GST2的非晶化態電流Ireset2,再者,亦可利用使 該第一相變化材料層GST1與該第二相變化材料層GST2的加熱接觸面面積 產生差異化,以達到相同的效果,如圖2E所示,該第二相變化材料層GST2 下的貫孔(via)面積較該第一相變化材料層GST1下的貫孔(via)面積要大,因 此仍使得該第一相變化材料層GST1的非晶化態電流Iresetl小於該第二相變 化材料層GST2的非晶化態電流Ireset2,除了上述各種方式,亦可利用使該 第一相變化材料層GST1與該第二相變化材料層GST2的摻雜濃度產生差異 化或其他方式,以達到相同的效果。需注意的是,上述實施例以兩個相變化材料層GST1、 GST2為例做說明,然而本發明並不以此為限。本發明的多位 相變化存儲器所包含的相變化材料層的個數,可依實際需求而設計,此應為 一般熟此技藝者可了解,在此不再贅述。
本發明提供一種多位相變化存儲器的結構設計。分別在漏極、源極串接 上例如是不同面積的相變化材料,以達到不同阻值變化的電流通路;利用漏 極、源極兩端不同阻值相變化材料的相變化配合,可明確得到多階不同的阻 值變化,由此多階阻值變化可達成多位記憶的單存儲器存儲器。本申請所提 的多位單存儲器相變化存儲器製造流程與傳統的相變化存儲器相同,換言 之,在不必增加光掩模、製造步驟、成本下,即可得到記憶容量倍增的目的。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何熟習 此技藝者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,因 此本發明的保護範圍當視所附的權利要求所界定者為準。
權利要求
1.一種多位相變化存儲器陣列,包括多個多位相變化存儲器,每一多位相變化存儲器包括第一位線與第二位線;第一相變化材料層,耦接於該第一位線與該第二位線之間;第二相變化材料層,耦接至源極線;以及開關元件,通過其源/漏極耦接於該第一相變化材料層與該第二相變化材料層之間,其柵極耦接至字線;其中,該第一相變化材料層與該第二相變化材料層有不同的非晶化態電阻值,以及不同的非晶化態電流。
2. 如權利要求1所述的多位相變化存儲器陣列 於該第一相變化材料層與該開關元件之間。
3. 如權利要求1所述的多位相變化存儲器陣列 料層與該第二相變化材料層的布局面積不同。
4. 如權利要求1所述的多位相變化存儲器陣列 料層與該第二相變化材料層的膜厚不同。
5. 如權利要求1所述的多位相變化存儲器陣列 料層與該第二相變化材料層的摻雜濃度不同。
6. 如權利要求1所述的多位相變化存儲器陣列 料層與該第二相變化材料層之一 包括介面層。
7. 如權利要求1所述的多位相變化存儲器陣列 料層與該第二相變化材料層的加熱接觸面面積不同
8. 如權利要求1所述的多位相變化存儲器陣列 屬氧化物半導體電晶體。
9. 一種多位相變化存儲器,包括 第一位線與第二位線; 第一相變化材料層,耦接於該第一位線與該第二位線之間; 第二相變化材料層,耦接至源極線;以及開關元件,通過其源/漏極耦接於該第 一相變化材料層與該第二相變化材 料層之間,其柵極耦接至字線;,其中,該第二位線耦接 ,其中,該第一相變化材 ,其中,該第一相變化材 ,其中,該第一相變化材 ,其中,該第一相變化材 ,其中,該第一相變化材 ,其中,該開關元件為金 其中,該第 一相變化材料層與該第二相變化材料層有不同的非晶化態電 阻值,以及不同的非晶化態電流。
10. 如權利要求9所述的多位相變化存儲器,其中,該第二位線耦接於該第 一相變化材料層與該開關元件之間。
11. 如權利要求9所述的多位相變化存儲器,其中,該第一相變化材料層 與該第二相變化材料層的布局面積不同。
12. 如權利要求9所述的多位相變化存儲器,其中,該第一相變化材料層 與該第二相變化材料層的膜厚不同。
13. 如權利要求9所述的多位相變化存儲器,其中,該第一相變化材料層 與該第二相變化材料層的摻雜濃度不同。
14. 如權利要求9所述的多位相變化存儲器,其中,該第一相變化材料層 與該第二相變化材料層之一 包括介面層。
15. 如權利要求9所述的多位相變化存儲器,其中,該第一相變化材料層 與該第二相變化材料層的加熱接觸面面積不同。
16. 如權利要求9所述的多位相變化存儲器,其中,該開關元件為金屬氧 化物半導體電晶體。
全文摘要
一種多位相變化存儲器陣列,該多位相變化存儲器陣列包括多個多位相變化存儲器,每一多位相變化存儲器包括第一位線與第二位線、第一相變化材料層、第二相變化材料層以及開關元件,該第一相變化材料層耦接於該第一位線與該第二位線之間,該第二相變化材料層耦接至源極線,該開關元件通過其源/漏極耦接於該第一相變化材料層與該第二相變化材料層之間,且其柵極耦接至字線,其中,該第一相變化材料層與該第二相變化材料層有不同的非晶化態電阻值,以及不同的非晶化態電流。
文檔編號G11C11/56GK101359676SQ200710143770
公開日2009年2月4日 申請日期2007年8月2日 優先權日2007年8月2日
發明者黃振明 申請人:財團法人工業技術研究院;力晶半導體股份有限公司;南亞科技股份有限公司;茂德科技股份有限公司;華邦電子股份有限公司