一種基於氧化矽襯底的v型槽結構的製作方法

2023-11-11 03:45:57

一種基於氧化矽襯底的v型槽結構的製作方法
【專利摘要】本發明公開了一種基於氧化矽襯底的V型槽結構的製作方法，主要包含步驟如下：步驟1，在矽襯底上生長一層氧化膜；步驟2，在氧化膜上生長介質掩膜層；步驟3，在介質掩膜層上塗光刻膠，光刻，顯影，然後幹法刻蝕定義出介質掩膜層的圖形；步驟4，去除光刻膠；步驟5，用步驟3定義出圖形的介質掩膜層對下面的氧化膜刻蝕定義出需要的V型圖形；步驟6，去除介質掩膜層。本發明用半導體工藝中的刻蝕方法刻蝕V型槽，提高了V型槽結構的精確度，極大的改善了V型槽邊線不平直，槽壁起伏不平，以及溝槽長度上的限制，從而提高了光纖和波導對接的精確度，以降低光纖和波導對接的損耗。
【專利說明】一種基於氧化矽襯底的V型槽結構的製作方法
【技術領域】
[0001]本發明屬於半導體集成電路製造工藝，尤其涉及一種基於氧化矽襯底的V型槽結構的製作方法。
【背景技術】
[0002]光纖和波導陣列之間的互聯是實現光電子器件實用化中需要解決的最大的技術問題。通常的單模光纖芯徑只有幾個微米，而波導的寬度和深度也只有幾個微米。相對調節容差很小，特別是光纖陣列兩端連結的器件間距相差懸殊，對準連結耦合難度更大。通常是用無源波導器件來完成這樣的工作。不論是玻璃無源波導器件還是LiNbO3無源波導器件，其損耗都遠遠大於單模光纖。
[0003]為了減低光纖和波導連結的耦合，目前採用V型槽結構以提高對準的精度。因此，V型槽製作的精度就成為該技術的關鍵。
[0004]如圖7所示，現有典型的V型槽一般有兩種，第一種結構如圖7 Ca)所示，V型槽的槽底部是尖的，另第一種結構如圖7 (b)所示，V型槽的槽底部是平的。現有的V型槽的製作方法是，在矽[100]晶向面上，以矽[110]晶向面為基準，用氧化矽層為掩膜層，用KOH溶液，在80攝氏度的溫度下腐蝕矽，腐蝕的速率約為I微米/分鐘。V型槽的獲得是利用矽單晶的各向異性腐蝕的特性，因此，晶向的失調對V型槽的質量影響很大。製作中發現，當掩膜層氧化矽偏離矽[110]晶向，腐蝕後得到的V型槽邊線不平直，槽壁起伏不平，V型槽的長度也受限制，更主要的還會引起V型槽的展寬，從而增大光纖和波導對接的損耗。

【發明內容】

[0005]本發明要解決的技術問題是提供一種基於氧化矽襯底的V型槽結構的製作方法，用半導體刻蝕的方法製作V型槽，以提高其結構上的精確度，從而降低光纖和波導對接的損耗。
[0006]為解決上述技術問題，本發明提供一種基於氧化矽襯底的V型槽結構的製作方法，主要包含步驟如下:
[0007]步驟I，在矽襯底上生長一層氧化膜；
[0008]步驟2，在氧化膜上生長介質掩膜層；
[0009]步驟3，在介質掩膜層上塗光刻膠，光刻，顯影，然後幹法刻蝕定義出介質掩膜層的圖形；
[0010]步驟4，去除光刻膠；
[0011]步驟5，用步驟3定義出圖形的介質掩膜層對下面的氧化膜刻蝕定義出需要的V型圖形；
[0012]步驟6，去除介質掩膜層。
[0013]步驟I中，所述氧化膜的生長方法可以採用化學氣相沉積法，所述氧化膜的厚度為I?60微米。所述氧化膜的生長採用一次性成膜，或者採用壓應力和張應力的薄膜交替沉積，以解決由於膜質過厚而出現的薄膜剝落的問題。
[0014]步驟2中，所述介質掩膜層採用氮氧化矽、或者氮化矽、或者氮氧化矽和氧化矽混合使用，或者氮化矽和氧化矽混合使用。所述介質掩膜層的生長方法可以採用化學氣相沉積法；所述介質掩膜層的厚度為100埃?I微米。
[0015]步驟3中，所述幹法刻蝕定義出介質掩膜層的圖形，所述介質掩膜層刻蝕的開口寬度D (如圖3所示)為I?60微米，刻蝕深度為介質掩膜層的生長厚度。
[0016]步驟5中，所述氧化膜刻蝕的深度B (如圖5所示)為I?60微米，開口寬度C (如圖5所示)為I?60微米。所述氧化膜的刻蝕方法為溼法刻蝕，或幹法刻蝕，或溼法刻蝕和幹法刻蝕的混合使用。所述氧化膜刻蝕的刻蝕角度A (如圖5所示)為30?90度。
[0017]步驟6中，所述去除介質掩膜層的方法為溼法刻蝕，或幹法刻蝕，或溼法刻蝕和幹法刻蝕的混合使用。
[0018]和現有技術相比，本發明具有以下有益效果:用半導體工藝中的刻蝕方法刻蝕V型槽，提高了 V型槽結構的精確度，極大的改善了 V型槽邊線不平直，槽壁起伏不平，以及溝槽長度上的限制。從而提高了光纖和波導對接的精確度，以降低光纖和波導對接的損耗。
【專利附圖】

【附圖說明】
[0019]圖1是本發明方法的步驟I完成後的剖面示意圖；
[0020]圖2是本發明方法的步驟2完成後的剖面示意圖；
[0021]圖3是本發明方法的步驟3完成後的剖面示意圖；
[0022]圖4是本發明方法的步驟4完成後的剖面示意圖。
[0023]圖5是本發明方法的步驟5完成後的剖面示意圖。
[0024]圖6是本發明方法的步驟6完成後的剖面示意圖。
[0025]圖7是現有典型的V型槽結構示意圖，其中圖7 (a)是一種現有典型的V型槽結構示意圖，圖7 (b)是另一種現有典型的V型槽結構示意圖。
[0026]圖中附圖標記說明如下:
[0027]101是矽襯底，102是氧化膜，103是介質掩膜層，104是光刻膠，A是刻蝕角度，B是氧化膜102刻蝕的深度，C是氧化膜102刻蝕的開口寬度，D是介質掩膜層103刻蝕的開口覽度。
【具體實施方式】
[0028]下面結合附圖和實施例對本發明作進一步詳細的說明。
[0029]如圖1-圖6所示，本發明的一種基於氧化矽襯底的V型槽結構的製作方法，其主要包含步驟如下:
[0030]1.如圖1所示，在矽襯底101上生長一層氧化膜102 (例如，氧化矽薄膜);該氧化膜102的生長方法包含但不限於化學氣相沉積法，該氧化膜102的厚度為I?60微米；氧化膜102的生長可以是一次性成膜，也可以是用壓應力和張應力的薄膜交替沉積，以解決由於膜質過厚而出現的薄膜剝落的問題；
[0031]2.如圖2所示，在氧化膜102上生長介質掩膜層103，該介質掩膜層103的生長方法包含但不限於化學氣相沉積法；介質掩膜層103包含但不限於氮氧化矽SiON、或氮化矽SiN、或氮氧化矽和氧化矽Si0N/Si02的混合使用，或氮化矽和氧化矽SiN/Si02的混合使用，介質掩膜層103的厚度為100埃?I微米；
[0032]3.如圖3所示，在介質掩膜層103上塗光刻膠104，光刻，顯影；然後用光刻膠104作為掩膜幹法刻蝕定義出介質掩膜層103的圖形；該圖形的開口寬度(即介質掩膜層103刻蝕的開口寬度D)為I?60微米，深度為介質掩膜層103的生長厚度；
[0033]4.如圖4所示，採用本領域常規方法去除光刻膠104 ;
[0034]5.如圖5所示，用定義出圖形的介質掩膜層103對下面的氧化膜102定義出需要的V型圖形；氧化膜102刻蝕的深度B為I?60微米，氧化膜102刻蝕的開口寬度C為I?60微米；刻蝕角度A (如圖5所示)為30?90度；氧化膜102的刻蝕方法可以採用溼法刻蝕或幹法刻蝕或兩種方法的混合使用；例如，典型的刻蝕方法為一步溼法刻蝕，該方法是利用溼法刻蝕藥液對氧化膜102膜層的橫向和縱向刻蝕速率的不同來調節刻蝕的角度，而調節橫向和縱向不同刻蝕速率的方法可以採用如下本領域常規方法:例如，可以通過不同種類的藥液配比，添加表面活化劑，對薄膜表面進行處理以改善氧化膜102膜層和介質掩膜層103的接觸強度等方法實現；
[0035]6.如圖6所示，去除介質掩膜層103，即形成V型槽結構。去除介質掩膜層103的方法為溼法刻蝕，或幹法刻蝕，或兩者的混合使用。
【權利要求】
1.一種基於氧化矽襯底的V型槽結構的製作方法，其特徵在於，主要包含步驟如下: 步驟I，在矽襯底上生長一層氧化膜； 步驟2，在氧化膜上生長介質掩膜層； 步驟3，在介質掩膜層上塗光刻膠，光刻，顯影，然後幹法刻蝕定義出介質掩膜層的圖形； 步驟4，去除光刻膠； 步驟5，用步驟3定義出圖形的介質掩膜層對下面的氧化膜刻蝕定義出需要的V型圖形； 步驟6，去除介質掩膜層。
2.如權利要求1所述的方法，其特徵在於，步驟I中，所述氧化膜的生長方法採用化學氣相沉積法，所述氧化膜的厚度為I?60微米。
3.如權利要求1或2所述的方法，其特徵在於，步驟I中，所述氧化膜的生長採用一次性成膜，或者採用壓應力和張應力的薄膜交替沉積，以解決由於膜質過厚而出現的薄膜剝落的問題。
4.如權利要求1所述的方法，其特徵在於，步驟2中，所述介質掩膜層採用氮氧化矽、或者氮化矽、或者氮氧化矽和氧化矽混合使用，或者氮化矽和氧化矽混合使用。
5.如權利要求1或4所述的方法，其特徵在於，步驟2中，所述介質掩膜層的生長方法採用化學氣相沉積法；所述介質掩膜層的厚度為100埃?I微米。
6.如權利要求1所述的方法，其特徵在於，步驟3中，所述幹法刻蝕定義出介質掩膜層的圖形，所述介質掩膜層刻蝕的開口寬度(D)為I?60微米，刻蝕深度為介質掩膜層的生長厚度。
7.如權利要求1所述的方法，其特徵在於，步驟5中，所述氧化膜刻蝕的深度(B)為I?60微米，開口寬度(C)為I?60微米。
8.如權利要求1或7所述的方法，其特徵在於，步驟5中，所述氧化膜的刻蝕方法為溼法刻蝕，或幹法刻蝕，或溼法刻蝕和幹法刻蝕的混合使用。
9.如權利要求1或7所述的方法，其特徵在於，步驟5中，所述氧化膜刻蝕的刻蝕角度(A)為30?90度。
10.如權利要求1所述的方法，其特徵在於，步驟6中，所述去除介質掩膜層的方法為溼法刻蝕，或幹法刻蝕，或溼法刻蝕和幹法刻蝕的混合使用。
【文檔編號】H01L21/311GK103632953SQ201210297931
【公開日】2014年3月12日 申請日期:2012年8月20日 優先權日:2012年8月20日
【發明者】成鑫華 申請人:上海華虹宏力半導體製造有限公司