具有水平電極的硫屬化合物記憶胞及其形成方法

2023-12-10 05:21:06 4

專利名稱：具有水平電極的硫屬化合物記憶胞及其形成方法
技術領域：
本發明涉及一種半導體的製造方法，特別是涉及一種具有水平電極的硫屬化合物記憶胞及其形成方法。
背景技術：
可電性寫入與抹除的相變化材料已經被用作記憶體元件。而硫屬化合物材料可以在普遍結晶的結構狀態與普遍非結晶的區域次序(local order)結構狀態之間作電性轉換。結晶狀態是指一種材料的原子和(或)電子形成可重複晶格結構的相，反之非結晶狀態的原子和(或)電子則隨意的散布。結構狀態也可以在完全結晶與完全非結晶狀態的最大程度之間的可觀察的區域次序結構狀態的範圍中被轉換。
現在偏愛使用硫屬化合物材料作為相變化記憶體。硫屬化合物包含碲、硒、鍺、銻、鉍、鉛、錫、砷、硫、矽、磷和(或)氧的混合物。因為結構狀態的範圍，沉積狀態的(as-deposited)硫屬化合物材料可以具有各種的大的傳導性。一般來說，結構狀態具有越多的結晶區域次序，材料的傳導性越高。此外，材料的傳導性可以選擇性與重複性地建立一電壓與持續時間的電子脈衝，其稱為設定(setting)或重設定(resetting)電壓。傳導性會一直保持穩定，直到施加另一個設定或重設定電壓。再者，材料的傳導性隨著設定或重設定電壓相反變化，以及不依靠先前的狀態，及材料缺少滯後作用(hysteresis)。
上述的材料在非揮發性可複寫的記憶胞中，可以使用來儲存及讀取資訊。當使用不同的設定或重設定電壓來改變材料的傳導性時，可以以不同裝置加以區分相關的傳導性，包括但不限定為記憶胞中穿過材料的較小電壓的應用。舉例來說，假如使用二個有區別的設定或重設定電壓，一個記憶胞可以儲存及恢復一位元的二進位電碼資料。假如超過使用二個有區別的設定或重設定電壓，一個記憶胞可以儲存及恢復類比的形式，即代表數個位元的二進位電碼資料。因為硫屬化合物材料可以維持傳導性，所以記憶胞為非揮發性，而不需要補充來保持儲存的資料。記憶胞也可以直接複寫，表示不需要先抹除資料，再進行新資料的儲存。
可以得知的是，因為硫屬化合物材料需要相當高的電流密度來改變其狀態，所以硫屬化合物相變化記憶體並不容易合併在互補式金氧半導體(CMOS)電路中。以適當的比例減少硫屬化合物部分的截面積，可以減低電流的需求。減少截面積的結構，影響了製作極小接觸面以及在接觸面中沉積硫屬化合物。在美國專利案第6,111,264號中所揭露的一種方法，是使用介電膜，即間隙壁，來製作極小接觸面的方法更減低了微影製程限制。此技術能夠減少截面積，但減少比例卻為間隙壁的厚度所限制。舉例來說，假如孔洞直徑為1600而間隙壁的厚度為400，減少比例僅為4∶1。最小孔洞直徑則由微影製程與間隙壁的厚度來決定。減少比例就可被限制。因此，以此種方式要減少硫屬化合物部分的截面積是相當困難的。假如硫屬化合物部分的截面積無法減少，則需要較大的電流使材料的狀態改變。而需要較大的電流則需要大的能量來操作如記憶胞的陣列。
一旦孔洞直徑減少了，則會有另一個問題。舉例來說，各孔洞直徑間的一致性將會相當差。此外，小的孔洞因較不容易在小的開口中沉積材料，因而限制了硫屬化合物的沉積製程。舉例來說，在之前使用先前所提的製程所形成的孔洞的敘述中，間隙壁的懸突(overhang)部份或全部封閉了孔洞，更影響了沉積步驟的可靠度。此外，假如孔洞的底部的覆蓋不佳，在其下的電極將無法如預期地使硫屬化合物的相做改變。當施加電流時，假如硫屬化合物的相不具有重複性，記憶胞將無法確實地儲存資料。
因此，習知的電極需要小的截面積與硫屬化合物轉換元件做確實的連接。另外，更需要一個方法來精確地控制電極截面積的尺寸。

發明內容
本發明提出一種與相變化材料有效連接且包含具有小的截面積的電極的記憶胞的製作方法。在實施例中，相變化材料例如為硫屬化合物材料。此方法利用半導體製作技術中的沉積製程與蝕刻製程，製作出一連接在電極與相變化材料之間的小區域。本發明揭露出一種包括在基底上形成至少一底部電極記憶胞的形成方法。特別是，本發明的一實施例包括在基底上的墊層的一側壁上，形成至少一底部電極的方法。此方法更包括提供相變化材料，其至少一部份配置於基底中。相變化材料則與至少一底部電極有效連接。
本發明一較佳實施例包括一記憶胞，其包含一傳導單元。本實施例更包括至少一部份配置於基底中的底部電極，其與傳導單元有效連接。本實施例還包括至少一部份配置於基底中的相變化材料，其與底部電極有效連接。
本發明另一較佳實施例包括一記憶胞的陣列，此記憶胞的陣列安排成行與列，而記憶胞是在行與列的交叉處中，記憶胞的陣列中的每一個記憶胞包括具有一源極、一汲極與一閘極的一電晶體。在每一行中的電晶體的閘極與一字元線有效連接，而在每一列中的電晶體的汲極與一位元線有效連接。在陣列中的行與列的交叉處中的記憶胞包括一傳導單元，其至少一部份配置於基底中，並與記憶胞中的電晶體的源極有效連接。此記憶胞更包括配置基底上的墊層，此墊層的側壁上具有一底部電極，以致於底部電極可以與傳導單元有效連接。依照本發明一較佳實施例，相變化材料例如為硫屬化合物材料，其至少一部份配置於基底中，並與底部電極有效連接。而配置於相變化材料上的頂部電極，則與相變化材料有效連接。
為讓本發明的上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。在可能的情況下，圖示以及敘述中相同或相似的標號，將使用在相同或相似的部分。值得注意的是，圖示僅為簡單的形式，並非精準的尺寸。為了便利性與清晰，其中所揭露的方向性名稱，如頂部、底部、左邊、右邊、上面、下面、之上、之下、向下、後部、前面等等，將隨著相關圖示使用。這些方向性名稱並非限定解釋在其他任何方式中的發明。


圖1所示為依照本發明一實施例的一對記憶胞的透視圖。
圖2所示為依照本發明的方法形成記憶胞的製作流程圖。
圖3所示為以先前步驟所完成的底部電極的剖面示意圖。
圖4所示為形成墊層後的剖面示意圖。
圖5所示為在墊層上形成傳導層的剖面示意圖。
圖6所示為去除部分的傳導層的結果的剖面示意圖。
圖7所示為圖6結構的上視平面圖。
圖8所示為切斷底部電極後的上視平面圖。
圖9所示為沉積絕緣材料層後的上視平面圖。
圖10所示為沉積絕緣材料層後由圖9中10-10』剖面所得的剖面示意圖。
圖11所示為沉積絕緣材料層後由圖9中11-11』剖面所得的剖面示意圖。
圖12所示為在絕緣材料層內形成溝渠後的上視平面圖。
圖13所示為由圖12中13-13』剖面所得的剖面示意圖。
圖14所示為沉積相變化材料後的剖面示意圖。
圖15所示為由圖14中15-15』剖面所得的剖面示意圖。
圖16所示為形成傳導材料層後的剖面示意圖。
圖17所示為由圖16中17-17』剖面所得的剖面示意圖。
圖18所示為圖17中的結構進行蝕刻步驟後的剖面示意圖。
圖19所示為本發明一較佳實施例的以本發明的方法所製作的記憶胞所形成的一部份記憶體陣列的概要示意圖。
100基底
105表面110、111、112、113傳導單元115第一材料層116、117墊層120上表面125、126側壁130傳導層140、141、142、143、225底部電極144、145缺口150絕緣材料層155、154、156溝渠158、159側面160相變化材料164傳導材料層165、230頂部電極170、171連接表面175高度180寬度200記憶體陣列201、202、203、204記憶胞205汲極210閘極215源極235、236位元線240、241字元線20、25、30、35、40、45、50、55、60、65、70步驟具體實施方式
值得注意的是，下述所揭露的製作步驟與結構並不包含完整的硫屬化合物記憶胞的製作流程。本發明可以實行在與各種習知技術所使用到的積體電路製作技術有效連接，以及為了提供對本發明的了解，包含於其中的一般製作步驟是必要的。本發明可應用於一般半導體元件與製程。然而，為達說明的目的，以下將搭配硫屬化合物記憶胞以及製作與硫屬化合物材料有效連接具有小的橫切面的電極來描述。
請參閱圖1所示，為依照本發明一實施例的一對記憶胞的透視圖。一般的記憶胞可以包括一配置於基底內的操作單元，例如為電晶體(圖中未示)。操作單元的末端可以連接一傳導單元，例如為鎢插塞。本實施例包括傳導單元110與111，以及更包括在墊層116相對側壁上形成的底部電極140與141。本實施例更包括在連接表面170與171上與底部電極140與141有效連接的相變化材料160。依照本實施例，第一操作單元(圖中未示)引導電流至傳導單元110，以及第二操作單元(圖中未示)引導電流至傳導單元111。而分別與傳導單元110與111有效連接的底部電極140與141，則引導電流至相變化材料160。此外，更可以在相變化材料160上形成頂部電極165。
請參閱圖2所示，為依照本發明的方法形成記憶胞的製作流程圖。以下概述上述方法的步驟。在步驟20中，提供傳導單元在基底中。在步驟25、30、35、40以及45中，在基底上形成底部電極。在步驟50、55以及60中，在底部電極兩側的基底上配置相變化材料。在步驟65與70中，提供一頂部電極。此方法的每一步驟將於以下做詳細敘述。
請參閱圖3所示，為以先前步驟所完成的底部電極的剖面示意圖。當以各種本方法的步驟進行修改時，圖3中的剖面圖會在之後的參考剖面圖中被提到。請參閱圖2與圖3所示，在步驟20中，本發明的方法的實施提供傳導單元110，其至少一部份配置於基底100中。圖3繪示出傳導單元110與111。傳導單元110與111的材質例如為鎢。依照一較佳實施例，基底的材質例如為矽。
形成底部電極140與141的方式，是先在步驟25中，在基底100的表面105上，配置一層第一材料層115。第一材料層115的材質例如為氮化矽、二氧化矽、氮氧化矽或其他材料。依照一較佳實施例，將第一材料層115沉積於基底100上的方式例如為物理增強氧化矽(PEOX)製程。
請參閱圖4所示為形成墊層116後的剖面示意圖。在步驟30中，將第一材料層115圖案化並進行蝕刻，以暴露出傳導單元110與111，以及形成墊層116。在本實施例中，墊層116的側壁125以及126與墊層116的長度延伸方向平行。長度延伸方向與圖面成垂直。嚴格來說，墊層116具有上表面120與與基底100的表面105有效連接的下表面。側壁125與126配置於墊層116的上表面120與下表面之間。用來形成墊層116的蝕刻製程例如為非等向性蝕刻。與形成基底100的材料以及傳導單元110與111比起來，蝕刻劑對第一材料層115有較高的蝕刻選擇性。
請參閱圖5所示，為在墊層116上形成傳導層130的剖面示意圖。在步驟35中，在墊層116的上表面120、側壁125與126以及基底100上，形成傳導層130。值得注意的是，傳導層130與傳導單元110與111有效連接。傳導層130例如是由氮化鉭、氮化鈦、鈦鎢化合物、鈦、鎢、經摻雜的多晶矽、上述材料的組合或其他材料所組成。
請參閱圖6所示，為去除部分的傳導層130的結果的剖面示意圖。在步驟40中，進行蝕刻以去除墊層116的表面120與基底100的表面105上部分的傳導層130。而墊層116的側壁125與126上則沒有被去除。由於在步驟40中所進行的蝕刻，使得底部電極140與141因此而形成在墊層116的側壁125與126上。圖7所示為圖6結構的上視平面圖。圖6為圖7中由6-6』剖面所得的剖面示意圖。
在步驟40中，用來去除部分的傳導層130的蝕刻製程例如為非等向性蝕刻製程，與形成基底100的材料、傳導單元110與111與墊層116比起來，蝕刻劑對傳導層130有較高的蝕刻選擇性。圖繪示出4個傳導單元110、111、112與113，皆在步驟40之後暴露出一部份。隨著步驟40的進行，而底部電極141則與傳導單元111與113有效連接。
在圖6中，底部電極140與141的寬度180至少部分地由傳導層130的厚度來控制。依照本實施例，傳導層130的沉積方式例如是使用反應性濺鍍、化學氣相沉積(CVD)製程。上述製程可允許傳導層130的厚度藉由沉積時間來精準地控制。一般來說，傳導層130的厚度例如在50～1000之間。依照較佳實施例，傳導層130的厚度例如在200。底部電極140與141的寬度180更可以藉由非等向性蝕刻製程來控制。舉例來說，本實施例中的寬度180可以由控制非等向性蝕刻製程的程度來決定。其中，上述製程例如為乾式蝕刻。另外，在本實施例中，底部電極140與141的高度175則與墊層116的高度相同。而墊層116的高度則與第一材料層115的厚度相關。用來形成第一材料層115的沉積製程，可以藉由物理增強氧化製程來控制第一材料層115的厚度，因此可以精準地控制底部電極140與141的傳導材料的高度175。依照一實施例，第一材料層115的厚度例如在50～2000之間。在一較佳實施例中，上述厚度例如為500。
藉由習知技術可以理解到，上述精準地控制底部電極140與141的高度175與寬度180的方法，可以幫助提供底部電極具有相對上較小的切面區域。舉例來說，假如墊層116的高度175為500，而傳導層130的厚度為200，即寬度180為200，則底部電極140與141的切面區域為1052。此區域相當於直徑為0.036微米的圓形區域或周長為0.032微米的正方形區域。本發明因此與以在習知技術的電流狀態中的方法所造成的區域比較起來，造成相當小的接觸區域。
請參閱圖8所示，為切斷底部電極140與141後的上視平面圖。為提供相變化材料160做準備，在步驟45中，切斷底部電極140。依照一較佳實施例，切斷底部電極140的方式例如為去除一部份的底部電極140與墊層116。去除掉的底部電極140暴露出在墊層116的長度延伸方向的橫軸方向的一部份基底100的表面105。切斷底部電極140更可以包括切斷底部電極141。為切斷底部電極140與141，可以使用熟知的技術，將底部電極140與141以及墊層116圖案化及蝕刻，以在底部電極140與141的長度延伸方向的橫軸方向形成缺口144。請參照圖8，切斷底部電極140與141造成二個額外的底部電極142與143，與傳導單元112與113有效連接。切斷墊層116也造成一額外的墊層117。圖8也繪示出另一個切斷墊層116而造成的缺口145。底部電極142與143則與相鄰的記憶胞(圖中未示)相關。在進行步驟45之後，本實施例中的四個底部電極140、141、142與14 3即完成。而底部電極140、141、142與143則與傳導單元110、111、112與113電性連接。
為提供相變化材料160做準備，而形成絕緣阻障，將之後所沉積的相變化材料160與底部電極142及143隔離開。在本發明中，在步驟50沉積一層絕緣材料層150，以形成必要的絕緣阻障。絕緣材料層150可以沉積在墊層116與117的表面、底部電極140、141、142與143的表面，以及選擇性地沉積在傳導單元110、111、112與113和基底100的表面105上。圖9所示為沉積絕緣材料層150後的上視平面圖。圖10所示為沉積絕緣材料層150後由圖9中10-10』剖面所得的剖面示意圖。圖11所示為沉積絕緣材料層150後由圖9中11-11』剖面所得的剖面示意圖。
依照一實施例，絕緣材料層150的材質例如為氮氧化矽、二氧化矽或硫化鋅。在一較佳實施例中，絕緣材料層150例如為氮化矽、二氧化矽或氮氧化矽，其形成方式例如為化學氣相沉積法或物理增強(PE)化學氣相沉積法。依照一實施例，絕緣材料層150的厚度例如是在50～1000之間。在一較佳實施例中，由墊層116的上表面120至絕緣材料層150暴露出的表面，測量出的厚度例如為200。
請參閱圖12所示為在步驟55中在絕緣材料層150內形成溝渠155後的上視平面圖。在本實施例中，溝渠155與墊層116的長度延伸方向形成一個直角。圖13所示為由圖12中13-13』剖面所得的剖面示意圖。溝渠155的形成方法例如是以熟知的技術將絕緣材料層150圖案化及蝕刻，其延伸在墊層116與117之間，更可以延伸在底部電極140、142與141、143之間，有效地將墊層116和底部電極140、141與墊層117和底部電極142、143隔離開。依照本實施例，溝渠155包括二側面158與159。側面158有效地切斷或隔離底部電極140與141，因此而決定出底部電極140與141的長度。側壁159則留下一部份的絕緣材料層150在底部電極142與143的末端。在底部電極142與143的末端留下一部份的絕緣材料層150，隨著步驟55而形成將底部電極142、143與之後所沉積的相變化材料160隔離開的絕緣阻障。
在本實施例中，形成溝渠155的蝕刻製程例如為多步驟的蝕刻製程。第一步驟，使用與形成底部電極140與141的材料比較起來，對絕緣材料層150具有較高選擇性的蝕刻劑。另一步驟，使用與基底100的材料比較起來，對形成底部電極140與141的材料具有較高選擇性的蝕刻劑。切斷底部電極140與141而在溝渠155的邊緣，及垂直邊緣，暴露出底部電極140與141末端橫切面的表面。
在圖12與圖13的實施例中，繪示出非必要的溝渠154與156。形成非必要的溝渠156，可決定出底部電極142與143的長度，而形成非必要的溝渠154，可決定出與相鄰的記憶胞(圖中未示)有效連接的額外底部電極的長度。
請參閱圖14、圖15所示，圖14為沉積相變化材料後的剖面示意圖。圖15所示為由圖14中15-15』剖面所得的剖面示意圖。在步驟60中，沉積相變化材料160在絕緣材料層150上以及溝渠155內。圖15為形成相變化材料160後的圖13中的結構。在一實施例中，在絕緣材料層150上的相變化材料160的厚度例如在50～1000之間。在一較佳實施例中，其厚度例如為200。在本發明一代表性的實施例中，相變化材料160的材質例如為硫屬化合物材料，其形成方法例如為濺鍍製程。在一實施例中，相變化材料160的材質例如為鍺(Ge)-銻(Sb)-碲(Te)、銀(Ag)-銦(In)-銻-碲、鍺-碲、鍺-銻或其他硫屬化合物材料。
因此，沉積後的相變化材料160便於圖1中所繪示的連接表面170與171，與底部電極140與141的末端表面有效連接。上述連接表面170與171上的區域，由底部電極140與141的寬度180與長度175所控制。依照本發明的觀點，與習知技術比較起來，以前述方法所形成的上述區域則非常的小。
請參閱圖16所示，為形成傳導材料層後的剖面示意圖。圖17所示為由圖16中17-17』剖面所得的剖面示意圖。請參照圖2中的步驟65、圖16與圖17，在相變化材料160上形成傳導材料層164。傳導材料層164的材質例如為鈦、氮化鈦、鋁、銅、氮化鉭、鉭、鎢或其他合適的材料，其形成方法例如為濺鍍、反應性濺度或電鍍製程。在相變化材料160上的傳導材料層的厚度例如在50～5000，在一實施例及一較佳實施例中，其厚度例如為1000。
請參閱圖18所示，為圖17中的結構進行蝕刻步驟後的剖面示意圖。請同時參閱圖2、圖16、圖17與圖18所示，在步驟70中，對傳導材料層164與相變化材料160進行蝕刻，以形成與相變化材料160有效連接的頂部電極165。在一較佳實施例中，形成頂部電極165的蝕刻製程例如為多步驟的蝕刻製程。第一步驟，使用與形成絕緣材料層150的材料比較起來，對傳導材料層164具有較高選擇性的蝕刻劑。另一步驟，使用與形成絕緣材料層150的材料比較起來，對相變化材料160具有較高選擇性的蝕刻劑。
請參照圖1中依照本發明所製作的二個記憶胞，其中未繪示出基底100或絕緣材料層150。圖1說明了在底部電極140、141與相變化材料160之間的連接表面170與171，如何經由底部電極140與141的高度175與寬度180所控制。底部電極140與141的延伸範圍可以經由上述的沉積/蝕刻製程所控制。上述製程使得連接表面170與171相對起來非常的小，因此降低了所需要的電流，或是增加了電流密度，導致例如為硫屬化合物材料的相變化材料160產生相變化。
請參閱圖19所示，為本發明一較佳實施例的以本發明的方法所製作的記憶胞所形成的一部份記憶體陣列200的概要示意圖。本實施例包括在一陣列中的四個記憶胞201、202、203與204。上述陣列是具有數以萬計個以本發明的方法製作的記憶胞。記憶體陣列200是一矩形陣列，在每一個行與列的交叉處具有一記憶胞。如之前所述，每一個記憶胞可以包括一操作單元，例如為具有沉積在基底內的源極/汲極與閘極的電晶體，其更可以包括具有相變化材料的記憶單元。其中，上述記憶單元具有一底部電極與頂部電極。在本實施例中，記憶胞201將被詳細地描述，以了解在記憶體陣列200中的每一個記憶胞皆與記憶胞201相同。
記憶胞201包括一具有源極215、汲極205以及閘極210的電晶體。閘極210與字元線240有效連接，汲極205與位元線235有效連接，而源極215則與連接於記憶單元220的底部電極225有效連接。在一實施例中，電晶體，例如為源極215，例如與頂部電極230有效連接。在本實施例中，源極215通過過至少部分配置於基底內的傳導單元，而與底部電極225有效連接。記憶單元220更與頂部電極230有效連接。依照一較佳實施例，記憶單元220中的相變化材料例如為硫屬化合物材料。記憶胞203中的汲極則與在記憶胞201中的汲極205的位元線235有效連接。
因此，位元線235可以定義為記憶體陣列200中的一列，而另一條位元線236則可以定義為記憶體陣列200中的另一列。此外，在記憶胞202中的閘極與連結於記憶胞201中的閘極210的字元線240有效連接。因此，字元線240可以定義為記憶體陣列200中的一行，而另一條字元線241則可以定義為記憶體陣列200中的另一行。
權利要求
1.一種具有水平電極的硫屬化合物記憶胞的形成方法，其特徵在於其包括在一基底上形成至少一底部電極；以及在該基底上除了該至少一底部電極外，配置一相變化材料，使該相變化材料與該至少一底部電極有效連接。
2.根據權利要求1所述的記憶胞的形成方法，其特徵在於其更包括提供至少部分配置在該基底內的一傳導單元，其中該傳導單元與該至少一底部電極有效連接。
3.根據權利要求2所述的記憶胞的形成方法，其特徵在於其中形成該至少一底部電極的方法包括在基底上形成一墊層，該墊層具有與該墊層的一長度延伸方向平行的多數個側壁；以及在該些側壁其中至少一個上形成該至少一底部電極。
4.根據權利要求3所述的記憶胞的形成方法，其特徵在於其中形成該墊層的方法包括在該基底上配置一第一材料層；以及蝕刻該第一材料層以暴露出至少部分該傳導單元以及形成該墊層。
5.根據權利要求4所述的記憶胞的形成方法，其中配置該第一材料層的方法包括配置一介電材料層。
6.根據權利要求3所述的記憶胞的形成方法，其特徵在於其中於該些側壁其中至少一個上形成該至少一底部電極的方法包括在該墊層、該墊層的該些側壁其中至少一個與該基底上配置一傳導材料層；以及對該傳導材料層進行回蝕刻，以留下該墊層的該些側壁其中至少一個上的該傳導材料層，因此形成該至少一底部電極，其中該至少一底部電極具有與該墊層的該長度延伸方向平行的一長度。
7.根據權利要求3所述的記憶胞的形成方法，其特徵在於其中配置該相變化材料的方法包括在該墊層、該至少一底部電極與該基底上形成一絕緣材料層；在絕緣材料層內形成一溝渠，該溝渠穿過該墊層與該至少一底部電極至該基底的一表面，且該溝渠與該至少一底部電極的該長度延伸方向呈一直角，其中該溝渠的形成去除了該至少一底部電極的一部份，藉此暴露出該至少一底部電極的一平面末端表面；以及在該絕緣材料層上配置該相變化材料，藉由將該相變化材料填入該溝渠而與該至少一底部電極的該末端平面表面有效連接。
8.根據權利要求7所述的記憶胞的形成方法，其特徵在於其中在去除一部份該至少一底部電極與該墊層之前，先在該墊層上形成該絕緣材料層，因此形成一開口，其暴露出與該墊層的長度延伸方向相同方向的該基底的該表面。
9.根據權利要求6所述的記憶胞的形成方法，其特徵在於其更包括在該相變化材料上配置該傳導材料層；以及對該傳導材料層與該相變化材料進行蝕刻以形成與該相變化材料有效連接的一頂部電極。
10.根據權利要求1所述的記憶胞的形成方法，其特徵在於其中所述的相變化材料的材質包括硫屬化合物材料。
11.一種利用權利要求1所述的記憶胞的形成方法所製作的半導體單元。
12.一種利用權利要求6所述的記憶胞的形成方法所製作的半導體單元。
13.一種利用權利要求7所述的記憶胞的形成方法所製作的半導體單元。
14.一種利用權利要求10所述的記憶胞的形成方法所製作的半導體單元。
15.一種記憶胞，其特徵在於其包括一傳導單元，至少一部份配置於一基底中；一底部電極，至少一部份配置於該基底的該表面上，以及與該傳導單元有效連接；以及一相變化材料，至少一部份配置於該基底的該表面上並與該底部電極有效連接。
16.根據權利要求15所述的記憶胞，其特徵在於其中該底部電極具有一長度、一高度與一寬度；該底部電極的該長度與該基底平行；該底部電極包括與該長度成直角的一平面末端表面；以及該平面末端表面與該相變化材料有效連接。
17.根據權利要求15所述的記憶胞，其特徵在於其更包括一墊層，配置於該基底的該表面上，其中該底部電極形成於該墊層的一側壁上。
18.根據權利要求17所述的記憶胞，其特徵在於其中該墊層包括一頂部表面、一底部表面以及配置於該頂部表面與該底部表面之間的至少二側壁；以及該底部電極形成於該至少二側壁其中之一上。
19.根據權利要求18所述的記憶胞，其特徵在於其中所述的傳導單元包括一第一傳導單元、底部電極包括一第一底部電極以及該記憶胞更包括一第二傳導單元，至少一部份配置於該基底中；以及一第二底部電極，形成於該墊層的該至少二側壁其中另外之一上，該第二底部電極與該第二傳導單元有效連接，其中該相變化材料與該第二底部電極有效連接。
20.根據權利要求19所述的記憶胞，其特徵在於其中所述的第一傳導單元與該第二傳導單元的材質包括鎢。
21.根據權利要求19所述的記憶胞，其特徵在於其中所述的墊層配置於該第一底部電極與該第二底部電極之間。
22.根據權利要求15所述的記憶胞，其特徵在於其更包括一頂部電極，配置於該相變化材料上。
23.根據權利要求15所述的記憶胞，其特徵在於其中所述的相變化材料包括硫屬化合物材料。
24.一種至少部份形成於一基底中的記憶胞陣列，該記憶胞陣列被安排成行與列，而多數個記憶胞是在行與列的交叉處中，該記憶胞陣列中的每一該些記憶胞包括具有一源極、一汲極與一閘極的一電晶體，在每一行中的該些電晶體的該些閘極與一共同字元線有效連接，而在每一列中的該些電晶體的該些汲極與一共同位元線有效連接，其特徵在於每一該些記憶胞包括一傳導單元，至少一部份配置於該基底中，且該傳導單元與一對應的電晶體的該源極有效連接；一墊層，配置於該基底上；一底部電極，形成於該墊層的一側壁上，而與該傳導單元有效連接；一相變化材料，至少一部份配置於基底上，而與該底部電極有效連接；以及傳導材料組成的一頂部電極，配置於該相變化材料上，而與該相變化材料有效連接。
25.根據權利要求24所述的記憶胞，其特徵在於其中所述的相變化材料包括硫屬化合物材料。
全文摘要
一種具有小的且與硫屬化合物記憶單元有效連接的水平電極。截面積的範圍是由一般的沉積/蝕刻半導體製程步驟來控制。最後產生出的記憶單元則可以藉由互補式金氧半導體操作單元來驅動。
文檔編號G11C11/56GK1670980SQ20051005544
公開日2005年9月21日 申請日期2005年3月17日 優先權日2004年3月17日
發明者陳逸舟 申請人:旺宏電子股份有限公司