具有處理器及輸入/輸出控制器的系統的製作方法

2023-12-09 19:47:46 2

專利名稱：具有處理器及輸入/輸出控制器的系統的製作方法
技術領域：
本文中討論的實施例的某一方面涉及具有處理器及輸出/輸出(I/O)控制器的系統。
背景技術：
部分地構成信息設備的系統板被構造成響應於接收到10請求而控制相繼的請求
之間的順序。IO請求需要順序保證以使得後續請求不會跳過在先請求。當請求存儲器訪問
時，系統板控制順序以在完成基於在先請求的存儲器訪問之後發送後續請求。 系統板中的IOC(輸入/輸出控制器)在接收到關於存儲器訪問建立的響應之後
發出後續請求。IOC將後續請求保持從發送在先請求到接收到響應的時間段。因此，從接收
到請求到完成處理後續請求會花費很長時間。 已經提出了在日本特開專利公報06-187231號、日本特開專利公報04-190435號 及日本特開專利公報2007-148507號中公開的技術。

發明內容
因此，本發明的目的是縮短從接收到在先請求到完成處理後續請求所花費的時間 段。 根據實施例的一方面， 一種控制包括處理器及用於發送或接收請求的I/O控制器 的設備的方法，包括存儲執行信息，所述執行信息根據相繼請求的類型的組合指示要由所 述處理器還是所述I/O控制器來管理所述相繼請求的執行的啟動；所述I/O控制器連續地 接收到第一請求及第二請求；所述I/O控制器參照所述執行信息來確定所述第一請求及所 述第二請求的各自執行的啟動是要由所述處理器還是所述I/O控制器來管理；在所述第一 請求及所述第二請求的執行的啟動由所述1/0控制器管理時，從所述I/O控制器向所述處 理器發送所述第一請求，並且當在所述處理器處完成所述第一請求的執行時，從所述I/O 控制器向所述處理器發送所述第二請求；以及在所述第一請求及所述第二請求的執行的啟 動由所述處理器管理時，無論所述處理器是否完成所述第一請求的執行，都向所述處理器 發送所述第一請求及所述第二請求。


圖1是例示根據實施例1的系統板的結構的框圖； 圖2是例示從IOC到存儲器的包路徑的圖； 圖3是例示根據實施例1的IOC的結構的框圖； 圖4是例示控制單元表的示例的說明圖； 圖5是例示從IOC到存儲器的包路徑的說明圖； 圖6是例示根據實施例1的CPU的結構的框圖； 圖7是例示如何縮短等待時間的說明 圖8是例示根據實施例1的在系統板中執行的請求順序保證處理的流程的序列 圖； 圖9是例示當發生錯誤時在系統板中執行的請求順序保證處理的流程的序列圖； 圖10是例示根據實施例2的在系統板中執行的請求順序保證處理的流程的序列 圖； 圖11是例示現有技術的說明圖； 圖12是例示現有技術的說明圖；以及 圖13是例示現有技術的說明圖。
具體實施例方式
將參照附圖描述根據本發明技術的請求順序控制系統、請求順序控制方法及請求 順序控制程序的示例。 參照圖11，系統板上安裝有CPU(中央處理單元)、SC(系統控制器)、I0C(外部輸 入/輸出控制器)及存儲器。以上構造的系統板用於按IOC、 SC、存儲器的順序傳送10請 求。 參照圖12，當IOC從外部輸入接收到需要順序保證的請求時，系統板向SC發出在 先請求。當從IOC接收到在先請求時，SC使該在先請求進入流水線，並向存儲器發送出存 儲器訪問請求。 當建立了存儲器訪問時，SC向IOC發送關於存儲器訪問建立的響應。在從SC接 收到關於存儲器訪問建立的響應之後，IOC向SC發出後續請求。如圖13中所例示的，IOC
對所有需要順序保證的io請求執行順序保證。 實施例1 : 在下面的示例中，首先將描述根據實施例1的系統板的結構及處理流程，然後將 描述實施例1的優點。下文中將描述用作CPU及SC的系統板的示例。
系統板結構 首先將參照圖1描述根據實施例1的系統板1。圖1是例示根據實施例1的系統 板1的結構的框圖。參照圖l，根據實施例1的系統板1包括經由總線等而相互連接的IOC 10、CPU 20及存儲器30(圖中例示的"存儲器"，適用於下面的描述)。將描述各個元件的各 個處理流程。 IOC IO控制到系統板I的外部/來自系統板l的外部的信號發送/接收。當從外 部設備接收到需要順序保證的請求時，根據實施例1的I0C 10向CPU 20發出在先請求，然 後向CPU 20發出後續請求。稍後將參照圖3更詳細地描述I0C IO執行的處理。
CPU 20控制IOC 10與存儲器30之間的包發送/接收，並執行各種類型的計算及 數據處理。在實施例1中，CPU 20使從IOC接收到的在先請求或後續請求進入流水線以訪 問存儲器30。稍後將參照圖6更詳細地描述CPU 20執行的處理。 存儲器30存儲用於執行各種類型的處理的數據。具體地說，存儲器30接收到來 自CPU 20的請求，並接受訪問以執行讀處理/寫處理。 將參照圖2描述從IOC 10到存儲器30的包路徑。參照圖2，在系統板1中，IOC 10經由CPU 20而連接到存儲器30。 IOC 10經由10總線(即，IOC-CPU總線)而連接到
5CPU 20。在實施例1中，10總線形成為8通道X4線串行傳輸總線。圖2僅例示了單個10 總線。由於設置有多個10總線，因此在傳送過程中針對10總線上的包的順序保證是必不 可少的。 參照圖2， CPU 20連接到存儲器30。可能會存在以下情況來自各個源的保持等 待的請求在CPU 20中的流水線處遭受忙重試，即，該請求被返回到流水線的入口以再次處 理它。在先請求及後續請求需要順序保證以應付前述情況。
IOC結構 將參照圖3至圖5描述圖1中例示的IOC 10的結構。圖3是例示根據實施例1 的IOC的結構的框圖。圖4是作為控制單元表的示例的說明圖。圖5是例示從I0C到存儲 器的包路徑的說明圖。 參照圖3，根據實施例1的IOC 10包括外部輸入/輸出控制1/F(接口，適用於後 續描述)11、CPU控制I/F 12、控制單元13及數據存儲單元14。 CPU控制I/F 12經由I0總 線而連接到CPU 20。將描述各個單元的各個處理。1/0控制器10連續地接收到第一請求 及第二請求。 外部輸入/輸出控制I/F 11控制關於要從與其連接的外部單元輸入或輸出給該 外部單元的各種信息數據的通信。例如，外部輸入/輸出控制I/Fll從外部單元接收到包 括需要順序保證的請求在內的各種請求。 CPU控制I/F 12控制關於要發送給與其連接的CPU 20或從CPU 20接收的各種 信息數據的通信。具體地說，CPU I/F 12向CPU 20發送在先請求，然後向CPU 20發送與 該在先請求相對應的後續請求。CPU控制I/F 12從CPU 20接收到關於完成請求處理的通 知。 數據存儲單元14存儲用於要由控制單元13執行的各種處理的數據、未完成的請 求以及程序，並且包含控制單元表14a。控制單元表14a將用於執行順序保證控制的設備的 數據與請求類型相關聯地存儲。參照圖3中的示例，將I0C 10或CPU 20設定為用於執行 順序保證控制的單元。執行順序保證控制以防止後續請求跳過在先請求。
控制單元表14a存儲有例示在先請求的類型的"在先請求"、例示後續請求的類型 的"後續請求"以及例示用於執行順序控制以防止後續請求跳過彼此關聯的在先請求的單 元的"順序控制單元"。"所有的DMA寫/讀"是指要作為在先請求由IOC IO發出的所有的 DMA寫/讀。控制單元表14a是指示要由處理器還是I/O控制器根據相繼請求的類型的組 合來管理相繼請求的執行的啟動的執行信息。 順序控制單元"IOC"表示IOC主要執行順序控制以防止後續請求跳過在先請求。 作為順序控制單元的"CPU & IOC"表示CPU主要執行順序控制。例如，作為控制單元表14a 中的第(4)號後續請求的"零字節讀"的處理可以在IOC內部完成。因此，後續請求"零字 節讀"不通過CPU 20，因此不允許CPU執行關於後續請求"零字節讀"的順序控制。期望 "IOC"執行關於"DMA寫"之後的"零字節讀"的順序控制，如控制單元表14中例示的。
圖4中例示的控制單元表14a中的第(3)號的響應於後續請求"PIO讀"可以在 CPU 20內部完成，而不通過CPU 20的控制單元及流水線。後續請求"PIO讀"不通過CPU 20的控制單元，以使得不允許CPU 20的控制單元執行關於"PIO讀"的順序控制。因此，在 控制單元表14a中，將"IOC"設定為用於執行"DMA寫"之後的"PIO讀"的順序控制單元。
6
CPU 20設置有用於對在先請求的寫處理(DMA寫)進行計數的計數器，將參照圖6 對CPU 20的結構進行更詳細的描述。計數器被構造成當使在先請求"DMA寫"進入流水線 時遞增1(+1)，而當建立存儲器訪問以保證順序時遞減1(-1)。同時，CPU 20不對圖4中例 示的控制單元表14a中的第(5)號的在先請求"DMA讀"計數。因此，在控制單元表14a中， 將"IOC"設定為順序控制單元。 控制單元13包括用於存儲定義各種處理過程的程序以及所需數據的內部存儲 器，並且根據所述程序及所需數據來執行各種處理。特別地，控制單元13還包括請求類型 確定部13a、在先請求發出部13b及後續請求發出部13c。控制單元13通過I/O控制器參
考執行信息來確定第一請求及第二請求的各自執行的啟動是要由處理器還是i/o控制器 來管理，在第一請求及第二請求的執行的啟動由i/o控制器管理時，從i/o控制器向處理器
發送第一請求，並且當在處理器處完成第一請求的執行時，從I/O控制器向處理器發送第 二請求，而在第一請求及第二請求的執行的啟動由處理器管理時，無論處理器是否完成第 一請求的執行，都向處理器發送第一請求及第二請求。 請求類型確定部13a根據在先請求或後續請求的類型來確定是由IOC 10執行請 求順序控制還是由CPU 20執行請求順序控制。更具體地說，當從外部輸入接收到需要順序 保證的10請求時，請求類型確定部13a在控制單元表14a中搜索與控制單元13發出的在 先請求及後續請求相對應的順序控制單元。即，請求類型確定部13a在控制單元表中搜索 作為搜索關鍵字的、與在後續請求之前接收到的"在先請求"與當前接收到的"後續請求"相 對應的請求對，以讀出與所搜索的請求對相對應的"控制單元"。 在請求類型確定部13a讀出作為順序控制單元的"IOC"時，確定由IOC 10執行請 求順序控制。向後續請求發出部13c發送出該確定。在請求類型確定部13a讀出作為順序 控制單元的"CPU & IOC"時，確定由連接到IOC 10的CPU 20執行請求順序控制。然後，向 後續請求發出部13c發送出該確定。 在先請求發出部13b向CPU 20發出在先請求。更具體地說，在請求類型確定部 13a從外部輸入接收到需要順序保證的IO請求時，在先請求發出部13b向CPU 20發出在先 請求。即，如果作為IO請求接收到的在先請求與後續請求的對需要順序保證，則在先請求 發出部13b向CPU 20發出在先請求。 在確定設定CPU 20執行請求順序控制時，後續請求發出部13c在發出在先請求之 後向CPU 20發出後續請求。在這種情況下，IOC在不確認CPU已完成處理在先請求的情況 下向CPU發送後續請求。在確定設定IOC 10執行請求順序控制時，後續請求發出部13c在 完成在先請求的處理之後向CPU 20發出後續請求。 當從請求類型確定部13a接收到將"CPU & IOC"設定為順序控制單元的通知時， 後續請求發出部13c在後續請求的包中生成l比特跳過禁止標記(STO標記)。可能存在以 下情況為了保證在先請求及後續請求的順序，來自各個源的處於等待狀態的請求在CPU 20中的流水線處忙重試。將連同CPU結構的描述一起詳細地描述前述各點。當接收到帶有 跳過禁止標記的包中的後續請求時，CPU 20中的順序控制部23a(稍後描述)使後續請求 在緩存器24a中進入等待狀態，直到處理過程中的在先請求處於存儲器訪問建立的狀態為 止。然後，向請求處理部23b發送出後續請求，以將其發送給存儲器30。
考慮到板上的實際布線長度以及I0C與CPU之間的時鐘同步，後續請求發出部13c以從發出在先請求起的足夠間隔(例如，625MHz的20個周期)發出後續請求。換言之，為 了保證IO總線上的順序，後續請求發出部13c以從發出在先請求起的足夠間隔發出後續請 求。考慮到板上的實際布線長度或者IOC與CPU之間的時鐘同步來確定在先請求與後續請 求之間的間隔。 當從請求類型確定部13a接收到將"IOC"設定為順序控制單元的通知時，後續請 求發出部13c在CPU中完成在先請求的處理之後向CPU 20發出後續請求。
CPU結構 將參照圖6及圖7描述圖1中例示的CPU 20的結構。圖6是例示根據實施例1 的CPU的結構的框圖。圖7是表示如何縮短等待時間的說明圖。 參照圖6， CPU 20包括IOC控制I/F 21、存儲器控制I/F 22、控制單元23及數據 存儲單元24。 IOC控制I/F經由10總線而連接到IOC 10。存儲器控制I/F連接到存儲器 30。將描述各個單元的各個處理。 IOC控制I/F 21控制關於要從與其連接的外部設備輸入或向該外部設備輸出的 各種信息數據的通信。例如，IOC控制I/F 21接收到來自I0C10的請求，並向IOC 10發送 說明完成處理所接收到的請求的請求完成通知。 存儲器控制I/F 22控制關於要向與其連接的存儲器30發送或從該存儲器30接 收的各種信息數據的通信。更具體地說，存儲器控制I/F 22向存儲器30發送請求，並從存 儲器30接收到關於所發送的請求的處理完成通知。 數據存儲單元24存儲數據以及用於由控制單元23執行的各種數據處理的程序。 數據存儲單元24包括緩存器24a。順序控制部23a(稍後描述)允許緩存器24a臨時地存 儲從IOC 10接收到的後續請求。 控制單元23包括存儲有定義各種處理過程的程序以及所需數據的內部存儲器， 並且根據所述程序及所需數據來執行各種處理。控制單元包括順序控制部23a、請求處理部 23b及傳輸錯誤檢測部23c。 如果將CPU設定為順序控制單元，則順序控制部23a控制請求發送順序，以使得經
由存儲器控制I/F 22向存儲器30發送在先請求，並且在完成處理在先請求之後，進一步向
存儲器30發送後續請求。如果將I0C10設定為順序控制單元，則在建立基於在先請求的存
儲器訪問之後，經由IOC控制I/F 21向IOC IO發送對存儲器訪問建立的響應。 當從IOC 10接收到在先請求時，順序控制部23a向請求處理部23b發送出所接收
到的在先請求，以將其發送給存儲器30。當從IOC 10接收到後續請求時，順序控制部23a
確定是否已在所接收到的後續請求的包中生成跳過禁止標記。 當已在所接收到的後續請求的包中生成跳過禁止標記時，順序控制部23a將後續 請求存儲在緩存器24a中，以使其在緩存器24a中保持等待，直到在CPU中建立基於處理過 程中的在先請求的存儲器訪問為止。在建立之後，向請求處理部23b發送出後續請求，以將 其發送給存儲器30。 具體地說，順序控制部23a包括用於對與寫處理(DMA寫)相對應的在先請求進 行計數的計數器，其通過針對與"DMA寫"相對應的請求每次進入流水線而將計數器值遞增 1(+1)並在建立基於進入流水線的請求的存儲器訪問時將計數器值遞減l(-l)來保證請求 之間的順序。該系統能夠在無需用於存儲在先請求ID、請求類型及完成狀態的大規模緩存
8器的情況下執行在先請求及後續請求的順序控制。 請求處理部23b使請求進入流水線，並向存儲器30發送出訪問請求。具體地說， 當從順序控制部23a接收到在先請求時，請求處理部23b使所接收到的在先請求進入流水 線，並向主存儲器30發送訪問請求。 當接收到來自存儲器30的在先請求的處理已完成的通知以及來自順序控制部 23a的後續請求時，請求處理部23b使所接收到的後續請求進入流水線，並向存儲器30發送 出訪問請求。此後，請求處理部23b從存儲器30接收到關於處理完成的通知。
系統板1允許CPU 20根據請求類型來執行順序控制，以縮短IOC 10等待完成在 先請求的處理的時間段。圖7例示了如何縮短等待時間。參照沿時間軸表示處理的圖7，盡 管例示了多個10總線及IOC，但是未使用多個這些元件。由垂直虛線定義的每個部分表示 單個時鐘周期。儘管為了方便而將該圖分為上部分及下部分，但是上部分與下部分之間沒 有中斷，如圖中的箭頭標記所例示的。 具體地說，如圖7所示，在設定CPU 20執行順序保證的情況下，與設定I0C 10執 行順序保證的情況相比，系統板1能夠將等待時間縮短與用於向IOC IO傳送關於存儲器訪 問建立的通知的處理(在圖7中描述為"傳送"及"I0總線")、用於在I0C IO中執行順序 控制的處理(在圖7中描述為"I0C")以及用於向CPU 20傳送的處理(在圖7中描述為 "IO總線")相對應的量，導致性能更大程度地提高。 傳輸錯誤檢 測部23c檢測在IOC總線上發生的傳輸錯誤。具體地說，當檢測到傳 輸錯誤時，傳輸錯誤檢測部23c將該傳輸錯誤及發生錯誤的總線的號通知I0C 10。傳輸錯 誤檢測部23c在發生傳輸錯誤之後銷毀要由CPU接收的需要順序保證的所有請求(圖4中 例示的請求(1)、 (2)、 (6))，並指示順序控制部23a正常地處理要由IOC 10保證順序的請 求(圖4中例示的請求(3)、 (4)、 (5))。 當完成處理在出錯之前接收到的所有請求時，傳輸錯誤檢測部23c向IOC 10發送 在發生傳輸錯誤之後由CPU 20接收到的需要順序保證的請求的重傳請求。在經過設定時 間之後，解除總線退化。
系統板的處理 將參照圖8及圖9描述根據實施例1的由系統板進行的處理。圖8是例示根據實 施例1的由系統板執行的請求順序保證處理的流程的序列圖。圖9是例示根據實施例1的 系統板響應於出錯而執行的請求順序保證處理的流程的序列圖。 參照圖8，當從外部輸入接收到需要順序保證的請求(步驟S101)時，系統板1中 的IOC IO確定關於所接收到的請求的類型。然後，根據所確定的請求類型來確定請求的順 序控制是由IOC IO執行還是由CPU 20執行(步驟S102)。在圖8中例示的示例中，將描述 要由CPU 20執行的請求順序保證處理。 IOC 10向CPU 20發出在先請求(步驟S103)。然後，IOC 10在後續請求的包中生 成1比特跳過禁止標記(STO標記)，並以從發出在先請求起的足夠間隔(例如，625MHz的 20個周期的間隔)向CPU發出後續請求(步驟S104)。 當從IOC IO接收到在先請求時，CPU 20使所接收到的在先請求進入流水線(步 驟S105)，並向存儲器30發送出訪問請求(步驟S106)。此後，CPU 20從存儲器30接收到 處理完成(步驟S107)。在確定在先請求的處理已完成時，使後續請求進入流水線(步驟S108)。 CPU 20向存儲器30發送出後續請求的訪問請求(步驟S109)，並且當存儲器30 已完成與後續請求相對應的處理時，從存儲器30接收到處理完成(步驟S110)。
將參照圖9描述當發生錯誤時根據實施例1的系統板執行的請求順序保證處理。 參照圖9，當檢測到傳輸錯誤(步驟S201)時，CPU 20將該傳輸錯誤以及發生錯誤的總線的 編號通知IOC 10 (步驟S202)。 當從CPU接收到傳輸錯誤的通知時，IOC 10停止發出所有的請求(步驟S203)。 CPU 20銷毀在發生傳輸錯誤之後從IOC接收到的請求中的要由CPU保證順序的所有請求 (步驟S204)，並進一步指示順序控制部23a正常地處理要由IOC 10保證順序的請求(步 驟S205)。 當完成處理在發生錯誤之前從IOC接收到的所有請求(步驟S206)時，CPU 20向 IOC 10發送包重傳請求(步驟S207)。當從CPU接收到重傳請求時，IOC IO按時間順序發 送出處於等待狀態的未完成的請求(步驟S208)。此時，IOC IO不使用發生了傳輸錯誤的 IO總線。S卩，其將發生了傳輸錯誤的IOC總線暫時地退化，並使用與退化的總線不同的總線 重新發送請求。 此後，CPU 20在設定時間段內處理請求(步驟S209)，並在經過該設定時間段之後 通知IOC 10解除10總線退化，並返回正常處理。 在系統板1中，IOC 10根據在先請求或後續請求的類型來確定請求順序控制是由 IOC IO執行還是由CPU 20執行。在確定請求順序控制由CPU 20執行時，I0C 10在發送在 先請求之後不等待完成處理由CPU 20執行的在先請求而立即向CPU 20發送該在先請求之 後的後續請求。CPU20執行順序控制以向存儲器30發送在先請求，並在完成處理該在先請 求之後，進一步向存儲器30發送後續請求。可以在縮短IOC 10等待完成處理由CPU 20執 行的在先請求的時間段的同時向CPU 20發出後續請求。結果，可以縮短從接收到請求到完 成處理後續請求所花費的時間(等待時間)，從而提高性能。 在根據實施例1的系統板1中，如果後續請求未通過CPU 20的處理單元23，則確 定由IOC IO執行請求順序控制。不允許CPU 20執行順序控制的請求可以經受I0C 10的 順序控制。 在根據實施例1的系統板1中，以從發送在先請求起的預定間隔向CPU 20發送後 續請求。從發出在先請求至發出後續請求的足夠間隔確保IO總線上的順序保證。
在根據實施例1的系統板1中，如果確定由IOC 10執行請求順序控制，則IOC 10 對後續請求添加跳過禁止標記，以將其發送給CPU 20。當接收到帶有添加的跳過禁止標記 的後續請求時，CPU 20在完成處理在先請求之後向存儲器30發送帶有跳過禁止標記的後 續請求。例如，可以在CPU 20中設置用於管理在先請求的存儲器訪問完成的計數器，以根 據該計數器來執行帶有跳過禁止標記的後續請求的順序控制。結果，可以在不設置用於存 儲在先請求ID、請求類型及請求的完成狀態的大規模緩存器的情況下簡單地執行對在先請 求及後續請求的順序控制。 在根據實施例1的系統板1中，當檢測到在先請求或後續請求的傳輸錯誤時，將發 生錯誤的IO總線通知IOC 10。銷毀確定允許CPU 20來執行順序控制的在先請求及後續請 求。然後，IOC IO在不使用發生所通知的錯誤的IO總線的情況下向CPU 20發送在先請求
10及後續請求。這使得儘管出錯也允許適當的順序控制成為可能。
實施例2 : 如已經針對本發明技術的示例描述的，本發明技術可以形成為各種結構。下文中 將描述本發明技術的另一示例作為實施例2。
IO總線上的順序保證 在實施例1中，為了確保10總線上的順序，以從發出在先請求起的足夠間隔(例 如，625MHz的20個周期)發出後續請求。然而，本發明技術並不限於前述結構。設置有多 個10總線，例如4個總線。在實施例2中，使用同一個10總線來發送在先請求及後續請求， 以保證10總線上的順序。 參照圖IO，在向CPU發出在先請求(步驟S303)之後，根據實施例2的系統板中 的IOC在後續請求包中生成跳過禁止標記，並從與用於發送在先請求的總線相同的總線向 CPU發出後續請求(步驟S304)。 根據實施例2的系統板中的IOC存儲有在發出在先請求時用於請求傳輸的總線的 編號，以用於唯一標識。當向CPU發出後續請求時，如果在先請求中存在不能被後續請求跳 過的請求，則IOC經由用於發送該在先請求的總線發出後續請求。如果存在多個禁止跳過 的在先請求，則可以使用與用於發送最後的在先請求的總線相同的總線發送後續請求。
由於可以在與用於發送在先請求的10總線相同的10總線上發送後續請求，因此 防止後續請求跳過在先請求。這可以確保保證10總線上的請求之間的順序。
系統結構 所例示的單元的各個組成部分在物理上不一定形成為附圖中的結構。各個單元的 分散/集成的具體結構並不限於附圖中例示的結構。結構的整體或部分可以根據不同的負 載及用途以任意單元功能地或物理地分散/集成。例如，在先請求發出部13b可以與後續請 求發出部13c集成。在各個單元中進行的處理功能可以整體地或部分地由CPU以及由CPU 分析/執行的程序實現。作為另一種選擇，可以通過布線邏輯利用硬體實現那些功能。
可以全部地或部分地手動執行示例中以自動方式執行的各個處理。相反的是，可 以使用已知方法整體地或部分地自動執行示例中以手動方式執行的各個處理。除非另外指 明，否則處理過程、控制過程、具體說明及包括附圖及說明書中的各種數據及參數的信息可 以任意地改變。
程序 如在示例中描述的請求順序控制方法可以通過由諸如個人計算機及工作站的計 算機執行準備好的程序來實現。可以經由諸如網際網路的網絡分布程序。可以將程序存儲在 諸如軟盤(FD) 、CD-ROM及MO的計算機可讀記錄介質中，並由用於執行程序的計算機從其中 讀取該程序。 所公開的系統縮短了從接收到請求到完成處理後續請求所花費的時間段(S卩，等 待時間)，從而提高性能。 如上所述，為了更好地理解本發明的實施例而具體地描述了本發明，以上描述並 不限制本發明的其它方面。因此，可以在不背離本發明的主旨及範圍的情況下以各種方式 改變及修改本發明。 本文中記載的示例及條件語言是出於教育目的，以幫助讀者理解由本發明人為推
11進技術而貢獻的本發明及概念，並且應當將其理解為並不限於這些具體記載的示例及條 件，也不限於說明書中的與示出本發明的優勢及劣勢有關的這些示例的組織。雖然已詳細 描述了本發明的實施例，但是應當理解，可以在不背離本發明的精神及範圍的情況下對其 進行各種改變、替代及變更。
權利要求
一種控制具有處理器及用於發送或接收請求的I/O控制器的系統的方法，包括存儲執行信息，所述執行信息根據相繼請求的類型的組合指示要由所述處理器還是所述I/O控制器來管理所述相繼請求的執行的啟動；所述I/O控制器連續地接收到第一請求及第二請求；所述I/O控制器參考所述執行信息來確定所述第一請求及所述第二請求的各自執行的啟動是要由所述處理器還是所述I/O控制器來管理；在所述第一請求及所述第二請求的執行的啟動由所述I/O控制器管理時，從所述I/O控制器向所述處理器發送所述第一請求，並且當在所述處理器處完成所述第一請求的執行時，從所述I/O控制器向所述處理器發送所述第二請求；以及在所述第一請求及所述第二請求的執行的啟動由所述處理器管理時，無論所述處理器是否完成所述第一請求的執行，都向所述處理器發送所述第一請求及所述第二請求。
2. 根據權利要求1所述的方法，其中所述確定在所述第二請求未通過所述處理器時， 確定由所述I/O控制器管理請求。
3. 根據權利要求1所述的方法，其中所述發送以從發送所述第一請求起的預定間隔向 所述處理器發送所述第二請求。
4. 根據權利要求1所述的方法，其中所述發送利用總線發送所述第二請求，所述總線是在發送所述第一請求時使用的。
5. 根據權利要求1所述的方法，其中所述發送在所述第二請求中生成跳過禁止標記。
6. 根據權利要求5所述的方法，還包括在完成所述第一請求的執行之後向連接到所述 處理器的存儲器發送出包含所述標記的所述第二請求。
7. 根據權利要求1所述的方法，還包括檢測總線中的所述第一請求或所述第二請求的 傳輸錯誤。
8. 根據權利要求7所述的方法，還包括銷毀由所述處理器管理的所述第一請求及所述 第二請求，並且所述發送在不使用所述總線的情況下向所述處理器發送所述第一請求及所 述第二請求。
9. 一種具有處理器、用於發送或接收請求的1/0控制器及存儲器的系統，包括所述I/O控制器，包括存儲單元，用於存儲執行信息，所述執行信息根據相繼請求的類型的組合指示要由所述處理器還是所述I/O控制器來管理所述相繼請求的執行的啟動；接收單元，用於所述I/O控制器連續地接收到第一請求及第二請求；確定單元，用於所述I/O控制器參考所述執行信息來確定所述第一請求及所述第二請 求的各自執行的啟動是要由所述處理器還是所述I/O控制器來管理；以及發送單元，用於在所述第一請求及所述第二請求的執行的啟動由所述1/0控制器管理 時，從所述I/O控制器向所述處理器發送所述第一請求，並且當在所述處理器處完成所述 第一請求的執行時，從所述I/O控制器向所述處理器發送所述第二請求，而在所述第一請 求及所述第二請求的執行的啟動由所述處理器管理時，無論所述處理器是否完成所述第一 請求的執行，都向所述處理器發送所述第一請求及所述第二請求；以及所述處理器，包括控制單元，用於向所述存儲器發送所述第一請求，並且當完成所述第一請求的執行時，向所述存儲器發送所述第二請求。
10. 根據權利要求9所述的系統，其中所述確定單元在所述第二請求未通過所述處理 器時，確定由所述1/0控制器管理請求。
11. 根據權利要求9所述的系統，其中所述發送單元以從發送所述第一請求起的預定 間隔向所述處理器發送所述第二請求。
12. 根據權利要求9所述的系統，其中所述發送單元利用總線發送所述第二請求，所述 總線是在發送所述第一請求時使用的。
13. —種存儲有用於根據處理來控制設備的電腦程式的計算機可讀記錄介質，所述 設備具有處理器及用於發送或接收請求的I/O控制器，所述處理包括存儲執行信息，所述執行信息根據相繼請求的類型的組合指示要由所述處理器還是所 述I/O控制器來管理所述相繼請求的執行的啟動；所述I/O控制器連續地接收到第一請求及第二請求；所述I/O控制器參考所述執行信息來確定所述第一請求及所述第二請求的各自執行的啟動是要由所述處理器還是所述I/O控制器來管理；在所述第一請求及所述第二請求的執行的啟動由所述I/O控制器管理時，從所述I/O 控制器向所述處理器發送所述第一請求，並且當在所述處理器處完成所述第一請求的執行時，從所述I/O控制器向所述處理器發送所述第二請求；以及在所述第一請求及所述第二請求的執行的啟動由所述處理器管理時，無論所述處理器 是否完成所述第一請求的執行，都向所述處理器發送所述第一請求及所述第二請求。
14. 根據權利要求13所述的計算機可讀記錄介質，其中所述確定在所述第二請求未通 過所述處理器時，確定由所述I/O控制器管理請求。
15. 根據權利要求13所述的計算機可讀記錄介質，其中所述發送以從發送所述第一請 求起的預定間隔向所述處理器發送所述第二請求。
16. 根據權利要求13所述的計算機可讀記錄介質，其中所述發送利用總線發送所述第 二請求，所述總線是在發送所述第一請求時使用的。
全文摘要
本發明公開了一種具有處理器及輸出/輸出控制器的系統。一種控制包括處理器及I/O控制器的設備的方法，包括存儲執行信息；連續地接收到第一請求及第二請求；參考所述執行信息來確定所述第一請求及所述第二請求的各自執行的啟動是要由所述處理器還是所述I/O控制器來管理；在所述第一請求及所述第二請求的執行的啟動由所述I/O控制器管理時，從所述I/O控制器向所述處理器發送所述第一請求，並且當在所述處理器處完成所述第一請求的執行時，從所述I/O控制器向所述處理器發送所述第二請求；以及在所述第一請求及所述第二請求的執行的啟動由所述處理器管理時，無論所述處理器是否完成所述第一請求的執行，都向所述處理器發送所述第一請求及所述第二請求。
文檔編號G06F12/00GK101739341SQ20091021218
公開日2010年6月16日 申請日期2009年11月11日 優先權日2008年11月14日
發明者中川哲志, 杉崎剛, 草地宗太 申請人:富士通株式會社