雙穩態多諧振蕩器電路的製作方法
2023-12-03 07:37:06 6
專利名稱：雙穩態多諧振蕩器電路的製作方法
技術領域：
本發明涉及雙穩態多諧振蕩器電路，特別涉及包含門閂電路的雙穩態多諧振蕩器電路。
背景技術：
現有技術中有包含各種門閂電路的雙穩態多諧振蕩器電路。例如在特開平8-279298號公報中描述這樣的雙穩態多諧振蕩器電路。
圖11表示具有與特開平8-279298號公報中描述的雙穩態多諧振蕩器電路同樣結構的以往一例的雙穩態多諧振蕩器電路101。如圖11所示，基於該以往一例的雙穩態多諧振蕩器電路101，由2個延遲門閂電路102a和102b、一個倒相電路103構成。此外，第一級的延遲門閂電路102a由門閂電路104、傳輸門電晶體105構成。門閂電路104由2個倒相電路106和107、傳輸門電晶體108構成。
此外，倒相電路106的輸出端子連接在倒相電路107的輸入端子上，並且倒相電路107的輸出端子連接在倒相電路106的輸入端子上。此外，倒相電路106的輸出端子和倒相電路107的輸入端子通過由p溝道電晶體108a以及n溝道電晶體108b構成的傳輸門電晶體108連接。對該傳輸門電晶體108的n溝道電晶體108b的柵極輸入時鐘信號CLK，並且在P溝道電晶體108a的柵極輸入由倒相電路103把時鐘信號CLK倒相的倒相時鐘信號/CLK。此外，在倒相電路107的輸入端子和傳輸門電晶體108之間的節點N101上連接由p溝道電晶體105a和n溝道電晶體105b構成的傳輸門電晶體105的源/漏區的一方。此外，在傳輸門電晶體105的源/漏區的另一方從節點D輸入給定的電位。此外，在傳輸門電晶體105的p溝道電晶體105a的柵極輸入時鐘信號CLK，並且在n溝道電晶體105b的柵極輸入由倒相電路103把時鐘信號CLK倒相的倒相時鐘信號/CLK。
此外，第二級延遲門閂電路102b具有與所述第一級延遲門閂電路102a同樣的結構。可是，第二級延遲門閂電路102b的傳輸門電晶體105的源/漏區的一方與第一級延遲門閂電路102a的倒相電路106的輸入端子和倒相電路107的輸出端子之間的節點N102連接。據此，從第一級延遲門閂電路102a的節點N102輸出的電位通過第二級延遲門閂電路102b的傳輸門電晶體105對節點N103輸入。
下面，說明圖11所示的以往一例的雙穩態多諧振蕩器電路101中，把從節點D輸入的Vdd的電位，取入第一級延遲門閂電路102a的節點N101中時的動作。此外，從節點D取入Vdd電位前的狀態中，設節點N101的電位由倒相電路106的輸出電位保持在Vss。在這時的動作中，首先，時鐘信號CLK下降到Vss的電位。據此，時鐘信號CLK以及倒相時鐘信號/CLK分別對柵極輸入的傳輸門電晶體105的p溝道電晶體105a以及n溝道電晶體105b都變為導通狀態。據此，節點D的電位Vdd通過傳輸門電晶體105輸入到節點N101。此外，這時，時鐘信號CLK以及倒相時鐘信號/CLK分別對柵極輸入的傳輸門電晶體108的n溝道電晶體108b和p溝道電晶體108a都變為斷開狀態。據此，倒相電路106的輸出電位(Vss)不傳遞給節點N101，所以節點N101的電位無法固定在Vss。因此，電位Vdd從節點D對節點N101輸入時，能抑制節點D的電位Vdd和節點N101的電位(倒相電路106的輸出電位)的衝突。據此，能抑制節點D的電位Vdd和節點N101的電位的衝突引起的消耗電流的增大。
在圖11所示的以往一例的雙穩態多諧振蕩器電路101中，為了抑制節點D的電位和倒相電路106的輸出電位(節點N101的電位)的衝突引起的消耗電流的增大，設置在把節點D的電位取入節點N101中時，倒相電路106的輸出電位傳遞給節點N101的由p溝道電晶體108a和n溝道電晶體108b構成的傳輸門電晶體108。據此，在以往一例的雙穩態多諧振蕩器電路101中，存在電路規模增大了傳輸門電晶體108的部分的問題。
發明內容
本發明是為了解決所述的問題而提出的，本發明的一個目的在於提供能一邊抑制消耗電流的增大，一邊能抑制電路規模的增大的雙穩態多諧振蕩器電路。
為了實現所述目的，本發明的一個方面的雙穩態多諧振蕩器電路包括具有第一倒相電路以及第二倒相電路、使第一倒相電路的輸出節點的電位和第二倒相電路的輸出節點的電位相等的第一均衡電路的第一門閂電路。而且，在第一門閂電路上連接能把供給電位切換為第一倒相電路的輸出節點的電位和第二倒相電路的輸出節點的電位為固定狀態時供給的固定用電位、第一倒相電路的輸出節點的電位和第二倒相電路的輸出節點的電位為浮動狀態時供給的固定用電位的第一電源線。
在該一個方面的雙穩態多諧振蕩器電路中，通過在第一門閂電路上連接能把供給電位切換為第一倒相電路的輸出節點的電位和第二倒相電路的輸出節點的電位為固定狀態時供給的固定用電位、第一倒相電路的輸出節點的電位和第二倒相電路的輸出節點的電位為浮動狀態時供給的固定用電位的第一電源線，當對第一門閂電路的第一倒相電路以及第二倒相電路中的任意一方的輸出節點輸入給定電位時，如果對第一門閂電路供給浮動用電位(例如Vss)，則通過電晶體的柵源間電壓Vgs，構成第一門閂電路的電晶體全部變為斷開狀態，第一門閂電路變為不激活的狀態，所以能使構成第一門閂電路的第一倒相電路以及第二倒相電路都變為浮動狀態。據此，能抑制所述給定電位和第一倒相電路以及第二倒相電路中的任意一方的輸出節點的電位衝突。因此，能抑制對第一門閂電路輸入的給定電位和第一倒相電路以及第二倒相電路中的任意一方的輸出節點的電位衝突，所以能抑制雙穩態多諧振蕩器電路中的消耗電流的增大。此外，通過採用所述結構，當對第一倒相電路以及第二倒相電路中的任意一方的輸出節點輸入給定電位時，如果對第一門閂電路供給浮動用電為，就能使構成第一門閂電路的第一倒相電路以及第二倒相電路的輸出節點都為浮動狀態，所以能抑制給定的輸入電位和第一倒相電路以及第二倒相電路中的任意一方的輸出節點的電位衝突。據此，沒必要設置用於抑制第一倒相電路以及第二倒相電路中的任意一方的輸出電位傳遞給輸入所述給定輸入電位的節點。因此，在雙穩態多諧振蕩器電路中，一邊能抑制消耗電流的增大，一邊能抑制電路規模的增大。
此外，通過設置使第一倒相電路的輸出節點的電位和第二倒相電路的輸出節點的電位相等的第一均衡電路，例如如果通過第一均衡電路使第一倒相電路的輸出節點的電位和第二倒相電路的輸出節點的電位等於Vdd和Vss的中間電位的1/2Vdd，然後，對第一倒相電路以及第二倒相電路的任意一方的輸出節點輸入Vdd或Vss電位時，能抑制該輸入電位與第一倒相電路以及第二倒相電路的另一方輸出節點的電位變為相同的電位。據此，在第一門閂電路中，當判別輸入Vdd或Vss的電位的第一倒相電路以及第二倒相電路中的任意一方的輸出節點的電位比另一方輸出節點的電位高還是低時，能抑制該判別變得困難等不良情況的發生。
在所述一個方面的雙穩態多諧振蕩器電路中，希望所述第一電源線在對第一倒相電路以及第二倒相電路中的任意一方的輸出節點輸入給定電位時，保持在浮動用電位。如果這樣構成，則在對第一倒相電路以及第二倒相電路中的任意一方的輸出節點輸入給定電位時，由於電晶體的柵源間電壓Vgs，構成第一門閂電路的電晶體全部變為浮動狀態，第一門閂電路變為非激活狀態，所以能使第一門閂電路的輸入給定電位的倒相電路的輸出節點變為浮動狀態。據此，能容易抑制給定的輸入電位和輸入該電位的第一倒相電路以及第二倒相電路中的任意一方的輸出節點的電位衝突。
這時，希望第一電源線包含第一電位供給線、供給把對第一電位供給線供給的電位倒相的電位的第二電位供給線，當對第一倒相電路以及第二倒相電路中的任意一方的輸出節點輸入給定電位時，第一電位供給線保持在第一電位，並且第二電位供給線保持在第二電位。如果這樣構成，當使用第一電位和把該第一電位倒相的第二電位，使第一倒相電路以及第二倒相電路的各自的輸出節點為浮動狀態時，使第一電位供給線保持在第一電位，第二電位供給線保持在第二電位，從而使第一倒相電路以及第二倒相電路的各自的輸出節點為浮動狀態。
在所述第一電源線包含第一電位供給線和第二電位供給線的結構中，希望第一倒相電路包含p型的第一電晶體和n型的第二電晶體，並且第二倒相電路包含p型的第三電晶體和n型的第四電晶體，第一倒相電路的p型的第一電晶體和n型的第二電晶體的柵極連接在第二倒相電路的輸出節點上，第二倒相電路的p型的第三電晶體和n型的第四電晶體的柵極連接在第一倒相電路的輸出節點，第一電位供給線與第一倒相電路的p型的第一電晶體的源/漏區的一方、第二倒相電路的p型的第三電晶體的源/漏區的一方連接，並且第二電位供給線與第一倒相電路的n型的第二電晶體的源/漏區的一方、第二倒相電路的n型的第四電晶體的源/漏區的一方連接。如果這樣構成，根據第一倒相電路和第二倒相電路各自的輸出節點的電位，控制第一電位供給線和第二電位供給線的保持電位，從而能控制第一～第四電晶體的柵源間電壓。據此，當對第一倒相電路以及第二倒相電路中的任意一方的輸出節點輸入給定電位時，能使第一～第四電晶體的全部為斷開狀態，使第一倒相電路以及第二倒相電路各自的輸出節點為浮動狀態。
在所述第一倒相電路包含第一以及第二電晶體，並且第二倒相電路包含第三以及第四電晶體的結構中，希望在第一倒相電路的輸出節點的電位和第二倒相電路的輸出節點的電位為固定狀態時，把所述第一電位供給線保持在所述第二電位，把所述第二電位供給線保持在所述第一電位，使第一倒相電路的輸出節點和第二倒相電路的輸出節點為浮動狀態時，把第一電位供給線的電位從第二電位切換為第一電位，並且把第二電位供給線的電位從第一電位切換為第二電位，從而使第一倒相電路的第一電晶體以及第二電晶體、第二倒相電路的第三電晶體以及第四電晶體全部為斷開狀態。如果這樣構成，就能容易地把第一倒相電路以及第二倒相電路各自的輸出節點從固定狀態切換為浮動狀態。
在所述一個方面的雙穩態多諧振蕩器電路中，希望第一均衡電路在對第一倒相電路以及第二倒相電路中的任意一方的輸出節點輸入給定電位之前，使第一倒相電路的輸出節點的電位與第二倒相電路的輸出節點的電位相等。如果這樣構成，在對第一倒相電路的輸出節點輸入給定電位之前，如果通過第一均衡電路使第一倒相電路的輸出節點的電位和第二倒相電路的輸出節點的電位等於1/2Vdd，在對第一倒相電路以及第二倒相電路中的任意一方的輸出節點輸入Vdd或Vss的任意電位時，就能抑制該輸入電位與第一倒相電路以及第二倒相電路的另一方輸出節點的電位變為相同的電位。
這時，希望第一均衡電路由電晶體構成，構成第一均衡電路的電晶體的源/漏區的一方連接在第一倒相電路的輸出節點上，並且構成第一均衡電路的電晶體的源/漏區的另一方連接在第二倒相電路的輸出節點上。如果這樣構成，則通過使構成第一均衡電路的電晶體為斷開狀態，能容易使第一倒相電路的輸出節點的電位與第二倒相電路的輸出節點的電位相等。
在對所述第一倒相電路以及第二倒相電路中的任意一方的輸出節點輸入給定電位之前，使第一倒相電路的輸出節點的電位與第二倒相電路的輸出節點的電位相等的結構中，希望還包含傳輸門電晶體，通過傳輸門電晶體對第一倒相電路以及第二倒相電路中的任意一方的輸出節點輸入給定電位。如果這樣構成，通過使傳輸門電晶體為斷開狀態，就能抑制對第一倒相電路以及第二倒相電路中的任意一方的輸出節點輸入給定電位。據此，使傳輸門電晶體為斷開狀態，通過第一均衡電路進行均衡，能在對第一倒相電路以及第二倒相電路中的任意一方的輸出節點輸入給定電位之前，使第一倒相電路的輸出節點的電位與第二倒相電路的輸出節點的電位相等。
在所述一個方面的雙穩態多諧振蕩器電路中，希望還包括第二門閂電路，第二門閂電路包括具有連接在第一門閂電路的第一倒相電路以及第二倒相電路中的任意一方的輸出節點上的輸出節點的第三倒相電路、第四倒相電路、使第三倒相電路的輸出節點的電位與第四倒相電路的輸出節點的電位相等的第二均衡電路；在第二門閂電路上連接能把供電電位切換為第三倒相電路的輸出節點的電位和第四倒相電路的輸出節點的電位為固定狀態時供給的固定用電位、第三倒相電路的輸出節點的電位和第四倒相電路的輸出節點的電位為浮動狀態時供給的浮動用電位的第二電源線。如果這樣構成，在對第一門閂電路供給固定用電位(例如Vdd)，並且對第二門閂電路供給浮動用電位(例如Vss)時，通過電晶體的柵源間電壓Vgs，構成第一門閂電路的電晶體的一部分變為導通狀態，第一門閂電路變為激活狀態，並且構成第二門閂電路的電晶體全部變為斷開狀態，第二門閂電路變為非激活狀態。據此，構成第一門閂電路的第一倒相電路的輸出節點的電位和第二倒相電路的輸出節點的電位變為固定狀態，並且構成第二門閂電路的第三倒相電路的輸出節點的電位和第四倒相電路的輸出節點的電位變為浮動狀態。然後，如果通過第二均衡電路使第二門閂電路的第三倒相電路的輸出節點的電位和第四倒相電路的輸出節點的電位等於1/2Vdd，則在第二門閂電路中，使第三倒相電路的輸出節點和第四倒相電路的輸出節點都在1/2Vdd變為浮動狀態。據此，如果對浮動狀態的第三倒相電路的輸出節點輸入固定的第一倒相電路以及第二倒相電路中的任意一方的輸出節點的電位，電位就容易不衝突，能把第一門閂電路的第一倒相電路以及第二倒相電路中的任意一方的輸出節點的電位傳送給第二門閂電路。然後，如果把對第二門閂電路供給的電位切換為固定用電位，就能判別從第一門閂電路傳送的電位比第四倒相電路的輸出節點的1/2Vdd的電位高還是低，固定。
此外，如果第二門閂電路供給固定用電位(例如Vdd)，並且對第一門閂電路供給浮動用電位(例如Vss)，就通過電晶體的柵源間電壓Vgs，構成第二門閂電路的電晶體的一部分變為導通狀態，第二門閂電路變為激活狀態，並且構成第一門閂電路的電晶體全部變為斷開狀態，第一門閂電路變為非激活狀態。據此，構成第二門閂電路的第三倒相電路的輸出節點的電位和第四倒相電路的輸出節點的電位變為固定狀態，並且構成第一門閂電路的第一倒相電路的輸出節點的電位和第二倒相電路的輸出節點的電位變為浮動狀態。然後，如果通過第一均衡電路使第一倒相電路的輸出節點的電位和第二倒相電路的輸出節點的電位等於1/2Vdd，則在第一門閂電路中，能使第一倒相電路的輸出節點和第二倒相電路的輸出節點都在1/2Vdd的電位變為浮動狀態。據此，如果對浮動狀態的第一倒相電路以及第二倒相電路中的任意一方的輸出節點輸入固定的第三倒相電路的輸出節點的電位，電位就容易不衝突，能把第二門閂電路的第三倒相電路的輸出節點的電位傳送給第一門閂電路。然後，如果把對第一門閂電路供給的電位切換為固定用電位，就能判別從第二門閂電路傳送的電位比輸入該電位的第一倒相電路或第二倒相電路的另一方輸出節點的1/2Vdd的電位高還是低，固定。通過如上所述那樣構成雙穩態多諧振蕩器電路，能在從第一門閂電路向第二門閂電路的傳送方向、從第二門閂電路向第一門閂電路的傳送方向的雙方向傳送電位，所以如果串聯多個所述結構的雙穩態多諧振蕩器電路，就能形成一邊在雙方向使時刻移動，一邊依次傳送電位的雙向移位寄存器電路。
這時，希望第二電源線在對第三倒相電路以及第四倒相電路中的任意一方的輸出節點輸入給定電位時，保持在浮動用電位。如果這樣構成，在對第三倒相電路以及第四倒相電路中的任意一方的輸出節點輸入給定電位時，通過電晶體的柵源間電壓Vgs，構成第二門閂電路的電晶體全部變為斷開狀態，第二門閂電路變為非激活狀態，所以能使第二門閂電路的輸入給定電位的倒相電路的輸出節點為浮動狀態。據此，能容易抑制給定的輸入電位與輸入該電位的第三倒相電路以及第四倒相電路中的任意一方的輸出節點的電位衝突。
在對所述第三倒相電路以及第四倒相電路中的任意一方的輸出節點輸入給定電位時，第二電源線保持在浮動用電位的結構中，希望第二電源線包含第三電位供給線、供給把對第三電位供給線供給的電位倒相的電位的第四電位供給線，當對所述第三倒相電路以及第四倒相電路中的任意一方的輸出節點輸入給定電位時，第三電位供給線保持在第一電位，並且第四電位供給線保持在第二電位。如果這樣構成，當使用第一電位和把該第一電位倒相的第二電位，使第三倒相電路以及第四倒相電路的各自的輸出節點為浮動狀態時，使第三電位供給線保持在第一電位，第四電位供給線保持在第二電位，從而使第三倒相電路以及第四倒相電路的各自的輸出節點為浮動狀態。
在所述第二電源線包含第三電位供給線和第四電位供給線的結構中，希望第三倒相電路包含p型的第五電晶體和n型的第六電晶體，並且第四倒相電路包含p型的第七電晶體和n型的第八電晶體，第三倒相電路的p型的第五電晶體和n型的第六電晶體的柵極連接在第四倒相電路的輸出節點上，並且第四倒相電路的p型的第七電晶體和n型的第八電晶體的柵極連接在第三倒相電路的輸出節點上，第三電位供給線與第三倒相電路的p型的第五電晶體的源/漏區的一方、第四倒相電路的p型的第七電晶體的源/漏區的一方連接，並且第四電位供給線與第三倒相電路的n型的第六電晶體的源/漏區的一方、第四倒相電路的n型的第八電晶體的源/漏區的一方連接。如果這樣構成，根據第三倒相電路和第四倒相電路各自的輸出節點的電位，控制第三電位供給線和第四電位供給線的保持電位，從而能控制第五～第八電晶體的柵源間電壓。據此，當對第三倒相電路以及第四倒相電路中的任意一方的輸出節點輸入給定電位時，能使第五～第八電晶體的全部為斷開狀態，使第三倒相電路以及第四倒相電路各自的輸出節點為浮動狀態。
在所述第三倒相電路包含第五以及第六電晶體，並且第四倒相電路包含第七以及第八電晶體的結構中，希望在第三倒相電路的輸出節點的電位和第四倒相電路的輸出節點的電位為固定狀態時，把第三電位供給線保持在第二電位，並且第四電位供給線保持在第一電位，第三倒相電路的輸出節點和第四倒相電路的輸出節點為浮動狀態時，把第三電位供給線的電位從第二電位切換為第一電位，並且把第四電位供給線的電位從第一電位切換為第二電位，從而使第三倒相電路的第五電晶體以及第六電晶體、第四倒相電路的第七電晶體以及第八電晶體全部為斷開狀態。如果這樣構成，就能容易地把第三倒相電路以及第四倒相電路各自的輸出節點從固定狀態切換為浮動狀態。
在還具有所述第二門閂電路的結構中，希望第二均衡電路在對第三倒相電路以及第四倒相電路中的任意一方的輸出節點輸入給定電位之前，使第三倒相電路的輸出節點的電位與第四倒相電路的輸出節點的電位相等。如果這樣構成，在對第三倒相電路的輸出節點輸入給定電位之前，如果通過第二均衡電路使第三倒相電路的輸出節點的電位和第四倒相電路的輸出節點的電位等於1/2Vdd，在對第三倒相電路以及第四倒相電路中的任意一方的輸出節點輸入Vdd或Vss的任意電位時，就能抑制該輸入電位與第三倒相電路以及第四倒相電路的另一方輸出節點的電位變為相同的電位。
在通過所述第二均衡電路使第三倒相電路的輸出節點的電位和第四倒相電路的輸出節點的電位相等的結構中，希望第二均衡電路由電晶體構成，構成第二均衡電路的電晶體的源/漏區的一方連接在第三倒相電路的輸出節點上，並且構成第二均衡電路的電晶體的源/漏區的另一方連接在第四倒相電路的輸出節點上。如果這樣構成，通過使構成第二均衡電路的電晶體為導通狀態，就能使第三倒相電路的輸出節點的電位和第四倒相電路的輸出節點的電位相等。
在對所述第三倒相電路以及第四倒相電路中的任意一方的輸出節點輸入給定電位之前，使第三倒相電路的輸出節點的電位和第四倒相電路的輸出節點的電位相等的結構中，希望第二門閂電路還包含傳輸門電晶體，通過傳輸門電晶體對第三倒相電路以及第四倒相電路中的任意一方的輸出節點輸入給定電位。如果這樣構成，通過使傳輸門電晶體為斷開狀態，就能抑制對第三倒相電路以及第四倒相電路中的任意一方的輸出節點輸入給定電位。據此，使傳輸門電晶體為斷開狀態，通過第二均衡電路進行均衡，能在對第三倒相電路以及第四倒相電路中的任意一方的輸出節點輸入給定電位之前，使第三倒相電路的輸出節點的電位與第四倒相電路的輸出節點的電位相等。
在所述一個方面的雙穩態多諧振蕩器電路中，希望通過串聯多個雙穩態多諧振蕩器電路，構成移位寄存器電路。如果這樣構成，就能通過能抑制消耗電流和電路規模的增大的雙穩態多諧振蕩器電路構成移位寄存器電路，所以能抑制移位寄存器電路消耗電流和電路規模的增大。此外，雙穩態多諧振蕩器電路具有除了所述第一門閂電路，還包含第二門閂電路的結構時，通過只串聯多個雙穩態多諧振蕩器電路，就能形成雙向移位寄存器電路，所以不另外設置用於切換電位的傳送方向的切換電路，就能形成雙向移位寄存器電路。據此，能抑制電路規模的增大，而且能形成雙向移位寄存器電路。
這時，希望串聯多個雙穩態多諧振蕩器電路的移位寄存器電路的結構為對第一倒相電路以及第二倒相電路中的任意一方的輸出節點輸入的給定電位除了從第一級的雙穩態多諧振蕩器電路向最終級的雙穩態多諧振蕩器電路一側正向傳送，還能從最終級的雙穩態多諧振蕩器電路向第一級的雙穩態多諧振蕩器電路一側反向傳送。如果這樣構成，能抑制電路規模的增大，而且能形成雙向移位寄存器電路。
在通過串聯多個雙穩態多諧振蕩器電路構成移位寄存器電路時，希望構成移位寄存器電路的雙穩態多諧振蕩器電路的第一門閂電路具有作為判別第一倒相電路的輸出節點的電位和第二倒相電路的輸出節點的電位的高低，放大該電位差的讀出放大器的功能，移位寄存器電路也應用於存儲器。如果這樣構成，在存儲器的存儲單元中存儲的數據的讀出時，如果對第一門閂電路的第一倒相電路以及第二倒相電路中的任意一方的輸出節點輸入與讀出的數據對應的電位，並且對另一方輸出節點輸入參照電位，就通過第一門閂電路判別存儲單元中存儲的數據，把與該數據對應的電位和參照電位的電位差放大。據此，在應用包含雙穩態多諧振蕩器電路的移位寄存器電路的存儲器中，能使移位寄存器電路的雙穩態多諧振蕩器電路的第一門閂電路作為讀出放大器起作用，所以能共享第一門閂電路和讀出放大器。因此，在應用包含雙穩態多諧振蕩器電路的移位寄存器電路的存儲器中，能縮小電路規模。
下面簡要說明附圖。
圖1是表示本發明實施例1的使用雙穩態多諧振蕩器電路的移位寄存器電路的結構的電路圖。
圖2和圖3是用於說明本發明實施例1的使用雙穩態多諧振蕩器電路的移位寄存器電路的動作的電壓波形圖。
圖4是表示本發明實施例1的使用雙穩態多諧振蕩器電路的雙向移位寄存器電路的結構的電路圖。
圖5是表示圖4所示的比較例的使用雙穩態多諧振蕩器電路的雙向移位寄存器電路的結構的電路圖。
圖6和圖7是用於說明圖4所示的比較例的雙向移位寄存器電路的動作的電壓波形圖。
圖8是表示本發明實施例2的使用包含雙穩態多諧振蕩器電路的移位寄存器電路的DRAM的結構的電路圖。
圖9是表示本發明實施例2的使用包含雙穩態多諧振蕩器電路的移位寄存器電路的DRAM的讀出動作以及再寫入動作的電壓波形圖。
圖10是用於說明本發明實施例2的使用包含雙穩態多諧振蕩器電路的移位寄存器電路的DRAM的數據傳送時的動作的電壓波形圖。
圖11是表示以往一例的雙穩態多諧振蕩器電路的結構的電路圖。
具體實施例方式
下面，參照
本發明實施例。
(實施例1)首先，參照圖1說明實施例1的使用雙穩態多諧振蕩器電路的移位寄存器電路的電路結構。
該實施例1的移位寄存器電路如圖1所示，由串聯的多級雙穩態多諧振蕩器電路1構成。此外，多級雙穩態多諧振蕩器電路分別由2級的延遲門閂電路2a以及2b構成。此外，該延遲門閂電路2a以及2b分別是本發明的「第一門閂電路」以及「第二門閂電路」的一例。對第一級的延遲門閂電路2a從節點D輸入給定的輸入信號，並且把該給定的輸入信號鎖定一定期間後，對第二級的延遲門閂電路2b輸出把給定輸入信號倒相的信號。此外，對第二級的延遲門閂電路2b輸入來自第一級的延遲門閂電路2a的輸出信號，並且把該輸出信號鎖一定期間後，對下一級的雙穩態多諧振蕩器電路1輸出把該輸出信號倒相的信號。此外，第一級的延遲門閂電路2a由門閂電路3、n傳輸門電晶體4、傳輸門電晶體5構成。此外，n傳輸門電晶體4是本發明的「第一均衡電路」的一個例子。
此外，門閂電路3由交叉耦合連接的2個倒相電路6以及7構成。此外，該倒相電路6以及7分別是本發明的「第一倒相電路」以及「第二倒相電路」的一個例子。此外，倒相電路6由p溝道電晶體6a以及n溝道電晶體6b構成，並且倒相電路7由p溝道電晶體7a以及n溝道電晶體7b構成。此外，在倒相電路6的輸出節點N1上連接另一方倒相電路7的輸入端子(p溝道電晶體7a以及n溝道電晶體7b的柵極)。此外，在倒相電路7的輸出節點N2上連接另一方倒相電路6的輸入端子(p溝道電晶體6a以及n溝道電晶體6b的柵極)。
這裡，在實施例1中，在第一級延遲門閂電路2a的門閂電路3上連接分別供給切換為電位Vdd和電位Vss的電源電壓VSPM以及VSNM的2個電源線。此外，供給電源電壓VSPM的電源線是本發明的「第一電源線」以及「第一電位供給線」的一個例子，供給電源電壓VSNM的電源線是本發明的「第一電源線」以及「第二電位供給線」的一個例子。電源電壓VSPM對一方倒相電路6的p溝道電晶體6a的源區、另一方倒相電路7的p溝道電晶體7a的源區輸入。此外，電源電壓VSNM對一方倒相電路6的n溝道電晶體6b的源區、另一方倒相電路6的n溝道電晶體7b的源區輸入。而且，當對門閂電路3輸入Vdd的電源電壓VSPM、Vss的電源電壓VSNM時，門閂電路3的p溝道電晶體6a以及n溝道電晶體7b、或p溝道電晶體7a以及n溝道電晶體6b變為導通狀態。在p溝道電晶體6a以及n溝道電晶體7b變為導通狀態時，p溝道電晶體6a的柵源間電壓Vgs比閾值電壓小，n溝道電晶體7b的柵源間電壓Vgs比閾值電壓大。此外，在p溝道電晶體7a以及n溝道電晶體6b變為導通狀態時，p溝道電晶體7a的柵源間電壓Vgs比閾值電壓小，n溝道電晶體6b的柵源間電壓Vgs比閾值電壓大。這時，門閂電路3變為激活狀態，從而倒相電路6的輸出節點N1的電位、倒相電路7的輸出節點N2的電位固定。此外，對門閂電路3輸入Vss的電源電壓VSPM、Vdd的電源電壓VSNM時，構成門閂電路3的全部電晶體變為斷開狀態。即p溝道電晶體6a以及7a的柵源間電壓Vgs比閾值電壓大，n溝道電晶體6b以及7b的的柵源間電壓Vgs比閾值電壓小。這時，門閂電路3變為非激活狀態，從而倒相電路6的輸出節點N1的電位、倒相電路7的輸出節點N2變為浮動狀態。
此外，n溝道電晶體4的源/漏區的一方連接在倒相電路6的輸出節點N1上，並且另一方連接在另一方倒相電路7的輸出節點N2上。此外，n溝道電晶體4的柵極上輸入控制信號EQM。按照控制信號EQM的電位上升為Vdd，實施例1的n溝道電晶體4變為導通，並且通過n溝道電晶體4使輸出節點N1的電位與輸出節點N2的電位相等。
此外，傳輸門電晶體5由彼此的源漏區分別連接的p溝道電晶體5a以及n溝道電晶體5b構成。傳輸門電晶體5的源/漏區的一方與輸入給定輸入信號的節點D連接，並且另一方與門閂電路3的倒相電路6的輸出節點N1連接。此外，在傳輸門電晶體5的n溝道電晶體5b以及p溝道電晶體5a的柵極分別輸入時鐘信號CLKM和時鐘信號CLKM的倒相信號即倒相時鐘信號/CLKM。傳輸門電晶體5按照時鐘信號CLKM和倒相時鐘信號/CLKM，切換為導通狀態和斷開狀態。
此外，第二級延遲門閂電路2b由門閂電路8、n溝道電晶體9、傳輸門電晶體10構成。此外，n溝道電晶體9是本發明的「第二均衡電路」的一個例子。此外，門閂電路8由交叉耦合連接的2個倒相電路11以及12構成。此外，該倒相電路11以及12分別是本發明的「第三倒相電路」以及「第四倒相電路」的一個例子。此外，倒相電路11由p溝道電晶體11a以及n溝道電晶體11b構成，並且倒相電路12由p溝道電晶體12a以及n溝道電晶體12b構成。此外，在倒相電路11的輸出節點N3上連接另一方倒相電路12的輸入端子(p溝道電晶體12a以及n溝道電晶體12b的柵極)。此外，在倒相電路12的輸出節點N4上連接另一方倒相電路11的輸入端子(p溝道電晶體11a以及n溝道電晶體11b的柵極)。
這裡，在實施例1中，在第二級延遲門閂電路2b的門閂電路8上連接分別供給把電位切換為Vdd和電位Vss的電源電壓VSPS以及VSNS的2個電源線。此外，供給電源電壓VSPS的電源線是本發明的「第二電源線」以及「第三電位供給線」的一個例子，供給電源電壓VSNS的電源線是本發明的「第二電源線」以及「第四電位供給線」的一個例子。此外，電源電壓VSPS和VSNS在與輸入到所述第一級延遲門閂電路2a的門閂電路3中的電源電壓VSPM以及VSNM的電位切換為Vdd和Vss的時刻不同的時刻切換。此外，電源電壓VSPS對一方倒相電路11的p溝道電晶體11a的源區、另一方倒相電路12的p溝道電晶體12a的源區輸入。此外，電源電壓VSNS對一方倒相電路11的n溝道電晶體11b的源區、另一方倒相電路12的n溝道電晶體12b的源區輸入。而且，當對門閂電路8輸入Vdd的電源電壓VSPS、Vss的電源電壓VSNS時，門閂電路8的p溝道電晶體11a以及n溝道電晶體12b、或p溝道電晶體12a以及n溝道電晶體11b變為導通狀態。此外，在p溝道電晶體11a以及n溝道電晶體12b變為導通狀態時，p溝道電晶體11a的柵源間電壓Vgs比閾值電壓小，n溝道電晶體12b的柵源間電壓Vgs比閾值電壓大。此外，在p溝道電晶體12a以及n溝道電晶體11b變為導通狀態時，p溝道電晶體12a的柵源間電壓Vgs比閾值電壓小，n溝道電晶體11b的柵源間電壓Vgs比閾值電壓大。這時，門閂電路8變為激活狀態，從而倒相電路11的輸出節點N3的電位、倒相電路12的輸出節點N4的電位固定。此外，對門閂電路8輸入Vss的電源電壓VSPS、Vdd的電源電壓VSNS時，構成門閂電路8的全部電晶體變為斷開狀態。即p溝道電晶體11a以及12a的柵源間電壓Vgs比閾值電壓大，n溝道電晶體11b以及12b的的柵源間電壓Vgs比閾值電壓小。這時，門閂電路8變為非激活狀態，從而倒相電路11的輸出節點N3的電位、倒相電路12的輸出節點N4變為浮動狀態。
此外，n溝道電晶體9的源/漏區的一方連接在倒相電路11的輸出節點N3上，並且另一方連接在另一方倒相電路12的輸出節點N4上。此外，n溝道電晶體9的柵極上輸入控制信號EQS。按照控制信號EQS的電位上升為Vdd，實施例1的n溝道電晶體9變為導通，並且通過n溝道電晶體9使輸出節點N3的電位與輸出節點N4的電位相等。
此外，傳輸門電晶體10由彼此的源漏區分別連接的p溝道電晶體10a以及n溝道電晶體10b構成。傳輸門電晶體10的源/漏區的一方與第一級延遲門閂電路2a的倒相電路7的輸出節點N2連接，並且另一方與門閂電路8的倒相電路11的輸出節點N3連接。此外，在傳輸門電晶體10的n溝道電晶體10b以及p溝道電晶體10a的柵極分別輸入時鐘信號CLKS和時鐘信號CLKS的倒相信號即倒相時鐘信號/CLKS。傳輸門電晶體10按照時鐘信號CLKS和倒相時鐘信號/CLKS，切換為導通狀態和斷開狀態。此外，時鐘信號CLKS和倒相時鐘信號/CLKS在與對所述第一級延遲門閂電路2a的傳輸門電晶體5的柵極輸入的時鐘信號CLKM和倒相時鐘信號/CLKM不同的時刻把電位切換為Vdd和Vss。
此外，第二級以後的雙穩態多諧振蕩器電路1與所述第一級雙穩態多諧振蕩器電路1同樣構成。可是，在第二級以後的雙穩態多諧振蕩器電路1中，代替來自所述節點D的給定輸入信號，輸入從前級雙穩態多諧振蕩器電路1的第二級延遲門閂電路2b的輸出節點N4輸出的信號。
下面，參照圖1～圖3說明實施例1的使用雙穩態多諧振蕩器電路的移位寄存器電路的動作。
首先，說明把對圖1中的節點D輸入的給定電位向本實施例1的使用雙穩態多諧振蕩器電路的移位寄存器電路的節點Q2一側傳送時的動作。在這時的動作中，如圖2所示，在初始狀態下，時鐘信號CLKM以及倒相時鐘信號/CLKM的電位分別變為Vss和Vdd。據此，在第一級雙穩態多諧振蕩器電路1的延遲門閂電路2a中，對各自的柵極分別輸入時鐘信號CLKM以及倒相時鐘信號/CLKM的傳輸門電晶體5的n溝道電晶體5b以及p溝道電晶體5a保持斷開狀態。此外，通過對第二級延遲門閂電路10b的傳輸門電晶體10的n溝道電晶體10b的柵極輸入Vss的時鐘信號CLKS，並且對p溝道電晶體10a的柵極輸入Vdd的倒相時鐘信號/CLKS，從而傳輸門電晶體10變為斷開狀態。此外，在初始狀態中，節點D的電位變為Vdd。此外，門閂電路3的輸出節點N1和N2中的任意一方的電位變為Vdd，並且另一方的電位變為Vss。
接著，在實施例1中，對門閂電路3供給的電源電壓VSPM的電位下降到Vss，並且電源電壓VSNM的電位上升到Vdd。據此，通過電晶體的柵源間電壓Vgs，構成門閂電路3的電晶體全部變為斷開狀態。即在初始狀態下，輸出節點N1的電位為Vdd，輸出節點N2的電位為Vss時，p溝道電晶體7a的柵源間電壓Vgs比閾值電壓大，n溝道電晶體6b的柵源間電壓Vgs比閾值電壓小，所以p溝道電晶體7a以及n溝道電晶體6b斷開。而且，電源電壓VSPM的電位下降到Vss，並且電源電壓VSNM的電位上升到Vdd，從而p溝道電晶體6a的柵源間電壓Vgs比閾值電壓大，n溝道電晶體7b的柵源間電壓Vgs比閾值電壓小，所以p溝道電晶體6a以及n溝道電晶體7b斷開。據此，構成門閂電路的全部電晶體變為斷開狀態。而在初始狀態下，輸出節點N1的電位是Vss，輸出節點N2的電位是Vdd時，p溝道電晶體6a的柵源間電壓Vgs比閾值電壓大，n溝道電晶體7b的柵源間電壓Vgs比閾值電壓小，所以p溝道電晶體6a以及n溝道電晶體7b斷開。而且，電源電壓VSPM的電位下降到Vss，並且電源電壓VSNM的電位上升到Vdd，從而p溝道電晶體7a的柵源間電壓Vgs比閾值電壓大，n溝道電晶體6b的柵源間電壓Vgs比閾值電壓小，所以p溝道電晶體7a以及n溝道電晶體6b斷開。據此，構成門閂電路3的全部電晶體變為斷開狀態。
如上所述，構成門閂電路3的全部電晶體變為斷開狀態，從而門閂電路變為非激活狀態，並且構成門閂電路3的倒相電路6的輸出節點N1、倒相電路7的輸出節點N2都變為浮動狀態。然後，使對作為均衡電路的n溝道電晶體4的柵極輸入的控制信號EQM的電位上升到Vdd。據此，n溝道電晶體4導通，所以使倒相電路6的輸出節點N1的電位和倒相電路7的輸出節點N2的電位通過n溝道電晶體4相等。即輸出節點N1和N2中的任意一方的電位是Vdd，另一方的電位是Vss，所以輸出節點N1和N2的電位都等於Vdd和Vss的中間電位即1/2Vdd。然後，使控制信號EQM的電位下降到Vss。據此，n溝道電晶體4變為斷開狀態。
接著，伴隨著時鐘信號CLKM的電位上升為Vdd，並且倒相時鐘信號/CLKM的電位下降到Vss，第一級延遲門閂電路2a的傳輸門電晶體5導通。據此，通過傳輸門電晶體5，節點D的電位對門閂電路3的倒相電路6的保持為浮動狀態的輸出節點N1輸入。因此，輸出節點N1從1/2Vdd上升到Vdd。然後，在該狀態下，對門閂電路3供給的電源電壓VSPM的電位上升到Vdd，並且電源電壓VSNM的電位下降到Vss。據此，門閂電路3激活，並且作為讀出放大器起作用。即p溝道電晶體6a的柵源間電壓Vgs比閾值電壓小，n溝道電晶體7b的柵源間電壓Vgs比閾值電壓大，從而p溝道電晶體6a和n溝道電晶體7b都變為導通狀態，門閂電路3激活。這時，p溝道電晶體7a和n溝道電晶體6b都保持斷開狀態。據此，通過p溝道電晶體6a供給Vdd的電源電壓VSPM，從而輸出節點N2的電位從1/2Vdd下降到Vss。因此，把輸出節點N1和輸出節點N2的電位差放大。
而且，對傳輸門電晶體5的n溝道電晶體5b的柵極輸入的時鐘信號CLKM的電位下降到Vss，並且對p溝道電晶體5a的柵極輸入的倒相時鐘信號/CLKM的電位上升到Vdd。據此，傳輸門電晶體5變為斷開狀態，所以保持倒相電路6的輸出節點N1的電位(Vdd)、倒相電路7的輸出節點N2的電位(Vss)。此外，在所述動作的期間，對第二級延遲門閂電路2b輸入的時鐘信號CLKS、電源電壓VSNS以及控制信號EQS的電位保持Vss，並且倒相時鐘信號/CLKS以及電源電壓VSPS的電位保持在Vdd。
接著，在實施例1中，在第二級延遲門閂電路2b中，對門閂電路8供給的電源電壓VSPS的電位下降到Vss，並且電源電壓VSNS的電位上升到Vdd。據此，與所述第一級延遲門閂電路2a的門閂電路3同樣，通過電晶體的柵源間電壓Vgs，構成門閂電路8的電晶體全部變為斷開狀態，門閂電路8變為非激活狀態。因此，構成門閂電路8的倒相電路11的輸出節點N3和倒相電路12的輸出節點N4都變為浮動狀態。然後，使對作為均衡電路的n溝道電晶體9的柵極輸入的控制信號EQS的電位上升到Vdd。據此，n溝道電晶體9導通，所以使倒相電路11的輸出節點N3的電位和倒相電路12的輸出節點N4的電位通過n溝道電晶體9相等。因此，輸出節點N3和輸出節點N4的電位都變為1/2Vdd。然後，使控制信號EQS的電位下降為Vss。據此，n溝道電晶體9變為斷開狀態。
接著，伴隨著時鐘信號CLKS的電位上升為Vdd，並且倒相時鐘信號/CLKS的電位下降到Vss，第二級延遲門閂電路2b的傳輸門電晶體10導通。據此，通過傳輸門電晶體10，第一級延遲門閂電路2a的倒相電路7的輸出節點N2中保持的Vss的電位對門閂電路8的保持浮動狀態的輸出節點N3輸入。因此，輸出節點N3的電位從1/2Vdd下降到Vss。然後，在該狀態下，使對門閂電路8供給的電源電壓VSPS的電位下降到Vdd，並且使電源電壓VSNS的電位下降到Vss。據此，門閂電路8激活，作為讀出放大器起作用。因此，門閂電路8的倒相電路11的輸出節點N3的電位保持Vss，並且倒相電路12的輸出節點N4的電位從1/2Vdd上升到Vdd，從而把輸出節點N3和輸出節點N4的電位差放大。
然後，對傳輸門電晶體10的n溝道電晶體10b的柵極輸入的時鐘信號CLKS的電位下降到Vss，並且對p溝道電晶體10a的柵極輸入的倒相時鐘信號/CLKS的電位上升到Vdd。據此，傳輸門電晶體10變為斷開狀態，所以保持倒相電路11的輸出節點N3的電位(Vss)、倒相電路12的輸出節點N4的電位(Vdd)。此外，所述動作的期間中，對第二級雙穩態多諧振蕩器電路1的第一級延遲門閂電路2a輸入的時鐘信號CLKM、激活信號VSNM以及控制信號EQM的電位保持Vss，並且倒相時鐘信號/CLKM以及激活信號VSPM的電位保持Vdd。然後，時鐘信號CLKM的電位上升到Vdd，並且倒相時鐘信號/CLKM下降到Vss，從而第二級雙穩態多諧振蕩器電路1的第一級延遲門閂電路2a的傳輸門電晶體5變為導通狀態。據此，第一級雙穩態多諧振蕩器電路1的輸出節點N4中保持的Vdd的電位，通過傳輸門電晶體5對第二級雙穩態多諧振蕩器電路1的第一級延遲門閂電路2a的節點Q1輸入。
有各級雙穩態多諧振蕩器電路1進行與所述同樣的動作，按照時鐘信號CLKM以及CLKS的電位交替上升為Vdd，時刻一邊移動，對節點D輸入的給定電位一邊對節點Q2一側(參照圖1)依次傳送。
下面說明把節點Q1的電位向節點D一側傳送時的動作。即說明向從所述節點D對節點Q2方向傳送電位時的反向傳送電位時的動作。這時，如圖3所示，時鐘信號CLKM以及倒相時鐘信號/CLKM的電位分別變為Vss以及Vdd。據此，第二級雙穩態多諧振蕩器電路1(參照圖1)的第一級延遲門閂電路2a的傳輸門電晶體5變為斷開狀態。此外，時鐘信號CLKS以及倒相時鐘信號/CLKS的電位分別變為Vss以及Vdd。據此，第一級雙穩態多諧振蕩器電路1的傳輸門電晶體10變為斷開狀態。此外，節點Q1的電位變為Vdd。此外，在門閂電路8中，輸出節點N3以及N4中的任意一方電位是Vdd，另一方電位是Vss。
接著，在實施例1中，使對門閂電路8供給的電源電壓VSPS的電位下降到Vss，並且使電源電壓VSNS的電位上升到Vdd。據此，構成門閂電路8的倒相電路11的輸出節點N3、倒相電路12的輸出節點N4都變為浮動狀態。然後，使對作為均衡電路的n溝道電晶體9的柵極輸入的控制信號EQS的電位上升到Vdd。據此，n溝道電晶體9導通，所以倒相電路11的輸出節點N3的電位(Vdd或Vss)、倒相電路12的輸出節點N4的電位(Vdd或Vss)通過n溝道電晶體9等於1/2Vdd。然後，使控制信號EQS的電位下降到Vss。據此，n溝道電晶體9變為斷開狀態。
接著，伴隨著時鐘信號CLKM的電位上升到Vdd，並且倒相時鐘信號/CLKM的電位下降到Vss，第二級雙穩態多諧振蕩器電路1的傳輸門電晶體5導通。據此，通過傳輸門電晶體5，節點Q1的Vdd的電位對門閂電路8的倒相電路12的浮動狀態的輸出節點N4輸入。因此，輸出節點N4的電位從1/2Vdd上升到Vdd。然後，在該狀態下，使對門閂電路8供給的電源電壓VSPS的電位上升到Vdd，並且使電源電壓VSNS的電位下降到Vss。據此，門閂電路8激活，並且作為讀出放大器起作用。因此，倒相電路12的輸出節點N4的電位保持Vdd，並且倒相電路11的輸出節點N3的電位從1/2Vdd下降到Vss，從而把輸出節點N3和輸出節點N4的電位差放大。
然後，時鐘信號CLKM的電位下降到Vss，並且倒相時鐘信號/CLKM的電位上升到Vdd。據此，第二級雙穩態多諧振蕩器電路1的傳輸門電晶體5變為斷開狀態，所以保持倒相電路12的輸出節點N4的電位(Vdd)、倒相電路11的輸出節點N3的電位。此外，所述動作的期間、時鐘信號CLKS以及倒相時鐘信號/CLKS的電位分別保持Vss以及Vdd。據此，第一級雙穩態多諧振蕩器電路1的傳輸門電晶體10保持斷開狀態。此外，在所述動作的期間，電源電壓VSNM以及控制信號EQM的電位保持Vss，並且電源電壓VSPM的電位保持Vdd。此外，在第一級雙穩態多諧振蕩器電路1的門閂電路3中，輸出節點N1以及N2的一方的電位保持Vdd，並且另一方的電位保持Vss。
接著，在實施例1中，使對第一級雙穩態多諧振蕩器電路1的門閂電路3供給的電源電壓VSPM的電位下降到Vss，並且使電源電壓VSNM的電位上升到Vdd。據此，構成門閂電路3的倒相電路6的輸出節點N1、倒相電路7的輸出節點N2都變為浮動狀態。然後，使對作為均衡電路的n溝道電晶體4的柵極輸入的控制信號EQM的電位上升到Vdd。據此，n溝道電晶體4導通，所以倒相電路6的輸出節點N1的電位(Vdd或Vss)、倒相電路7的輸出節點N2的電位(Vss或Vdd)通過n溝道電晶體4等於1/2Vdd。然後，使控制信號EQM的電位下降到Vss。據此，n溝道電晶體4變為斷開狀態。
接著，伴隨著時鐘信號CLKS的電位上升到Vdd，並且倒相時鐘信號/CLKM的電位下降到Vss，傳輸門電晶體10導通。據此，通過傳輸門電晶體10，門閂電路8的倒相電路11的輸出節點N2中保持的Vss電位對門閂電路3的浮動狀態的輸出節點N2輸入。因此，輸出節點N2的電位從1/2Vdd下降到Vss。然後，在該狀態下，使對門閂電路3供給的電源電壓VSPM的電位上升到Vdd，並且使電源電壓VSNM的電位下降到Vss。據此，門閂電路3激活，並且作為讀出放大器起作用。因此，門閂電路3的倒相電路7的輸出節點N2的電位保持Vss，並且倒相電路6的輸出節點N1的電位從1/2Vdd上升到Vdd，從而把輸出節點N1和輸出節點N2的電位差放大。
時鐘信號CLKS的電位下降到Vss，並且倒相時鐘信號/CLKS的電位上升到Vdd。據此，傳輸門電晶體10變為斷開狀態，所以保持倒相電路6的輸出節點N1的電位(Vdd)、倒相電路7的輸出節點N2的電位(Vss)。此外，所述門閂電路8的輸出節點N3的電位取入門閂電路3中的動作的期間中，時鐘信號CLKM以及倒相時鐘信號/CLKM的電位分別保持Vss以及Vdd。據此，第一級雙穩態多諧振蕩器電路1的傳輸門電晶體5保持斷開狀態。
然後，時鐘信號CLKM的電位上升到Vdd，並且倒相時鐘信號/CLKM的電位下降到Vss，從而第一級雙穩態多諧振蕩器電路1的傳輸門電晶體5變為導通狀態。據此，門閂電路7的輸出節點N1上保持的Vdd的電位通過傳輸門電晶體5對節點D輸入。如上所述，節點Q1的電位向節點D傳送。此外，在實施例1的移位寄存器電路中，當從節點Q2向節點D一側傳送電位時，在各級雙穩態多諧振蕩器電路1中進行與所述同樣的動作。
在實施例1中，如上所述，通過對延遲門閂電路2a(2b)的門閂電路3(8)供給能切換為Vdd和Vss的電源電壓VSPM以及VSNM(VSPS以及VSNS)，從而在對門閂電路3(8)的倒相電路6(11)的輸出節點N1(N3)輸入給定電位之前，使對門閂電路3(8)供給的電源電壓VSPM以及VSNM(VSPS以及VSNS)的電位分別為Vss以及Vdd，通過電晶體的柵源間電壓Vgs，門閂電路3(8)變為非激活狀態，所以能使構成門閂電路3(8)的倒相電路6(11)的輸出節點N1(N3)變為浮動狀態。據此，能抑制給定的輸入電位和倒相電路6(11)的輸出節點N1(N3)的電位衝突。因此，能抑制給定的輸入電位和倒相電路6(11)的輸出節點N1(N3)的電位衝突引起的消耗電流的增大，所以能抑制雙穩態多諧振蕩器電路1的消耗電流的增大。
此外，在實施例1中，如上所述，對門閂電路3(8)供給的電源電壓VSPM以及VSNM(VSPS以及VSNS)的電位分別為Vss以及Vdd，從而能使構成門閂電路3(8)的倒相電路6(11)的輸出節點N1(N3)變為浮動狀態，所以能抑制給定的輸入電位和倒相電路6(11)的輸出節點N1(N3)的電位衝突。據此，沒必要為了抑制該衝突而設置用於抑制倒相電路6(11)的輸出電位傳遞給輸入給定輸入電位的節點的電晶體。因此，在雙穩態多諧振蕩器電路1中，能抑制消耗電流的增大，並且能抑制電路規模的增大。
此外，在實施例1中，通過作為均衡電路的n溝道電晶體4(9)使倒相電路6(11)的輸出節點N1(N3)的電位、倒相電路7(12)的輸出節點N2(N4)的電位等於1/2Vdd，然後，對倒相電路6(11)的輸出節點N1(N3)輸入Vdd(Vss)的電位時，能抑制輸入電位Vdd(Vss)和倒相電路7(12)的輸出節點N2(N4)的電位(1/2Vdd)變為相同的電位。據此，在門閂電路3(8)中，能抑制難以判別輸入Vdd或Vss電位的倒相電路6(11)的輸出節點N1(N3)的電位比倒相電路7(12)的輸出節點N2(N4)的電位高還是低的問題發生。
此外，在實施例1中，對第一級延遲門閂電路2a供給Vdd的電源電壓VSPM以及Vss的電源電壓VSNM，並且對第二級延遲門閂電路2b供給Vss的電源電壓VSPS以及Vdd的電源電壓VSNS，從而通過電晶體的柵源間電壓Vgs，構成第一級延遲門閂電路2a的門閂電路3的p溝道電晶體6a以及n溝道電晶體7b、或p溝道電晶體7a以及n溝道電晶體6b的任意一方變為導通狀態，門閂電路3變為激活狀態，並且構成第二級延遲門閂電路2b的門閂電路8的電晶體全部變為斷開狀態，門閂電路8變為非激活狀態。據此，第一級延遲門閂電路2a中，能固定構成門閂電路3的倒相電路6以及7各自的輸出節點N1以及N2的電位，並且在第二級延遲門閂電路2b中，能使構成門閂電路8的倒相電路11和12各自的輸出節點N3以及N4為浮動狀態。然後，使第二級延遲門閂電路2b的倒相電路11的輸出節點N3的電位、倒相電路12的輸出節點N4的電位通過n溝道電晶體等於1/2Vdd，使倒相電路11的輸出節點N3和倒相電路12的輸出節點N4都在1/2Vdd的電位變為浮動狀態。然後，按照時鐘信號CLKS(倒相時鐘信號/CLKS)使傳輸門電晶體10導通，能把第一級延遲門閂電路2a的倒相電路7的輸出節點的固定電位傳遞給第二級延遲門閂電路2b的倒相電路11浮動狀態的輸出節點N3。然後，使對第二級延遲門閂電路2b供給的電源電壓VSPS上升到Vdd，並且使電源電壓VSNS下降到Vss，從而判別從第一級延遲門閂電路2a傳送的電位比倒相電路12的輸出節點N4的1/2Vdd電位高還是低後，能固定在Vdd或Vss。通過在各級雙穩態多諧振蕩器電路1中進行與所述同樣的動作，能把從節點D輸入的電位向節點Q2方向依次傳送。
此外，在實施例1中，對第二級延遲門閂電路2b供給Vdd的電源電壓VSPS以及Vss的電源電壓VSNS，並且對第一級延遲門閂電路2a供給Vss的電源電壓VSPM以及Vdd的電源電壓VSNM，通過電晶體的柵源間電壓Vgs，構成第二級延遲門閂電路2b的門閂電路8的p溝道電晶體11a以及n溝道電晶體12b、或p溝道電晶體12a以及n溝道電晶體11b中的任意一方變為導通狀態，門閂電路8變為激活狀態，並且構成第一級延遲門閂電路2a的門閂電路3的電晶體全變為斷開狀態，門閂電路3變為非激活狀態。據此，在第二級延遲門閂電路2b中，能固定構成門閂電路8的倒相電路11以及12各自的輸出節點N3和N4的電位，並且在第一級延遲門閂電路2a中，能使構成門閂電路3的倒相電路6和7各自的輸出節點N1和N2變為浮動狀態。然後，使第一級延遲門閂電路2a的倒相電路6的輸出節點N1的電位和倒相電路7的輸出節點N2的電位通過n溝道電晶體4等於1/2Vdd，從而在第一級延遲門閂電路2a中，能使倒相電路6的輸出節點N1和倒相電路7的輸出節點N2都在1/2Vdd的電位變為浮動狀態。然後，按照時鐘信號CLKS(倒相時鐘信號/CLK)使傳輸門電晶體10導通，從而第二級延遲門閂電路2b的倒相電路11的輸出節點N3的固定電位能傳送給第一級延遲門閂電路2a的倒相電路7的浮動狀態的輸出節點N2。然後，使對第一級延遲門閂電路2a供給的電源電壓VSPM上升到Vdd，並且使電源電壓VSNM下降到Vss，從而判別從第二級延遲門閂電路2b傳送的電位比倒相電路6的輸出節點N1的1/2Vdd電位高還是低後，能固定在Vdd或Vss。通過在各級雙穩態多諧振蕩器電路1中進行與所述同樣的動作，能把節點Q2向節點D方向依次傳送給定電位。如上所述，在實施例1的使用雙穩態多諧振蕩器電路的移位寄存器電路中，能在從節點D向節點Q2方向、從節點Q2向節點D方向等雙方向上傳送電位。
圖4表示實施例1的比較例的包含雙穩態多諧振蕩器電路51的雙向移位寄存器電路的結構。圖4所示的比較例的雙向移位寄存器電路具有把雙穩態多諧振蕩器電路51、切換電路52串聯，並且把雙穩態多諧振蕩器電路51以及切換電路52的組串聯多個的結構。此外，對各級雙穩態多諧振蕩器電路51的節點D，通過切換電路52輸入從前級或下一級雙穩態多諧振蕩器電路51的節點Q輸出的電位。此外，對各級雙穩態多諧振蕩器電路51輸入時鐘信號CLK。雙穩態多諧振蕩器電路51按照該時鐘信號CLK的電位上升到Vdd，對下一級輸出與輸入到節點D的電位對應的輸出電位。
此外，在切換電路52的「0」輸入端子輸入前級的雙穩態多諧振蕩器電路51的輸出電位，在「1」輸入端子輸入後1級的雙穩態多諧振蕩器電路51的輸出電位。此外，在切換電路52的輸入端子S輸入傳送方向設定信號DIR。切換電路52根據該傳送方向設定信號DIR控制從輸出端子Y輸出對「0」輸入端子輸入的前級的雙穩態多諧振蕩器電路51的輸出電位、對「1」輸入端子輸入的後1級的雙穩態多諧振蕩器電路51的輸出電位的哪一個。
此外，如圖5所示，切換電路52由2個傳輸門電晶體53以及54、一個倒相電路55構成。此外，傳輸門電晶體53由p溝道電晶體53a以及n溝道電晶體53b構成。此外，傳輸門電晶體54由p溝道電晶體54a以及n溝道電晶體54b構成。而且，傳輸門電晶體53的源/漏區的一方連接在「0」輸入端子上，並且另一方連接在輸出端子Y上。此外，傳輸門電晶體53的p溝道電晶體53a的柵極連接在輸入端子S上。此外，傳輸門電晶體54的源/漏區的一方連接在「1」輸入端子上，並且另一方連接在輸出端子Y上。此外，傳輸門電晶體54的n溝道電晶體54b的柵極連接在輸入端子S上。此外，倒相電路55的輸出端子連接在傳輸門電晶體53的n溝道電晶體53b的柵極、傳輸門電晶體54的p溝道電晶體54a的柵極上。此外，倒相電路55的輸入端子連接在輸入端子S上。
在圖6和圖7中表示用於說明圖4所示的比較例的雙向移位寄存器電路的動作的電壓波形圖。在圖4所示的比較例的雙向移位寄存器電路中，作為把對節點DI輸入的電位向圖4中的A方向傳送時的動作，首先把Vss的電位的傳送方向設定信號DIR向各級切換電路52的輸入端子S輸入。據此，在切換電路52(參照圖5)中，對傳輸門電晶體53的p溝道電晶體53a的柵極輸入Vss的電位，並且對n溝道電晶體53b的柵極輸入Vdd的電位。因此，傳輸門電晶體53變為導通狀態。而對傳輸門電晶體54的p溝道電晶體54a的柵極輸入Vdd的電位，並且對n溝道電晶體54b的柵極輸入Vss的電位。因此，傳輸門電晶體54變為斷開狀態。據此，在切換電路52中，對「0」輸入端子輸入的前級的雙穩態多諧振蕩器電路51的輸出電位通過傳輸門電晶體53從輸出端子Y輸出。
因此，對第一級雙穩態多諧振蕩器電路51通過第一級切換電路52輸入來自節點D的輸入(Vdd)。因此，如圖6所示，按照時鐘信號CLK從Vss上升到Vdd，從第一級雙穩態多諧振蕩器電路51輸出的電位Q1從Vss上升到Vdd。然後，輸出的Vdd的電位Q1通過第二級切換電路52對第二級雙穩態多諧振蕩器電路51輸入。據此，按照時鐘信號CLK的電位再度上升到Vdd，從第二級切換電路52輸出的電位Q2從Vss上升到Vdd。然後，在第三級雙穩態多諧振蕩器電路51中也同樣工作，按照時鐘信號CLK的電位上升到Vdd，輸出電位Q3上升到Vdd。這樣，每次時鐘信號CLK的電位上升到Vdd，從節點DI輸入的電位依次向圖4中的A方向傳送。
而作為把從節點DO輸入的電位向圖4中的B方向傳送時的動作，首先，把Vdd的電位的傳送方向設定信號DIR對各級切換電路52的輸入端子S輸入。據此，在切換電路52(參照圖5)中，對傳輸門電晶體53的p溝道電晶體53a的柵極輸入Vdd的電位，並且對n溝道電晶體53b的柵極輸入Vss的電位。因此，傳輸門電晶體53變為斷開狀態。而在傳輸門電晶體54的p溝道電晶體54a的柵極輸入Vss的電位，並且在n溝道電晶體54b的柵極輸入Vdd的電位。因此，傳輸門電晶體54變為導通狀態。據此，在切換電路52中，對「1」輸入端子輸入的後一級雙穩態多諧振蕩器電路51的輸出電位通過傳輸門電晶體54從輸出端子Y輸出。
因此，對第N級雙穩態多諧振蕩器電路51通過第N級切換電路52輸入來自節點DO的輸入電位(Vdd)。因此，如圖7所示，按照時鐘信號CLK從Vss上升到Vdd，從第N級雙穩態多諧振蕩器電路51輸出的電位QN從Vss上升到Vdd。然後，輸出的Vdd的電位QN通過第(N-1)級切換電路52對第(N-1)級雙穩態多諧振蕩器電路51輸入。據此，按照時鐘信號CLK的電位再度上升到Vdd，從第(N-1)級雙穩態多諧振蕩器電路51輸出的電位QN-1從Vss上升到Vdd。然後，同樣每當時鐘信號CLK的電位上升到Vdd，從節點DO輸入的電位依次向圖4中的B方向傳送。
如上所述，在圖4所示的比較例的移位寄存器電路中，能雙向傳送電位。可是，在圖4所示的比較例的雙向移位寄存器電路中，在個級雙穩態多諧振蕩器電路51之間設置用於切換電位傳送方向的切換電路52。因此，存在移位寄存器電路的電路規模增大的問題。而在圖1所示的實施例1的移位寄存器電路中，只串聯多個雙穩態多諧振蕩器電路1，就能雙向傳送電位，所以與圖4所示的比較例的移位寄存器電路不同，能抑制電路規模增大的問題的發生。
(實施例2)下面參照圖8說明實施例2的使用包含雙穩態多諧振蕩器電路的移位寄存器電路的DRAM的結構。
實施例2的DRAM如圖8所示，包含設置在字線WL和位線BL 1交叉的位置的存儲單元21、移位寄存器電路22、n溝道電晶體23a以及23b。存儲單元21由一個n溝道電晶體21a、一個電容器21b構成。此外，n溝道電晶體21a的柵極連接在字線WL上。此外，電容器21b保持與存儲單元21中存儲的數據對應的電荷。此外，n溝道電晶體23a和23b分別連接把源/漏區的一方連接在位線BL1以及BL2上，並且另一方連接在移位寄存器電路22上。
移位寄存器電路22由串聯的多個雙穩態多諧振蕩器電路31構成。此外，設置在圖8中的節點D一側的第一級雙穩態多諧振蕩器電路31由第一級延遲門閂電路32a、第二級延遲門閂電路32b構成。此外，第二級延遲門閂電路32b是本發明「第一門閂電路」的一個例子。此外第一級延遲門閂電路32a由門閂電路33、n溝道電晶體構成的傳輸門電晶體35構成。此外，門閂電路33由p溝道電晶體36a以及n溝道電晶體36b構成的倒相電路36、p溝道電晶體37a以及n溝道電晶體37b構成的倒相電路37交叉耦合連接構成。此外，對門閂電路33供給分別固定在Vdd以及Vss的電源電壓。即對倒相電路36的n溝道電晶體36a的源區、倒相電路37的p溝道電晶體37a的源區供給Vdd的電源電壓。此外，對倒相電路36的n溝道電晶體36b的源區、倒相電路37的p溝道電晶體37b的源區供給Vss(GND)的電源電壓。實施例2的第一級延遲門閂電路32a的所述以外的結構與圖1所示的實施例1的第一級延遲門閂電路2a的結構同樣。
此外，第二級延遲門閂電路32b由門閂電路38、n溝道電晶體39、由n溝道電晶體構成的傳輸門電晶體40構成。此外，n溝道電晶體39是本發明的「第一均衡電路」的一個例子。此外，門閂電路38由p溝道電晶體41a以及n溝道電晶體41b構成的倒相電路41、p溝道電晶體42a以及n溝道電晶體42b構成的倒相電路42交叉耦合連接形成。此外，倒相電路41是本發明的「第一倒相電路」的一個例子，倒相電路42是本發明的「第二倒相電路」的一個例子。實施例2的第二級延遲門閂電路32b的所述以外的結構與圖1所示的實施例1的第二級延遲門閂電路2b的結構同樣。
這裡，在實施例2中，所述第二級延遲門閂電路32b具有判別從存儲單元21讀出的數據的電位，放大的作為讀出放大器的功能。即在第二級延遲門閂電路32b的倒相電路41的輸出節點N3上通過n溝道電晶體23a連接與存儲單元21連接的位線BL1。此外，在第二級延遲門閂電路32b的倒相電路42的輸出節點N4上通過n溝道電晶體23b連接位線BL2。據此，在從存儲單元21讀出數據時，與存儲單元21中保持的數據對應的電位通過位線BL1以及n溝道電晶體23a對第二級延遲門閂電路32b的倒相電路41的輸出節點N3輸入。此外，參照電位通過位線BL2以及n溝道電晶體23b對倒相電路42的輸出節點N4輸入。據此，延遲門閂電路32b比較輸出節點N3的電位和輸出節點N4的電位，進行數據的判別，並且把電位差放大。此外，第二級雙穩態多諧振蕩器電路31也與所述第一級雙穩態多諧振蕩器電路31同樣構成。
下面，參照圖8和圖9，說明實施例2的使用包含雙穩態多諧振蕩器電路的移位寄存器電路的DRAM的數據讀出動作和再寫入動作。
實施例2的DRAM的數據讀出動作和再寫入動作中，如圖9所示，在初始狀態下，對n溝道電晶體23a以及23b的柵極輸入的控制信號BLTG的電位是Vdd，從而n溝道電晶體23a以及23b變為導通狀態。此外，這時，把位線BL1以及BL2預充電到1/2Vdd，從而通過n溝道電晶體23a以及23b分別連接在位線BL1以及BL2上的第二級延遲門閂電路32b的倒相電路41的輸出節點N3的電位、倒相電路42的輸出節點N4的電位都變為1/2Vdd。此外，通過對均衡電路即n溝道電晶體39的柵極輸入Vdd電位的控制信號BLEQ，n溝道電晶體39導通。據此，輸出節點N3以及N4的電位通過n溝道電晶體等於1/2Vdd。此外，對門閂電路38供給Vss的電源電壓VSP、Vdd的電源電壓VSN。據此，門閂電路38變為非激活狀態，所以倒相電路41的輸出節點N3、倒相電路42的輸出節點N4雙方都變為浮動狀態。此外，在讀出動作以及再寫入動作中，時鐘信號CLKM以及CLKS都保持Vss的電位。據此，全部延遲門閂電路32a以及32b的傳輸門電晶體35以及40保持斷開狀態。此外，假設在存儲單元21中存儲有「H」數據。
接著，使對均衡電路即n溝道電晶體39的柵極輸入的控制信號BLEQ的電位Vss下降。據此，n溝道電晶體39變為斷開狀態。然後，字線WL的電位上升到Vdd。據此，存儲單元21的n溝道電晶體21a導通，所以電容器21b中保持的電荷通過n溝道電晶體21a提供給位線BL1。因此，在位線BL1表現與存儲單元21中存儲的數據對應的電位。這時，通過在存儲單元21中存儲「H」數據，在位線BL1表現1/2Vdd+α的電位。然後，使控制信號BLTG的電位下降到Vss。據此，n溝道電晶體23a以及23b變為斷開狀態。然後使電源電壓VSP的電位上升到Vdd，並且使電源電壓VSN的電位下降到Vss。據此，門閂電路38激活，門閂電路38作為讀出放大器起作用。
即比較輸出節點N3的電位和輸出節點N4的電位，並且把它們的電位差放大。輸出節點N3的電位是1/2Vdd+α，輸出節點N4的電位是1/2Vdd，所以輸出節點N3的電位上升到Vdd，輸出節點N4的電位下降到Vss。這樣，與存儲在存儲單元21中的數據(「H」數據)對應的位線BL1的電位由第二級延遲門閂電路32b判別為H電平(Vdd)，進行存儲單元21的「H」數據的讀出。
此外，通過所述讀出動作，由存儲單元21的電容器21b保持的數據被破壞。因此，讀出動作後，使用上升到輸出節點N3的Vdd的電位，對存儲單元21的電容器21b進行再寫入動作。具體而言，首先使控制信號BLTG的電位上升到Vdd。據此，n溝道電晶體23a變為導通狀態，所以輸出節點N3的電位(Vdd)通過n溝道電晶體23a、位線BL1、存儲單元21的n溝道電晶體21a外加到電容器21b上。據此，對存儲單元21的電容器21b再寫入「H」數據。
下面參照圖8和圖10說明從移位寄存器電路22的節點D向節點Q方向傳送電位時的動作。這時的實施例2的動作與圖1所示的所述實施例1的移位寄存器電路的從節點D向節點Q2方向傳送電位時的動作基本相同。可是，在實施例2中，與所述實施例1不同，對雙穩態多諧振蕩器電路31的第一級延遲門閂電路32a的門閂電路33供給使門閂電路33變為激活狀態的固定在Vdd以及Vss的電源電壓，所以門閂電路33的倒相電路36的輸出節點N1和倒相電路37的輸出節點N2不變為浮動狀態。
即在實施例2中，如圖10所示，時鐘信號CLKM的電位從初始狀態的VSS上升到Vdd，從而傳輸門電晶體35(參照圖8)導通。據此，通過傳輸門電晶體35從節點D向倒相電路36的輸出節點N1輸入Vdd的電位。這時，倒相電路36的輸出節點N1的電位上升到Vdd，並且倒相電路37的輸出節點N2的電位下降到Vss。然後，對門閂電路33供給固定的電源電壓Vdd以及Vss，從而輸出節點N1的電位(Vdd)、輸出節點N2的電位(Vss)固定。
下面，把第一級延遲門閂電路32a的倒相電路37的輸出節點N2的電位(Vss)對第二級延遲門閂電路32b傳送。這時的實施例2的動作與所述實施例1的使用雙穩態多諧振蕩器電路的移位寄存器電路的動作同樣。
如上所述，時刻一邊移動，從節點D輸入的數據(電位)一邊依次向圖8中的移位寄存器電路22的向下方向移動。然後，對與寫入該數據(電位)的存儲單元21對應的延遲門閂電路32b傳送數據時，與該存儲單元21連接的字線WL的電位上升到Vdd，從而該數據從延遲門閂電路32b通過n溝道電晶體23a、位線BL1以及存儲單元21的n溝道電晶體21a寫入電容器21b。
在實施例2中，如上所述，應用於移位寄存器電路22的雙穩態多諧振蕩器電路31的延遲門閂電路32b採用作為判別倒相電路41的輸出節點N3的電位和倒相電路42的輸出節點N4的電位的高低，把該電位差放大的讀出放大器起作用的結構，從而在讀出DRAM的存儲單元21中存儲的數據時，把與讀出的數據對應的電位對延遲門閂電路32b的倒相電路41的輸出節點N3輸入，並且把1/2Vdd的參照電位對倒相電路42的輸出節點N4輸入，從而判別存儲單元21中存儲的數據，把與該數據對應的電位和參照電位(1/2Vdd)的電位差放大。據此，在應用包含雙穩態多諧振蕩器電路31的移位寄存器電路22的DRAM中，功能共享讀出放大器、移位寄存器電路22的雙穩態多諧振蕩器電路的延遲門閂電路32b。因此，在應用包含雙穩態多諧振蕩器電路31的移位寄存器電路22的DRAM中，能縮小電路規模。
在實施例2中，除了所述效果以外，還能取得抑制消耗電流的增大，抑制電路規模的增大等與所述實施例1同樣的效果。
此外，這次描述的實施例在全部點上是例示，不應該認為是限制性的。本發明的範圍不是實施例的說明，由權利要求書表現，還包含與權利要求書均等的意思以及範圍內的全部變更。
例如在所述實施例2中，表示在DRAM中應用本發明的包含雙穩態多諧振蕩器電路的移位寄存器電路的例子，但是本發明並不局限於此，對DRAM以外的各種半導體器件能應用本發明的包含雙穩態多諧振蕩器電路的移位寄存器電路。例如，在對存儲數據的存儲單元使用鐵磁性電容器的鐵磁性存儲器等DRAM以外的存儲器也能應用包含雙穩態多諧振蕩器電路的移位寄存器電路。此外，對乘法器或除法器等電路的一部分、液晶顯示裝置的象素行的驅動電路、DLL(Delay Locked Loop)電路的分支點(延遲線引出部)選擇電路等存儲器以外的半導體器件也能應用本發明的包含雙穩態多諧振蕩器電路的移位寄存器電路。
權利要求
1.一種雙穩態多諧振蕩器電路，包括第一門閂電路，所述第一門閂電路具有第一倒相電路、第二倒相電路、和使所述第一倒相電路的輸出節點的電位與所述第二倒相電路的輸出節點的電位相等的第一均衡電路，在所述第一門閂電路上，連接有能把供給電位切換為固定用電位和浮動用電位的第一電源線，其中，所述固定用電位是使所述第一倒相電路的輸出節點的電位和所述第二倒相電路的輸出節點的電位成為固定狀態時所供給的；所述浮動用電位是使所述第一倒相電路的輸出節點的電位和所述第二倒相電路的輸出節點的電位成為浮動狀態時所供給的。
2.根據權利要求1所述的雙穩態多諧振蕩器電路，其中所述第一電源線，在對所述第一倒相電路以及所述第二倒相電路中的任意一方的輸出節點輸入給定電位時，保持在所述浮動用電位。
3.根據權利要求2所述的雙穩態多諧振蕩器電路，其中所述第一電源線，包括第一電位供給線、和供給與所述第一電位供給線供給的電位倒相的電位的第二電位供給線；當對所述第一倒相電路以及所述第二倒相電路中的任意一方的輸出節點輸入所述給定電位時，所述第一電位供給線保持在第一電位，並且所述第二電位供給線保持在第二電位。
4.根據權利要求3所述的雙穩態多諧振蕩器電路，其中所述第一倒相電路，包含p型的第一電晶體和n型的第二電晶體，並且所述第二倒相電路，包含p型的第三電晶體和n型的第四電晶體；所述第一倒相電路的p型的第一電晶體和n型的第二電晶體的柵極，連接在所述第二倒相電路的輸出節點上，所述第二倒相電路的p型的第三電晶體和n型的第四電晶體的柵極，連接在所述第一倒相電路的輸出節點上；所述第一電位供給線，與所述第一倒相電路的p型的第一電晶體的源/漏區的一方、和所述第二倒相電路的p型的第三電晶體的源/漏區的一方連接，並且所述第二電位供給線，與所述第一倒相電路的n型的第二電晶體的源/漏區的一方、和所述第二倒相電路的n型的第四電晶體的源/漏區的一方連接。
5.根據權利要求4所述的雙穩態多諧振蕩器電路，其中在使所述第一倒相電路的輸出節點的電位和所述第二倒相電路的輸出節點的電位為固定狀態時，把所述第一電位供給線保持在所述第二電位，把所述第二電位供給線保持在所述第一電位；在使所述第一倒相電路的輸出節點和所述第二倒相電路的輸出節點為浮動狀態時，把所述第一電位供給線的電位從所述第二電位切換為所述第一電位，並且把所述第二電位供給線的電位從所述第一電位切換為所述第二電位，從而使所述第一倒相電路的第一電晶體以及第二電晶體、所述第二倒相電路的第三電晶體以及第四電晶體全部成為斷開狀態。
6.根據權利要求1所述的雙穩態多諧振蕩器電路，其中所述第一均衡電路，在對所述第一倒相電路以及所述第二倒相電路中的任意一方的輸出節點輸入給定電位之前，使所述第一倒相電路的輸出節點的電位與所述第二倒相電路的輸出節點的電位相等。
7.根據權利要求6所述的雙穩態多諧振蕩器電路，其中所述第一均衡電路由電晶體構成；構成所述第一均衡電路的電晶體的源/漏區的一方，連接在所述第一倒相電路的輸出節點上，並且構成所述第一均衡電路的電晶體的源/漏區的另一方，連接在所述第二倒相電路的輸出節點上。
8.根據權利要求6所述的雙穩態多諧振蕩器電路，其中所述第一門閂電路還包含傳輸門電晶體；通過所述傳輸門電晶體對所述第一倒相電路以及所述第二倒相電路中的任意一方的輸出節點輸入給定電位。
9.根據權利要求1所述的雙穩態多諧振蕩器電路，其中還包括第二門閂電路，所述第二門閂電路包括具有連接在所述第一門閂電路的所述第一倒相電路以及所述第二倒相電路中的任意一方的輸出節點上的輸出節點的第三倒相電路、第四倒相電路、以及使所述第三倒相電路的輸出節點的電位與所述第四倒相電路的輸出節點的電位相等的第二均衡電路；在所述第二門閂電路上，連接有能把供電電位切換為所述固定用電位和所述浮動用電位的第二電源線，其中，所述固定用電位是使所述第三倒相電路的輸出節點的電位和所述第四倒相電路的輸出節點的電位成為固定狀態時所供給的；所述浮動用電位是使所述第三倒相電路的輸出節點的電位和所述第四倒相電路的輸出節點的電位成為浮動狀態時所供給的。
10.根據權利要求9所述的雙穩態多諧振蕩器電路，其中所述第二電源線，在對所述第三倒相電路以及所述第四倒相電路中的任意一方的輸出節點輸入給定電位時，保持在所述浮動用電位。
11.根據權利要求10所述的雙穩態多諧振蕩器電路，其中所述第二電源線，包含第三電位供給線、和供給與所述第三電位供給線供給的電位倒相的電位的第四電位供給線；當對所述第三倒相電路以及所述第四倒相電路中的任意一方的輸出節點輸入給定電位時，所述第三電位供給線保持在第一電位，並且所述第四電位供給線保持在第二電位。
12.根據權利要求11所述的雙穩態多諧振蕩器電路，其中所述第三倒相電路，包含p型的第五電晶體和n型的第六電晶體，並且所述第四倒相電路，包含p型的第七電晶體和n型的第八電晶體；所述第三倒相電路的p型的第五電晶體和n型的第六電晶體的柵極，連接在所述第四倒相電路的輸出節點上，並且所述第四倒相電路的p型的第七電晶體和n型的第八電晶體的柵極，連接在所述第三倒相電路的輸出節點上；所述第三電位供給線，與所述第三倒相電路的p型的第五電晶體的源/漏區的一方、和所述第四倒相電路的p型的第七電晶體的源/漏區的一方連接，並且所述第四電位供給線，與所述第三倒相電路的n型的第六電晶體的源/漏區的一方、和所述第四倒相電路的n型的第八電晶體的源/漏區的一方連接。
13.根據權利要求12所述的雙穩態多諧振蕩器電路，其中在使所述第三倒相電路的輸出節點的電位和所述第四倒相電路的輸出節點的電位為固定狀態時，把所述第三電位供給線保持在所述第二電位，並且所述第四電位供給線保持在所述第一電位；在使所述第三倒相電路的輸出節點和所述第四倒相電路的輸出節點為浮動狀態時，把所述第三電位供給線的電位從所述第二電位切換為所述第一電位，並且把所述第四電位供給線的電位從所述第一電位切換為所述第二電位，從而使所述第三倒相電路的第五電晶體以及第六電晶體、所述第四倒相電路的第七電晶體以及第八電晶體全部成為斷開狀態。
14.根據權利要求9所述的雙穩態多諧振蕩器電路，其中所述第二均衡電路，在對所述第三倒相電路以及所述第四倒相電路中的任意一方的輸出節點輸入給定電位之前，使所述第三倒相電路的輸出節點的電位與所述第四倒相電路的輸出節點的電位相等。
15.根據權利要求14所述的雙穩態多諧振蕩器電路，其中所述第二均衡電路由電晶體構成；構成所述第二均衡電路的電晶體的源/漏區的一方，連接在所述第三倒相電路的輸出節點上，並且構成所述第二均衡電路的電晶體的源/漏區的另一方，連接在所述第四倒相電路的輸出節點上。
16.根據權利要求14所述的雙穩態多諧振蕩器電路，其中所述第二門閂電路還包含傳輸門電晶體；通過所述傳輸門電晶體對所述第三倒相電路以及所述第四倒相電路中的任意一方的輸出節點輸入給定電位。
17.根據權利要求1所述的雙穩態多諧振蕩器電路，其中通過串聯多個所述雙穩態多諧振蕩器電路，構成移位寄存器電路。
18.根據權利要求17所述的雙穩態多諧振蕩器電路，其中串聯多個所述雙穩態多諧振蕩器電路的移位寄存器電路，把對所述第一倒相電路以及所述第二倒相電路中的任意一方的輸出節點輸入的給定電位，既能從第一級的所述雙穩態多諧振蕩器電路向最終級的所述雙穩態多諧振蕩器電路一側正向傳送，還能從最終級的所述雙穩態多諧振蕩器電路向第一級的所述雙穩態多諧振蕩器電路一側反向傳送。
19.根據權利要求17所述的雙穩態多諧振蕩器電路，其中構成所述移位寄存器電路的所述雙穩態多諧振蕩器電路的所述第一門閂電路，具有作為判別所述第一倒相電路的輸出節點的電位與所述第二倒相電路的輸出節點的電位的高低，放大該電位差的讀出放大器的功能；所述移位寄存器電路應用於存儲器。
全文摘要
雙穩態多諧振蕩器電路包括具有第一和第二倒相電路的第一門閂電路。而且，在第一門閂電路上連接能把供給電位切換為使第一和第二倒相電路的輸出節點電位為固定狀態時供給的固定用電位、使第一和第二倒相電路的輸出節點為浮動狀態時供給的浮動用電位的第一電源線。提供抑制消耗電流的增大，而且能抑制電路規模的增大的雙穩態多諧振蕩器電路。
文檔編號G11C19/28GK1832345SQ20051013410
公開日2006年9月13日 申請日期2005年12月26日 優先權日2004年12月27日
發明者宮本英明 申請人:三洋電機株式會社