一種抗單粒子瞬態冗餘濾波器電路的製作方法
2023-11-11 21:16:37 2
一種抗單粒子瞬態冗餘濾波器電路的製作方法
【專利摘要】本發明涉及一種抗單粒子瞬態冗餘濾波器電路，由延遲單元、雙輸入反相器和冗餘單元組成，其中延遲單元採用反相器鏈或電阻電容等結構，實現對輸入信號的延遲；雙輸入反相器單元可根據輸入兩路信號的異同性做出相應輸出；冗餘單元有兩種不同的實現方式，第一種為反相器結構，其輸入為延遲單元輸出；第二種為與主路相同的電路結構，其輸入為輸入信號以及延遲單元的輸出，提供不受主路幹擾的冗餘信號；本發明冗餘濾波器電路可以徹底消除發生於輸入信號上的脈衝寬度小於緩衝器內部設定的延遲時間的單粒子瞬態脈衝以及發生於冗餘濾波器內部的單粒子脈衝瞬態脈衝，有效的保護例如時鐘、復位、數據等關鍵信號，具有良好的單粒子瞬態免疫功能，以較小的電路開銷實現抑制單粒子瞬態脈衝產生和傳播。
【專利說明】一種抗單粒子瞬態冗餘濾波器電路【技術領域】
[0001]本發明涉及一種電路，尤其涉及一種能抗單粒子瞬態的濾波器電路。
【背景技術】
[0002]高能質子或高能中子撞擊原子核產生的輻射以及宇宙射線中的重核粒子都能引起電路狀態的改變，如組合邏輯中的瞬態脈衝、存儲類單元的翻轉等，這種效應是單個粒子作用的結果，通常稱為單粒子效應。單粒子效應可分為單粒子翻轉(SEU)、可恢復的單粒子閂鎖(SEL)、單粒子瞬態(SET)等單粒子軟錯誤，同時，還包括有單粒子燒毀(SEB)、單粒子柵擊穿(SEGR)、不可恢復的單粒子閂鎖(SEL)等硬錯誤。
[0003]隨著集成電路特徵尺寸的不斷縮小，且集成電路的電源電壓隨著特徵尺寸穩步降低，受攻擊節點的擾動增大而且單元電路的噪聲容限降低。因而瞬態脈衝在傳輸過程中很難被衰減；由於電路的工作速度提高，時鐘頻率增加，SET傳播並被存儲單元的時鐘捕獲而生成軟錯誤的機率隨著電路工作頻率的增加而上升，成為越來越重要的軟錯誤來源。
[0004]消除抑制SET脈衝的主要方法有冗餘方法以及濾波方法。傳統的通過冗餘技術消除抑制SET脈衝的有三模冗餘和時間冗餘。利用三模冗餘，電路被一式三份，並通過多數表決電路決定最終的輸出。三模冗餘加多數表決可以基本消除單粒子瞬態的作用，但是會在面積和功耗上帶來極高的開銷(>200%)。時間冗餘通常在存儲單元端實現，瞬態脈衝發生之前和之後的信號電平可以作為信號正常狀態的兩個來源，因此，通過恰當的延遲和採樣，就可以利用多數表決判斷出最終正確的輸出。時間冗餘比三模冗餘在面積和功耗上的開銷要低，但是仍然要有三路或更多的鎖存單元冗餘，且帶來額外的速度開銷。濾波技術通常用在存儲體的埠，用於將輸 入信號上小於某一特定脈寬的SET脈衝濾除，濾除單粒子脈衝的方法引入的開銷較少，但是濾波器電路本身容易受到SET損傷，發生在濾波器輸出上的SET對內部電路造成幹擾，引發嚴重錯誤。傳統SET加固方法在面積、功耗或性能上存在較大的損失或者加固性能不夠可靠。
【發明內容】
[0005]本發明的目的在於克服現有技術的上述不足，提供一種能抗單粒子瞬態的濾波器電路，該電路包括兩種不同的冗餘結構，以及多種延遲單元的實現方式，具有良好的單粒子瞬態免疫功能，能夠以較小的電路開銷實現抑制單粒子瞬態脈衝產生和傳播的目的。
[0006]本發明的上述目的主要是通過如下技術方案予以實現的:
[0007]一種抗單粒子瞬態冗餘濾波器電路，包括延遲單元、雙輸入反相器單元和冗餘單元，其中:延遲單元接收外部的輸入信號進行延遲處理得到延遲信號，並將延遲信號分別輸出給雙輸入反相器單元和冗餘單元；雙輸入反相器單元接收延遲單元輸出的延遲信號和外部的輸入信號，如果所述延遲信號和外部的輸入信號相同則輸出所述延遲信號或輸入信號相位相反的信號，如果所述延遲信號和外部的輸入信號不同則輸出信號保持原來的值，輸出信號標記為OUTl ;冗餘單元接收延遲單元輸出的延遲信號，輸出與雙輸入反相器單元輸出的相位相同的輸出信號，當雙輸入反相器單元的兩路輸入信號中任意一路受到單粒子轟擊時，輸出與雙輸入反相器單兀未被單粒子轟擊狀態下的輸出同相位的輸出信號，輸出信號標記為0UT2。
[0008]一種抗單粒子瞬態冗餘濾波器電路，包括延遲單元、雙輸入反相器單元和冗餘單元，其中:延遲單元接收外部的輸入信號進行延遲處理得到延遲信號，並將延遲信號分別輸出給雙輸入反相器單元和冗餘單元；雙輸入反相器單元接收延遲單元輸出的延遲信號和外部的輸入信號，如果所述延遲信號和外部的輸入信號相同則輸出所述延遲信號或輸入信號相位相反的信號，如果所述延遲信號和外部的輸入信號不同則輸出信號保持原來的值，輸出信號標記為OUTl ;冗餘單元接收外部的輸入信號和延遲單元單元輸出的延遲信號，如果所述延遲信號和外部的輸入信號相同則輸出所述延遲信號或輸入信號相位相反的信號，如果所述延遲信號和外部的輸入信號不同則輸出信號保持原來的值，輸出信號標記為0UT2。
[0009]在上述抗單粒子瞬態冗餘濾波器電路中，延遲單元由多級反相器級聯構成，第一級反相器的輸入為延遲單元的輸入，最後一級反相器的輸出為延遲單元的輸出。
[0010]在上述抗單粒子瞬態冗餘濾波器電路中，延遲單元由電阻和電容組成，電阻的一端為延遲單元的輸入端，電阻的另一端與電容的一端相連並為延遲單元的輸出端，電容的另一端接地。
[0011]在上述抗單粒子瞬態冗餘濾波器電路中，雙輸入反相器單元由PMOS管51、PM0S管52、NMOS管53、NMOS管54依次串聯組成，PMOS管51和NMOS管54的柵極相連並作為外部輸入信號的輸入端，PMOS管52和NMOS管53的柵極相連並作為延遲信號的輸入端，PMOS管51的源端與電源VDD端相連，PMOS管51的漏端與PMOS管52的源端相連，PMOS管52的漏端與NMOS管53的漏端相連並作為輸出信號OUTl的輸出端，NMOS管53的源端與NMOS管54的漏端相連，NMOS管54的源端接地。
[0012]在上述抗單粒子瞬態冗餘濾波器電路中，冗餘單元由PMOS管61和NMOS管62組成，其中PMOS管61的源端與電源VDD相連，PMOS管61的漏端與NMOS管62的源端相連並作為輸出信號0UT2的輸出端，PMOS管61的柵極和NMOS管62的柵極相連並作為延遲信號的輸入端，NMOS管62的源端接地。
[0013]在上述抗單粒子瞬態冗餘濾波器電路中，冗餘單元結構由PMOS管75、PM0S管76、NMOS管77和NMOS管78依次串聯組成，PMOS管76和NMOS管77的柵極相連並作為延遲信號的輸入端，PMOS管75和NMOS管78的柵極相連並作為外部輸入信號的輸入端，PMOS管75的源端與電源VDD端相連、PMOS管75的漏端與PMOS管76的源端相連，PMOS管76的漏端與NMOS管77的漏端相連並作為輸出信號0UT2的輸出端，NMOS管77的源端與NMOS管78的漏端相連，NMOS管78的源端接地。
[0014]在上述抗單粒子瞬態冗餘濾波器電路中，雙輸入反相器單元由PMOS管8UPMOS管82,NMOS 管 83、NM0S 管 84、PM0S 管 85 和 NMOS 管 86 組成，其中 PMOS 管 81、PM0S 管 82、NM0S管83、NMOS管84依次串聯組成，PMOS管81和NMOS管84的柵極相連作為外部輸入信號的輸入端，PMOS管82和NMOS管83的柵極相連並並作為延遲信號的輸入端，PMOS管81的源端與電源VDD端相連，PMOS管81的漏端與PMOS管82的源端相連，NMOS管83的源端與NMOS管84的漏端相連，NMOS管84的源端接地，PMOS管82的漏端與NMOS管83的漏端相連並與PMOS管85的柵極以及NMOS管86的柵極相連，PMOS管85的源極接電源VDD，NMOS管86的源端接地，PMOS管85的漏極和NMOS管86的漏極相連並作為輸出信號OUTl的輸出端；
[0015]所述冗餘單元由PMOS管87、PMOS管89、NMOS管88和NMOS管90組成，其中PMOS管87的源端與電源VDD相連，PMOS管87的漏端與NMOS管88的源端相連並與PMOS管89的柵端以及NM0S90的柵端相連，PMOS管87的柵極和NMOS管88的柵極相連並作為延遲信號的輸入端，NMOS管88的源端接到地端，PMOS管89的源端接電源VDD，PMOS管89的漏端與NMOS管90的漏端相連並作為輸出信號0UT2的輸出端，NMOS管90的源端接地。
[0016]在上述抗單粒子瞬態冗餘濾波器電路中，PMOS管82漏端與NMOS管83漏端的連接處作為輸出信號OUTNl的輸出端，所述輸出信號OUTNl為輸出信號OUTl的反相信號；在PMOS管87漏端與NMOS管88漏端連接處作為輸出信號0UTN2的輸出端，所述輸出信號0UTN2為輸出信號0UT2的反相信號。
[0017]在上述抗單粒子瞬態冗餘濾波器電路中，雙輸入反相器單元由PMOS管1007、PM0S管 1008、NM0S 管 1009、NM0S 管 1010、PM0S 管 1011 和 NMOS 管 1012 組成，其中 PMOS 管 1007、PMOS管1008、NM0S管1009和NMOS管1010依次串聯，PMOS管1007和NMOS管1010的柵極相連並作為外部輸入信號的輸入端，PMOS管1008和NMOS管1009的柵極相連並作為延遲信號的輸入端，PMOS管1007的源端與電源VDD端相連，PMOS管1007的漏端與PMOS管1008的源端相連，NMOS管1009的源端與NMOS管1010的漏端相連，NMOS管1010的源端接地，PMOS管1008的漏端與NMOS管1009的漏端相連並與PMOS管1011的柵極以及NMOS管1012的柵極連相連，PMOS管1011的源極接電源VDD，NMOS管1012的源端接地，PMOS管1011的漏極和NMOS管1012的漏極相連並作為輸出信號OUTl的輸出端。
[0018]所述冗餘單元由PMOS 管 1001、PM0S 管 1002、NM0S 管 1003、NM0S 管 1004、PM0S 管1005 和 NMOS 管 1006 組成，其中 PMOS 管 1001、PMOS 管 1001、NMOS 管 1003 和 NMOS 管 1004依次串聯，PMOS管1001和NMOS管1004的柵極相連並作為外部輸入信號的輸入端，PMOS管1002和NMOS管1003的柵極相連並作為延遲信號的輸入端，PMOS管1001的源端與電源VDD端相連，PMOS管1001的漏端與PMOS管1002的源端相連，NMOS管1003的源端與NMOS管1004的漏端相連，NMOS管1004的源端接地，PMOS管1002的漏端與NMOS管1003的漏端相連並與PMOS管1005的柵極以及NMOS管1006的柵極連相連，PMOS管1005的源極接電源VDD，NMOS管1006的源端接地，PMOS管1005的漏極和NMOS管1006的漏極相連並作為輸出信號0UT2的輸出端。
[0019]在上述抗單粒子瞬態冗餘濾波器電路中，PMOS管1008漏端與NMOS管1009漏端的連接處作為輸出信號OUTNl的輸出端，所述輸出信號OUTNl為輸出信號OUTl的反相信號；所述PMOS管1002漏端與NMOS管1003漏端連接處作為輸出信號0UTN2的輸出端，所述輸出信號0UTN2為輸出信號0UT2的反相信號。
[0020]本發明與現有技術相比具有如下有益效果:
[0021](I)、本發明對抗單粒子瞬態冗餘濾波器電路進行了創新設計，電路由延遲單元、雙輸入反相器單元和冗餘單元組成，雙輸入反相器單元輸出信號0UT1，冗餘單元輸出信號0UT2，若單粒子轟擊冗餘濾波器輸出節點OUTl或0UT2，兩節點之間具有良好的隔離，不會相互影響=OUTl處的單粒子瞬態脈衝不會對0UT2的輸出產生影響；0UT2處的單粒子瞬態瞬態脈衝不會對OUTl的輸出狀態產生影響，因此發生在任一節點上的單粒子瞬態脈衝至多影響本電路的一個輸出，而不會對後續電路產生幹擾；
[0022](2)、本發明與現有單粒子瞬態加固技術相比，具有實現方便、面積小、功耗低等優點，與傳統的抗單粒子瞬態濾波器相比。本身對單粒子瞬態具有良好的免疫力，發生在結構內部任意節點的單粒子瞬態脈衝都不能使兩路輸出同時發生擾動確保整個電路具有極高的抗單粒子瞬態能力，可以有效消除發生在輸入信號脈寬小於延遲單元延遲的以及發生在單元內部的單粒子脈衝；
[0023](3)、本發明抗單粒子瞬態冗餘濾波器電路包括兩種不同的冗餘結構，多種延遲單元的實現方式，以及多種電路實現形式，具有良好的單粒子瞬態免疫功能，能夠以較小的電路開銷實現抑制單粒子瞬態脈衝產生和傳播的目的，實現形式靈活多樣，具有較強的實用性和較廣的應用領域；
[0024](4)、本發明的冗餘濾波器電路可以消除發生於輸入信號上的脈衝寬度小於緩衝器內部設定的延遲時間的單粒子瞬態脈衝，有效的保護例如時鐘、復位、數據等關鍵信號；冗餘濾波器自身也具備較強的抗單粒子瞬態能力，利用此抗單粒子瞬態冗餘濾波器電路對電路進行抗單粒子設計加固，比較三模冗餘等常用加固方法，可顯著的減小抗單粒子加固所帶來的面積、功耗開銷，適用於數字邏輯電路、時序電路和儲存電路中。
【專利附圖】
【附圖說明】
[0025]圖1為本發明抗單粒子瞬態冗餘濾波單元電路之一方框圖；
[0026]圖2為本發明抗單粒子瞬態冗餘濾波單元電路之二方框圖；
[0027]圖3為本發明抗單粒子瞬態冗餘濾波單元電路延遲單元之一示意圖；
[0028]圖4為本發明抗單粒子瞬態冗餘濾波單元電路延遲單元之二示意圖；
[0029]圖5為本發明抗單粒子瞬態冗餘濾波單元電路中雙輸入反相器電路圖；
[0030]圖6為本發明抗單粒子瞬態冗餘濾波單元電路之一中冗餘單元電路圖；
[0031]圖7為本發明抗單粒子瞬態冗餘濾波單元電路之二中冗餘單元電路圖；
[0032]圖8為本發明具有兩個同向輸出的第一種電路結構實現的抗單粒子瞬態冗餘濾波單元電路；
[0033]圖9為本發明具有四個輸出的第一種電路結構實現的抗單粒子瞬態冗餘濾波單元電路。
[0034]圖10為本發明具有兩個或四個輸出的第二種電路結構實現的抗單粒子瞬態冗餘濾波單元電路。
【具體實施方式】
[0035]下面結合附圖和具體實施例對本發明作進一步詳細的描述:
[0036]本發明抗單粒子瞬態冗餘濾波單元電路有兩種結構形式，分別如圖1、圖2所示。如圖1所示為本發明抗單粒子瞬態冗餘濾波單元電路之一方框圖，該冗餘濾波單元電路包括延遲單元111、雙輸入反相器單元112和冗餘單元113，其中延遲單元111接收外部的輸入信號Input進行延遲處理得到延遲信號，並將延遲信號分別輸出給雙輸入反相器單元和冗餘單元；雙輸入反相器單元112接收延遲單元111輸出的延遲信號和外部的輸入信號，可根據輸入兩路信號的異同性做出相應輸出，如果延遲信號和外部的輸入信號相同則輸出延遲信號或輸入信號相位相反的信號，如果延遲信號和外部的輸入信號不同則輸出信號保持原來的值(即輸出信號不變)，輸出信號標記為OUTl ;冗餘單元113接收延遲單元輸出的延遲信號，並在普通工作環境中輸出與雙輸入反相器單元輸出的相位相同的輸出信號；當雙輸入反相器單元的兩路輸入信號中任意一路受到單粒子轟擊時，輸出與雙輸入反相器單元未被單粒子轟擊狀態下的輸出同相位的輸出信號，輸出信號標記為0UT2。
[0037]如圖2所示為本發明抗單粒子瞬態冗餘濾波單元電路之二方框圖，該冗餘濾波器電路，包括延遲單元211、雙輸入反相器單元212和冗餘單元213，其中延遲單元211接收外部的輸入信號Input進行延遲處理得到延遲信號，並將延遲信號分別輸出給雙輸入反相器單元212和冗餘單元213 ;雙輸入反相器單元212接收延遲單元211輸出的延遲信號和外部的輸入信號，可根據輸入兩路信號的異同性做出相應輸出，如果延遲信號和外部的輸入信號相同則輸出延遲信號或輸入信號相位相反的信號，如果延遲信號和外部的輸入信號不同則輸出信號保持原來的值，(即輸出信號保持不變)，輸出信號標記為OUTl ;冗餘單元接收外部的輸入信號和延遲單元單元輸出的延遲信號，如果所述延遲信號和外部的輸入信號相同則輸出所述延遲信號或輸入信號相位相反的信號，如果所述延遲信號和外部的輸入信號不同則輸出信號保持原來的值，輸出信號標記為0UT2。
[0038]延遲單元可根據不同的濾波需求，選擇相應延遲時間，得到的輸出信號和輸入信號除有相應延遲外，是相同的信號。本發明延遲單元可由反相器鏈，或者電阻電容結構實現。輸入信號通過在反相器鏈中的傳播，使得輸出信號較輸入信號有相應時間的延時，根據不同的延時要求，可設計相應級數的反相器鏈，以及反相器中MOS管具體參數。電阻電容結構可對輸入信號進行濾波以及延時作用，針對電阻電容結構，通過調整電阻、電容的不同數值可以濾除輸入信號上的毛刺幹擾，並滿足相應的延遲要求。
[0039]如圖3所示為本發明抗單粒子瞬態冗餘濾波單元電路延遲單元之一示意圖，延遲單元由多級反相器級聯構成，第一級反相器的輸入為延遲單元的輸入，最後一級反相器的輸出為延遲單元的輸出。
[0040]圖4為本發明抗單粒子瞬態冗餘濾波單元電路延遲單元之二示意圖，延遲單元由電阻和電容組成，電阻的一端為延遲單元的輸入端，電阻的另一端與電容的一端相連並為延遲單元的輸出端，電容的另一端接地。
[0041]如圖5所示為本發明抗單粒子瞬態冗餘濾波單元電路中雙輸入反相器電路圖，該雙輸入反相器電路適用於上述圖1、2給出的兩種電路結構,可以輸出與輸入信號Input相位相反的輸出信號OUTI。
[0042]由圖可知雙輸入反相器單元由PMOS管51、PMOS管52、NMOS管53、NMOS管54依次串聯組成，PMOS管51和NMOS管54的柵極相連作為外部輸入信號的輸入端，，PMOS管52和NMOS管53的柵極相連並作為延遲信號的輸入端PMOS管51的源端與電源VDD端相連，PMOS管51的漏端與PMOS管52的源端相連，PMOS管52的漏端與NMOS管53的漏端相連並作為輸出信號OUTl的輸出端，NMOS管53的源端與NMOS管54的漏端相連，NMOS管54的源端接地。
[0043]如圖6所示為本發明抗單粒子瞬態冗餘濾波單元電路之一中冗餘單元電路圖，該冗餘電路適用於上述圖1給出的第一種電路結構，可以輸出與輸入延遲信號相位相反的輸出信號0UT2。[0044]由圖可知冗餘單元由PMOS管61和NMOS管62組成，其中PMOS管61的源端與電源VDD相連，PMOS管61的漏端與NMOS管62的源端相連並作為輸出信號0UT2的輸出端，PMOS管61的柵極和NMOS管62的柵極相連並作為延遲信號的輸入端，NMOS管62的源端接地。
[0045]當輸入信號受到單粒子輻射而產生脈衝時，且此脈衝寬度小於延遲單元的延遲，通過延時單元後的延時輸入信號(即A點輸出)上的脈衝與原信號上的脈衝不重疊的到達雙輸入反相器單元的輸入，在脈衝處兩者邏輯不同，雙輸入反相器單元保持之前的狀態，而將脈衝無法對後續電路產生幹擾。若單粒子轟擊冗餘濾波器輸出節點OUTl或0UT2，兩節點之間具有良好的隔離，不會相互影響=OUTl處的單粒子瞬態脈衝不會對0UT2的輸出產生影響；0UT2處的單粒子瞬態脈衝不會對OUTl的輸出狀態產生影響。因此發生在任一節點上的單粒子瞬態脈衝至多影響本電路的一個輸出，而不會對後續電路產生幹擾。因此，本發明的抗單粒子瞬態冗餘濾波單元電路可以有效消除發生在輸入信號脈寬小於延遲單元延遲的以及發生在單元內部的單粒子脈衝。
[0046]如圖7所示為抗單粒子瞬態冗餘濾波單元電路之二中冗餘單元電路圖，該冗餘電路適用於上述圖2給出的第二種電路結構，可以輸出與輸入延遲信號相位相反的輸出信號0UT2。該冗餘單元結構與雙輸入反相器相同，由PMOS管75、PM0S管76、NM0S管77和NMOS管78依次串聯組成，PMOS管76和NMOS管77的柵極相連並作為延遲信號的輸入端，PMOS管75和NMOS管78的柵極相連並作為外部輸入信號的輸入端，PMOS管75的源端與電源VDD端相連、PMOS管75的漏端與PMOS管76的源端相連，PMOS管76的漏端與NMOS管77的漏端相連並作為輸出信號0UT2的輸出端，NMOS管77的源端與NMOS管78的漏端相連，NMOS管78的源端接地。其功能與所述第一種冗餘濾波器相同，發生在任一節點上的單粒子瞬態脈衝至多影響本電路的一個輸出，而不會對後續電路產生幹擾。因此，本發明的抗單粒子瞬態冗餘濾波單元電路可以有效消除發生在輸入信號脈寬小於延遲單元延遲的以及發生在單元內部的單粒子脈衝。
[0047]如圖8所示為本發明具有兩個同向輸出的第一種電路結構實現的抗單粒子瞬態冗餘濾波單元電路，本發明抗單粒子瞬態冗餘電路濾波器可以輸出與輸入信號相反的兩路輸出之外(如圖5、6),還可以輸出與輸入信號相位相同的兩路輸出。
[0048]由圖可知雙輸入反相器單元由PMOS管81、PM0S管82、NMOS管83、NMOS管84、PMOS管85和NMOS管86組成，其中PMOS管81、PMOS管82、NMOS管83、NMOS管84依次串聯組成，PMOS管81和NMOS管84的柵極相連作為外部輸入信號的輸入端，PMOS管82和NMOS管83的柵極相連並作為延遲信號的輸入端，PMOS管81的源端與電源VDD端相連，PMOS管81的漏端與PMOS管82的源端相連，NMOS管83的源端與NMOS管84的漏端相連，NMOS管84的源端接地，PMOS管82的漏端與NMOS管83的漏端相連並與PMOS管85的柵極以及NMOS管86的柵極相連，PMOS管85的源極接電源VDD，NMOS管86的源端接地，PMOS管85的漏極和NMOS管86的漏極相連並作為輸出信號OUTl的輸出端。
[0049]冗餘單元由PMOS管87、PMOS管89、NMOS管88和NMOS管90組成，其中PMOS管87的源端與電源VDD相連，PMOS管87的漏端與NMOS管88的源端相連並與PMOS管89的柵端以及NM0S90的柵端相連，PMOS管87的柵極和NMOS管88的柵極相連並作為延遲信號的輸入端，NMOS管88的源端接到地端，PMOS管89的源端接電源VDD，PMOS管89的漏端與NMOS管90的漏端相連並作為輸出信號0UT2的輸出端，NMOS管90的源端接地。
[0050]如圖9所示為本發明具有四個輸出的第一種電路結構實現的抗單粒子瞬態冗餘濾波單元電路，輸出分別為與輸入相位相同的兩路信號以及與輸入信號相位相反的兩路信號。該電路結構與圖8中同相位兩輸出冗餘濾波電路結構相同,在輸出信號OUTl與輸出信號0UT2的基礎上，PMOS管82漏端與NMOS管83漏端的連接處作為輸出信號OUTNl的輸出端，輸出信號OUTNl為輸出信號OUTl的反相信號；在PMOS管87漏端與NMOS管88漏端連接處作為輸出信號0UTN2的輸出端，輸出信號0UTN2為輸出信號0UT2的反相信號。
[0051]如圖10所示為本發明具有兩個或四個輸出的第二種電路結構實現的抗單粒子瞬態冗餘濾波單元電路，該抗單粒子瞬態冗餘電路濾波器可以輸出兩路信號0UT1、0UT2。或者輸出四路信號0UT1、OUTNU 0UT2、0UTN2，分別為與輸入信號相位相同的兩路信號0UT1、0UT2以及與輸入信號相反的兩路信號0UTN1、0UTN2。
[0052]由圖可知雙輸入反相器單元由PMOS管1007、PM0S管1008、NM0S管1009、NM0S管1010,PMOS 管 1011 和 NMOS 管 1012 組成，其中 PMOS 管 1007、PM0S 管 1008、NM0S 管 1009 和NMOS管1010依次串聯組成，PMOS管1007和NMOS管1010的柵極相連作為外部輸入信號的輸入端，PMOS管1008和NMOS管1009的柵極相連並並作為延遲信號的輸入端，PMOS管1007的源端與電源VDD端相連，PMOS管1007的漏端與PMOS管1008的源端相連，NMOS管1009的源端與NMOS管1010的漏端相連，NMOS管1010的源端接地，PMOS管1008的漏端與NMOS管1009的漏端相連並與PMOS管1011的柵極以及NMOS管1012的柵極連相連，PMOS管1011的源極接電源VDD，NMOS管1012的源端接地，PMOS管1011的漏極和NMOS管1012的漏極相連並作為輸出信號OUTl的輸出端,輸出與輸入信號相位相同的一路輸出信號OUTl。
[0053]冗餘單元由PMOS 管 1001、PM0S 管 1002、NM0S 管 1003、NM0S 管 1004、PM0S 管 1005和 NMOS 管 1006 組成，其中 PMOS 管 1001、PM0S 管 1001、NM0S 管 1003 和 NMOS 管 1004 依次串聯組成，PMOS管1001和NMOS管1004的柵極相連作為外部輸入信號的輸入端PMOS管1002和NMOS管1003的柵極相連並作為延遲信號的輸入端，，PMOS管1001的源端與電源VDD端相連，PMOS管1001的漏端與PMOS管1002的源端相連，NMOS管1003的源端與NMOS管1004的漏端相連，NMOS管1004的源端接地，PMOS管1002的漏端與NMOS管1003的漏端相連並與PMOS管1005的柵極以及NMOS管1006的柵極連相連，PMOS管1005的源極接電源VDD，NMOS管1006的源端接地，PMOS管1005的漏極和NMOS管1006的漏極相連並作為輸出信號0UT2的輸出端,輸出與輸入信號相位相同的一路輸出信號0UT2。
[0054]在PMOS管1008漏端與NMOS管1009漏端的連接處作為輸出信號OUTNl的輸出端，輸出信號OUTNl為輸出信號OUTl的反相信號；在PMOS管1002漏端與NMOS管1003漏端連接處作為輸出信號0UTN2的輸出端，輸出信號0UTN2為輸出信號0UT2的反相信號。
[0055]當輸入信號受到單粒子輻射而產生脈衝時，且此脈衝寬度小於延遲單元的延遲，通過延時單元後的延時輸入信號(即A點輸出)上的脈衝與原信號上的脈衝不重疊的到達雙輸入反相器單元的輸入，在脈衝處兩者邏輯不同，雙輸入反相器單元保持之前的狀態，而將脈衝無法對後續電路產生幹擾。若單粒子轟擊冗餘濾波器輸出信號節點OUTl或0UT2，兩節點之間具有良好的隔離，不會相互影響=OUTl處的單粒子瞬態脈衝不會對0UT2的輸出產生影響；0UT2處的單粒子瞬態脈衝不會對OUTl的輸出狀態產生影響。因此發生在任一節點上的單粒子瞬態脈衝至多影響本電路的一個輸出，而不會對後續電路產生幹擾。[0056]本發明電路中的延遲單元還可以通過其他電路實現。本發明可用於邏輯電路的輸出端，時序電路的輸入端，可以根據單粒子瞬態的不同影響程度在一個或多個信號輸入端放置本發明抗單粒子瞬態冗餘濾波電路。通過電路仿真已驗證本發明具有非常良好的抑制單粒子瞬態的效果，並且其引入的面積和功耗開銷較傳統的抗單粒子瞬態濾波器均十分小。
[0057]例如在65nm工藝下，經過傳統濾波器進行抗單粒子瞬態及單粒子翻轉加固的具有復位功能的D觸發器的面積是商用D觸發器的1.48倍，功耗是商用D觸發器的1.71倍。採用本發明加固的抗單粒子瞬態及單粒子翻轉的具有復位功能的D觸發器是商用D觸發器的1.59倍，功耗是商用D觸發器的2.16倍。採用本發明所引入的時鐘到輸出的延遲和採用傳統濾波器相同，對於電路性能並無額外開銷。
[0058]本說明書中未作詳細描述的內容屬本領域專業技術人員的公知技術。
【權利要求】
1.一種抗單粒子瞬態冗餘濾波器電路，其特徵在於:包括延遲單元、雙輸入反相器單元和冗餘單元，其中:延遲單元接收外部的輸入信號進行延遲處理得到延遲信號，並將延遲信號分別輸出給雙輸入反相器單元和冗餘單元；雙輸入反相器單元接收延遲單元輸出的延遲信號和外部的輸入信號，如果所述延遲信號和外部的輸入信號相同則輸出所述延遲信號或輸入信號相位相反的信號，如果所述延遲信號和外部的輸入信號不同則輸出信號保持原來的值，輸出信號標記為OUTl ;冗餘單元接收延遲單元輸出的延遲信號，輸出與雙輸入反相器單元輸出的相位相同的輸出信號，當雙輸入反相器單元的兩路輸入信號中任意一路受到單粒子轟擊時，輸出與雙輸入反相器單兀未被單粒子轟擊狀態下的輸出同相位的輸出信號，輸出信號標記為0UT2。
2.一種抗單粒子瞬態冗餘濾波器電路，其特徵在於:包括延遲單元、雙輸入反相器單元和冗餘單元，其中:延遲單元接收外部的輸入信號進行延遲處理得到延遲信號，並將延遲信號分別輸出給雙輸入反相器單元和冗餘單元；雙輸入反相器單元接收延遲單元輸出的延遲信號和外部的輸入信號，如果所述延遲信號和外部的輸入信號相同則輸出所述延遲信號或輸入信號相位相反的信號，如果所述延遲信號和外部的輸入信號不同則輸出信號保持原來的值，輸出信號標記為OUTl ;冗餘單元接收外部的輸入信號和延遲單元單元輸出的延遲信號，如果所述延遲信號和外部的輸入信號相同則輸出所述延遲信號或輸入信號相位相反的信號，如果所述延遲信號和外部的輸入信號不同則輸出信號保持原來的值，輸出信號標記為0UT2。
3.根據權利要求1或2所述的一種抗單粒子瞬態冗餘濾波器電路，其特徵在於:所述延遲單元由多級反相器級聯構成，第一級反相器的輸入為延遲單元的輸入，最後一級反相器的輸出為延遲單兀的輸出。
4.根據權利要求1或2所述的一種抗單粒子瞬態冗餘濾波器電路，其特徵在於:所述延遲單元由電阻和電容組成，電阻的一端為延遲單元的輸入端，電阻的另一端與電容的一端相連並為延遲單元的輸出端，電容的另一端接地。
5.根據權利要求1或2所述的一種抗單粒子瞬態冗餘濾波器電路，其特徵在於:所述雙輸入反相器單元由PMOS管51、PMO`S管52、NMOS管53、NMOS管54依次串聯組成，PMOS管51和NMOS管54的柵極相連並作為外部輸入信號的輸入端，PMOS管52和NMOS管53的柵極相連並作為延遲信號的輸入端，PMOS管51的源端與電源VDD端相連，PMOS管51的漏端與PMOS管52的源端相連，PMOS管52的漏端與NMOS管53的漏端相連並作為輸出信號OUTl的輸出端，NMOS管53的源端與NMOS管54的漏端相連，NMOS管54的源端接地。
6.根據權利要求1所述的一種抗單粒子瞬態冗餘濾波器電路，其特徵在於:所述冗餘單元由PMOS管61和NMOS管62組成，其中PMOS管61的源端與電源VDD相連，PMOS管61的漏端與NMOS管62的源端相連並作為輸出信號0UT2的輸出端，PMOS管61的柵極和NMOS管62的柵極相連並作為延遲信號的輸入端，NMOS管62的源端接地。
7.根據權利要求2所述的一種抗單粒子瞬態冗餘濾波器電路，其特徵在於:所述冗餘單元結構由PMOS管75、PMOS管76、NMOS管77和NMOS管78依次串聯組成，PMOS管76和NMOS管77的柵極相連並作為延遲信號的輸入端，PMOS管75和NMOS管78的柵極相連並作為外部輸入信號的輸入端，PMOS管75的源端與電源VDD端相連、PMOS管75的漏端與PMOS管76的源端相連，PMOS管76的漏端與NMOS管77的漏端相連並作為輸出信號0UT2的輸出端，NMOS管77的源端與NMOS管78的漏端相連，NMOS管78的源端接地。
8.根據權利要求1所述的一種抗單粒子瞬態冗餘濾波器電路，其特徵在於:所述雙輸入反相器單元由PMOS管81、PM0S管82、NM0S管83、NM0S管84、PM0S管85和NMOS管86組成,其中PMOS管81、PM0S管82、NM0S管83、NM0S管84依次串聯組成，PMOS管81和NMOS管84的柵極相連作為外部輸入信號的輸入端，PMOS管82和NMOS管83的柵極相連並作為延遲信號的輸入端，PMOS管81的源端與電源VDD端相連，PMOS管81的漏端與PMOS管82的源端相連，NMOS管83的源端與NMOS管84的漏端相連，NMOS管84的源端接地，PMOS管82的漏端與NMOS管83的漏端相連並與PMOS管85的柵極以及NMOS管86的柵極相連，PMOS管85的源極接電源VDD，NM0S管86的源端接地，PMOS管85的漏極和NMOS管86的漏極相連並作為輸出信號OUTl的輸出端； 所述冗餘單元由PMOS管87、PMOS管89、NMOS管88和NMOS管90組成，其中PMOS管87的源端與電源VDD相連，PMOS管87的漏端與NMOS管88的源端相連並與PMOS管89的柵端以及NM0S90的柵端相連，PMOS管87的柵極和NMOS管88的柵極相連並作為延遲信號的輸入端，NMOS管88的源端接到地端，PMOS管89的源端接電源VDD，PMOS管89的漏端與NMOS管90的漏端相連並作為輸出信號0UT2的輸出端，NMOS管90的源端接地。
9.根據權利要求8所述的一種抗單粒子瞬態冗餘濾波器電路，其特徵在於:所述PMOS管82漏端與NMOS管83漏端的連接處作為輸出信號OUTNl的輸出端，所述輸出信號OUTNl為輸出信號OUTl的反相信號；在PMOS管87漏端與NMOS管88漏端連接處作為輸出信號0UTN2的輸出端，所述輸出信號0UTN2為輸出信號0UT2的反相信號。
10.根據權利要求2所述的一種抗單粒子瞬態冗餘濾波器電路，其特徵在於:所述雙輸入反相器單元由 PMOS 管 1007、PMOS 管 1008、NMOS 管 1009、NMOS 管 1010、PMOS 管 1011 和NMOS 管 1012 組成，其中 PMOS 管 1007、PMOS 管 1008、NMOS 管 1009 和 NMOS 管 1010 依次串聯，PMOS管1007和NMOS管1010的柵極相連並作為外部輸入信號的輸入端，PMOS管1008和NMOS管1009的柵極相連並作為延遲信號的輸入端，PMOS管1007的源端與電源VDD端相連，PMOS管1007的漏端與PMOS管1008的源`端相連，NMOS管1009的源端與NMOS管1010的漏端相連，NMOS管1010的源端接地，PMOS管1008的漏端與NMOS管1009的漏端相連並與PMOS管1011的柵極以及NMOS管1012的柵極連相連，PMOS管1011的源極接電源VDD，NMOS管1012的源端接地，PMOS管1011的漏極和NMOS管1012的漏極相連並作為輸出信號OUTl的輸出端。 所述冗餘單元由 PMOS 管 1001、PM0S 管 1002、NM0S 管 1003、NM0S 管 1004、PM0S 管 1005和 NMOS 管 1006 組成，其中 PMOS 管 1001、PMOS 管 1001、NMOS 管 1003 和 NMOS 管 1004 依次串聯，PMOS管1001和NMOS管1004的柵極相連並作為外部輸入信號的輸入端，PMOS管1002和NMOS管1003的柵極相連並作為延遲信號的輸入端，PMOS管1001的源端與電源VDD端相連，PMOS管1001的漏端與PMOS管1002的源端相連，NMOS管1003的源端與NMOS管1004的漏端相連，NMOS管1004的源端接地，PMOS管1002的漏端與NMOS管1003的漏端相連並與PMOS管1005的柵極以及NMOS管1006的柵極連相連，PMOS管1005的源極接電源VDD，NMOS管1006的源端接地，PMOS管1005的漏極和NMOS管1006的漏極相連並作為輸出信號0UT2的輸出端。
11.根據權利要求10所述的一種抗單粒子瞬態冗餘濾波器電路，其特徵在於:所述PMOS管1008漏端與NMOS管1009漏端的連接處作為輸出信號OUTNl的輸出端，所述輸出信號OUTNl為輸出信號OUTl的反相信號；所述PMOS管1002漏端與NMOS管1003漏端連接處作為輸出信號0UTN2的輸出端，所述輸`出信號0UTN2為輸出信號0UT2的反相信號。
【文檔編號】H03H11/04GK103888099SQ201310577100
【公開日】2014年6月25日 申請日期:2013年11月18日 優先權日:2013年11月18日
【發明者】趙馨遠, 王亮, 王丹, 嶽素格, 孫永姝, 李東強 申請人:北京時代民芯科技有限公司, 北京微電子技術研究所