基於soi矽片的集成電路與電容式微矽麥克風的單片集成方法及晶片的製作方法

2023-11-11 19:54:52

專利名稱：基於soi矽片的集成電路與電容式微矽麥克風的單片集成方法及晶片的製作方法
技術領域：
本發明涉及一種基於SOI矽片的集成電路與電容式微矽麥克風的單片集成方法及形成的
單片集成晶片。
背景技術：
麥克風是一種將聲音信號轉化為電信號的換能器。電容式麥克風的基本結構包括一敏感 膜作為電容一極， 一背極板作為電容另外一極。當聲音信號作用於麥克風，聲壓導致敏感膜 產生形變，從而引起敏感膜與背極板之間的電容發生變化，此電容變化再經由後續處理電路 轉化為電信號。
自Bell實驗室科學家於1962年發明駐極體電容式麥克風(ECM)以來，經過幾十年的發 展，ECM已經廣泛應用於各個領域。但傳統ECM在高溫下其敏感膜中的常駐電荷會發生洩 漏，進而導致ECM失效。而在消費類電子產品的組裝工藝中，器件自動化表面貼裝工藝需經 歷高達260°C的焊接溫度，所以ECM在裝配至電路板時只能依賴人力手工組裝，伴隨著手機、 PDA、MP3播放器及數位相機等消費類電子產品市場的發展，ECM正逐漸在這些大批量生產 的消費類電子產品領域喪失優勢。
MEMS是近年來高速發展的一項新技術，它採用先進的半導體製造工藝，可實現MEMS 器件的批量製造。與採用傳統技術製作的對應器件相比，MEMS器件在耐高溫、體積、功耗、 重量以及價格方面有十分明顯的優勢。而利用MEMS技術製造的電容式微型矽麥克風由於可 耐受表面貼裝中高溫，正迅速成為ECM產品的代替者，近幾年電容式微型矽麥克風的市場 佔有率有著相當的高增長。
利用MEMS技術加工的電容式微矽麥克風與傳統ECM —個重要不同點在於偏置電壓施 加方式。ECM是通過存儲在麥克風敏感膜片中的常駐電荷對其進行偏置，而電容式微矽麥克 風是通過外電源直接對麥克風提供偏置電壓，無須在敏感膜中存儲常駐電荷，所以沒有常駐 電荷在高溫下流失的危險，因此電容式微矽麥克風可承受在自動化表面貼裝工藝中所需經歷 的高溫，從而可採用自動化表面貼裝工藝，而無須採用人力手工安裝。
目前，MEMS器件和集成電路(IC) 一般採用多片集成方式集成化，即由不同廠商採用 不同的工藝流程來分別獨立完成電路和MEMS器件的製作，然後再將兩者混合封裝集成為一 個功能單元。這種方法的好處是製造工藝難度小，MEMS器件的設計及製造可單獨優化。該
種方法在多種MEMS器件集成中都有應用，例如壓阻型傳感器等，該種方法的缺點是MEMS 器件與集成電路之間的電氣連接通路較長且易受幹擾信號影響。
對於某些易受幹擾的應用，如高輸出阻抗的壓電式及電容式等類型的傳感器，MEMS器 件和IC進行單片集成則更有優勢，可有效提高器件整體性能並降低幹擾噪聲的影響。電容式 微矽麥克風高輸出阻抗的特點，導致其受環境幹擾噪音和寄生電容的影響較大，因此微矽麥 克風採用單片集成方式相對於採用多片集成式可在器件整體性能、尺寸、功耗等方面有較大提咼。
實現MEMS器件和IC單片集成的製造方法有三種第一，先完成MEMS器件的製作， 然後再在同一基片上完成IC的製作；第二， MEMS器件和IC在製作過程中單步工藝相互交 叉進行；第三種方法即"後半導體工藝"，先做完標準的IC,然後再在同一基片上完成MEMS 器件的製作。其中，第一種及第二種辦法的缺點是有可能引入汙染，導致IC失效，並有可能 導致設備汙染。第三種集成辦法的好處是可避免前兩種集成方法可能導致的汙染，並可充分 利用現有成熟的標準IC製造流程，有助於提高成品率及降低對設備的投資；第三種集成辦法 的缺點是在IC完成後，為不影響IC性能，在其後MEMS器件製造過程中不能有高溫工藝。 因為IC製造流程完成後，作為金屬電極的鋁等金屬不能承受400。C以上的高溫，另外高溫也 可能導致電路器件性能發生變化。目前己有的第三種集成方法都是在普通矽片上實現的，該 方法需要用多晶矽、金屬或複合膜作為振動膜，這樣面臨一個應力控制的難題，同時工藝也 較為複雜。
因此，如何解決現有技術存在的缺點實己成為本領域技術人員亟待解決的技術課題。

發明內容
本發明的目的在於提供一種無須經歷高溫且又無須採用複合膜作為振動模的基於SOI矽 片的集成電路與電容式微矽麥克風的單片集成方法。
本發明的另一目的在於具有高靈敏度的基於SOI矽片的集成電路與電容式微矽麥克風的 單片集成晶片。
為了達到上述目的，本發明提供的基於SOI矽片的集成電路與電容式微矽麥克風的單片 集成方法，包括步驟1)提供一S0I基片，其一表面具有用於製作集成電路的第一區域及用 於製作電容式微矽麥克風的第二區域；在所述第二區域上的器件層作為電容的一極；2)在處 於所述第一區域的器件層上生成集成電路;3)在處於所述第二區域的器件層上採用低於400°C 的低溫工藝生成犧牲層；4)採用低溫工藝在所述犧牲層上形成導電膜；5)在所述導電膜進
行光刻及腐蝕工藝以形成導氣孔；6)在所述SOI基片另一表面相對於第二區域處進行光刻及 腐蝕以形成背腔；7)腐蝕液自所述導氣孔進入以部分腐蝕所述犧牲層後形成由所述導電膜作 為電容另一極的電容傳感器。
可採用幹法腐蝕(例如深槽反映離子刻蝕法)形成所述背腔，也可採用各向異性腐蝕液 (例如以氫氧化鉀及四甲基氫氧化銨為腐蝕液)進行溼法腐蝕以形成所述背腔。
所述犧牲層部分被腐蝕後所留下的部分可處於所述導電膜的邊緣，例如不連續分布在所 述導電膜邊緣的多點或一點。
所述犧牲層的材料可為氧化矽、金屬、光刻膠或聚醯亞胺有機物，當犧牲層材料為氧化 矽、非晶矽、光刻膠、或聚醯亞胺材料時可採用幹法刻蝕所述犧牲層，當犧牲層材料為金屬 或光刻膠材料時可釆用溼法腐蝕所述犧牲層。
所述導電層可為採用物理氣相澱積工藝、化學鍍或電鍍工藝所形成的金屬層與介質層材 料形成的複合層。
本發明的基於SOI矽片的集成電路與電容式微矽麥克風的單片集成晶片，包括 一表面 具有用於製作集成電路的第一區域及用於製作電容式微矽麥克風的第二區域的SOI基片；生 長在位於第一區域上的器件層上的集成電路的集成電路區；及包括生長在位於所述第二區域 上的器件層上的連接層、及生長在所述連接層上且作為電容另一極的導電層、在所述SOI基 片另一表面被腐蝕形成的背腔、及在所述導電層形成的多個導氣孔的電容式微矽麥克風區。
可採用幹法腐蝕(例如深槽反映離子刻蝕法)形成所述背腔，也可採用各向異性腐蝕液 (例如以氫氧化鉀及四甲基氫氧化銨為腐蝕液)進行溼法腐蝕以形成所述背腔。
所述連接層的材料為氧化矽、金屬、光刻膠或聚醯亞胺有機物，其可連續處於所述導電 膜全部邊緣，也可分散處於所述導電膜邊緣的一點或多點。
所述導電層可為採用物理氣相澱積工藝、化學鍍或電鍍工藝所形成的金屬層與介質層材 料形成的複合層。
綜上所述，本發明的基於SOI矽片的集成電路與電容式微矽麥克風的單片集成方法及形 成的單片集成晶片提出了一套基於SOI矽片的"後半導體工藝"，該工藝將集成電路器件與電 容式微矽麥克風集成在一起，並採用SOI矽片的器件層製作電容式微矽麥克風的振動膜，可 減小晶片尺寸，降低製造成本，同時可避免採用高溫工藝來減小振動模應力，也可避免採用 工藝複雜且重複性不佳的複合振動模方式來減小應力。


圖1至圖5為本發明的基於SOI矽片的集成電路與電容式微矽麥克風的單片集成方法的 步驟流程示意圖。
圖6為本發明的基於SOI矽片的集成電路與電容式微矽麥克風的單片集成晶片的三維剖 面透視圖。
具體實施例方式
請參閱圖1至圖6，本發明的基於SOI矽片的集成電路與電容式微矽麥克風的單片集成方 法為一套基於SOI矽片的"後半導體工藝"用於實現集成電路器件同MEMS器件的單片集成 方法，所述方法不須對標準半導體工藝進行改變，只需在已經完成標準半導體工藝的電路SOI 矽片上繼續進行MEMS器件製造，在本實施方式中，以集成電路與電容式微矽麥克風為例進 行詳細說明。
所述基於SOI矽片的集成電路與電容式微矽麥克風的單片集成方法其主要包括以下步驟 第一步提供一S0I基片20，其一表面具有用於製作集成電路的第一區域22及用於製作電容 式微矽麥克風的即微矽麥克風的第二區域21,位於第二區域21上的器件層41作為電容的一 極。
第二步在所述第一區域22的器件層上生成與微矽麥克風配合的集成電路(例如場效應晶體 管、電阻電容等)。為簡明起見，所述集成電路僅以金屬氧化物場效應電晶體(MOSFET)為 例進行說明，即在所述第一區域22的器件層上由標準半導體工藝分別形成MOSFET器件的 場氧化層25a、柵氧化層25b、源漏摻雜區23、柵導電層24、介質絕緣層25c、金屬導電層26 及鈍化層27等，在所述集成電路完成後露出位於第二區域21上的部分器件層區域50。 第三步在所述第二區域21的部分器件層區域50上採用低於400°C的低溫工藝生成犧牲層 材料，然後再通過光刻、腐蝕等工藝可得到有圖形的犧牲層51，所述犧牲層51材料可為氧化 矽、金屬、光刻膠或聚醯亞胺等有機物。
第四步採用低溫工藝在所述犧牲層51上形成導電膜即背極板，例如可先採用物理氣相澱積 (PVD)工藝(如濺射、蒸發)、化學鍍或者電鍍的辦法形成金屬層，然後再結合低溫生成的 介質層材料形成所述導電膜即複合層30，在複合層30進行光刻及腐蝕工藝可得到有圖形的復 合層30，作為微矽麥克風的背極板。
第五步在所述導電膜即複合層30進行光刻及腐蝕工藝以形成多個導氣孔31。 第六步在所述SOI基片20另一表面相對於第二區域21處進行光刻及腐蝕以形成背腔33， 可採用採用各向異性腐蝕液進行溼法腐蝕(例如以氫氧化鉀KOH，四甲基氫氧化銨TMAH等 作為腐蝕液)或者幹法刻蝕(例如深槽反映離子刻蝕DRIE)到氧化層40即可形成所述背腔 33。
第七步腐蝕液自多個導氣孔31進入以部分腐蝕所述犧牲層51後形成由所述複合層30作為 電容另一極的電容式微矽麥克風，通常當犧牲層51材料為金屬或光刻膠材料時可採用溼法腐 蝕，當犧牲層51材料為氧化矽、非晶矽、光刻膠、及聚醯亞胺材料中的一種時可採用幹法刻 蝕，需注意的是，所述犧牲層51部分被腐蝕後所留下的部分51a可處於所述複合層30的邊 緣，其可不連續的分布在所述複合層30邊緣的一點或多點，也可連續分布在所述複合層30 的全部邊緣，而被腐蝕的犧牲層部分則在所述背極板與所述聲音敏感膜間形成空隙32。
需注意的是，本發明的基於SOI矽片的集成電路與電容式微矽麥克風的單片集成方法並 非以上述步驟順序為限，本領域技術人員可根據實際情況調整步驟順序，例如可先進行犧牲 層的腐蝕再完成生成背腔的步驟，此外，也可根據其它電容式微矽麥克風的製作流程，將本 發明的方法融合入電容式微矽麥克風的製作流程中。
本發明的基於SOI矽片的集成電路與電容式微矽麥克風的單片集成晶片主要包括SOI基 片20、集成電路區、及電容式微矽麥克風區，在本實施方式中，以集成電路與微矽麥克風形 成的單片集成晶片為例進行詳細說明。
所述SOI基片20其一表面具有用於製作集成電路的第一區域22及用於製作電容式微矽 麥克風的第二區域21。
處於所述第二區域21上的器件層41被作為電容的一極即作為微矽麥克風的聲音敏感膜。
所述集成電路區生長在位於第一區域22上的器件層上的集成電路，以集成電路為金屬氧 化物場效應電晶體(MOSFET)為例進行說明，即在所述第一區域22的器件層41上由標準 半導體工藝分別形成MOSFET器件的場氧化層25a、柵氧化層25b、源漏摻雜區23、柵導電 層24、介質絕緣層25c、金屬導電層26及鈍化層27等，在所述集成電路完成後露出位於第 二區域21上的部分器件層區域50。
所述電容式微矽麥克風區包括生長在位於所述第二區域21上的器件層41上的連接層、 及生長在所述連接層上且作為電容另一極的導電層，其中，所述連接層為犧牲層51被腐蝕後 所留下的部分51a，其材料可為氧化矽、金屬、光刻膠或聚醯亞胺有機物，所述連接層可連續 處於所述導電膜全部邊緣，也可分散處於所述導電膜邊緣的一點或多點，當所述處於所述第
二區域上的器件層41為聲音敏感膜且所述導電層為背極板時，所述電容式微矽麥克風區還包 括在所述SOI基片20另一表面被腐蝕形成的背腔33、及在所述導電層形成的多個導氣孔31， 所述背腔33可採用各向異性腐蝕液進行溼法腐蝕(例如以氫氧化鉀及四甲基氫氧化銨為腐蝕 液)來形成，也可採用千法腐蝕(例如採用深槽反映離子刻蝕)來形成。所述導電層可為採 用物理氣相澱積工藝、化學鍍或電鍍工藝所形成金屬層與介質層材料形成的複合層30，同時 由於連接層僅位於所述背極板的邊緣，因此在所述背極板與所述聲音敏感膜之間具有空隙32， 當聲音經過背極板30上的導氣孔31，穿過空氣間隙32到達聲音敏感膜時，會引起聲音敏感 膜產生形變，進而導致電容變化，由於聲音敏感膜由幾乎沒有殘餘應力的器件層形成，微矽 麥克風的信號通過導電材料34與集成電路相連，所述集成電路將電容的形變信號轉變為電壓 信號並最終傳輸到下一級電路進行相應處理。
綜上所述，本發明的基於SOI矽片的集成電路與電容式微矽麥克風的單片集成方法可在 SOI矽片上實現無須經歷高溫的且又無須採用複合膜作為聲音敏感膜的單片集成，同時連接層 處於聲音敏感膜的邊緣，相對於四周完全固定的聲音敏感膜而言，其具有更高的靈敏度，此 外，因採用幾乎沒有應力的SOI矽片器件層來作為聲音敏感膜，這樣即可以避免採用高溫工 藝來減小振動模應力，也可避免採用工藝複雜且重複性不佳的複合振動模方式來減小應力， 還能減小晶片的尺寸，降低製造成本。
權利要求
1.一種基於SOI矽片的集成電路與電容式微矽麥克風的單片集成方法，其特徵在於包括步驟1)提供一SOI基片，其一表面具有用於製作集成電路的第一區域及用於製作電容式微矽麥克風的第二區域；2)在處於所述第一區域的器件層上生成集成電路；3)在處於所述第二區域的器件層上採用低於400℃的低溫工藝生成犧牲層；4)採用低溫工藝在所述犧牲層上形成導電膜；5)在所述導電膜進行光刻及腐蝕工藝以形成導氣孔；6)在所述SOI基片另一表面相對於第二區域處進行光刻及腐蝕以形成背腔；7)腐蝕液自所述導氣孔進入以部分腐蝕所述犧牲層後形成由所述導電膜作為電容另一極的電容微矽麥克風。
2. 如權利要求1所述的基於SOI矽片的集成電路與電容式微矽麥克風的單片集成方法， 其特徵在於採用幹法腐蝕以形成所述背腔。
3. 如權利要求2所述的基於SOI矽片的集成電路與電容式微矽麥克風的單片集成方法，其特徵在於採用深槽反映離子刻蝕以形成所述背腔。
4. 如權利要求1所述的基於SOI矽片的集成電路與電容式微矽麥克風的單片集成方法，其特徵在於採用各向異性腐蝕液進行溼法腐蝕以形成所述背腔。
5. 如權利要求4所述的基於SOI矽片的集成電路與電容式微矽麥克風的單片集成方法，其特徵在於所述各向異性腐蝕液為氫氧化鉀及四甲基氫氧化銨溶液中的一種。
6. 如權利要求1所述的基於SOI矽片的集成電路與電容式微矽麥克風的單片集成方法，其特徵在於所述犧牲層部分被腐蝕後所留下的部分處於所述導電膜的邊緣。
7. 如權利要求6所述的基於SOI矽片的集成電路與電容式微矽麥克風的單片集成方法， 其特徵在於所述犧牲層部分被腐蝕後所留下的部分不連續分布在所述導電膜邊緣的多點。
8. 如權利要求6所述的基於SOI矽片的集成電路與電容式微矽麥克風的單片集成方法， 其特徵在於所述犧牲層部分被腐蝕後所留下的部分處於所述導電膜的邊緣的一點。
9. 如權利要求1所述的基於SOI矽片的集成電路與電容式微矽麥克風的單片集成方法，其特徵在於所述犧牲層的材料為氧化矽、金屬、光刻膠及聚醯亞胺有機物中的一種。
10. 如權利要求9所述的基於SOI矽片的集成電路與電容式微矽麥克風的單片集成方法，其特徵在於當犧牲層材料為金屬或光刻膠材料時採用溼法腐蝕所述犧牲層。
11. 如權利要求9所述的基於SOI矽片的集成電路與電容式微矽麥克風的單片集成方法，其特徵在於當犧牲層材料為氧化矽、非晶矽、光刻膠、及聚醯亞胺材料中的一種時 採用幹法刻蝕所述犧牲層。
12. 如權利要求1所述的基於SOI矽片的集成電路與電容式微矽麥克風的單片集成方法，其特徵在於.*所述導電層為金屬層與介質層材料形成的複合層。
13. 如權利要求12所述的基於SOI矽片的集成電路與電容式微矽麥克風的單片集成方法，其特徵在於所述金屬層採用物理氣相澱積工藝、化學鍍及電鍍中的任意一種工藝所形成。
14. 一種基於SOI矽片的集成電路與電容式微矽麥克風的單片集成晶片，其特徵在於包 括SOI基片，其一表面具有用於製作集成電路的第一區域及用於製作電容式微矽麥克風 的第二區域；集成電路區，包括生長在位於第一區域的器件層上的集成電路；電容式微矽麥克風區，包括生長在位於所述第二區域的器件層上的連接層、及生長 在所述連接層上且作為電容另一極的導電層、在所述SOI基片另一表面被腐蝕形成 的背腔、及在所述導電層形成的多個導氣孔。
15. 如權利要求14所述的基於S0I矽片的集成電路與電容式微矽麥克風的單片集成晶片， 其特徵在於採用各向異性腐蝕液進行溼法腐蝕以形成所述背腔。
16. 如權利要求15所述的基於S0I矽片的集成電路與電容式微矽麥克風的單片集成晶片，其特徵在於所述各向異性腐蝕液為氫氧化鉀及四甲基氫氧化銨溶液中的一種。
17. 如權利要求14所述的基於SOI矽片的集成電路與電容式微矽麥克風的單片集成晶片，其特徵在於採用幹法腐蝕以形成所述背腔。
18. 如權利要求17所述的基於S0I矽片的集成電路與電容式微矽麥克風的單片集成晶片， 其特徵在於採用深槽反映離子刻蝕以形成所述背腔。
19. 如權利要求14所述的基於S0I矽片的集成電路與電容式微矽麥克風的單片集成晶片， 其特徵在於所述連接層連續處於所述導電膜全部邊緣。
20. 如權利要求14所述的基於S0I矽片的集成電路與電容式微矽麥克風的單片集成晶片， 其特徵在於所述連接層分散處於所述導電膜邊緣的一點或多點。
21. 如權利要求14所述的基於S0I矽片的集成電路與電容式微矽麥克風的單片集成晶片， 其特徵在於所述連接層的材料為氧化矽、金屬、光刻膠及聚醯亞胺有機物中的一種。
22. 如權利要求14所述的基於S0I矽片的集成電路與電容式微矽麥克風的單片集成晶片， 其特徵在於所述導電層為金屬層與介質層材料形成的複合層。
23. 如權利要求22所述的基於SOI矽片的集成電路與電容式微矽麥克風的單片集成晶片， 其特徵在於所述金屬層為採用物理氣相澱積工藝、化學鍍及電鍍中的任意一種工藝所形成。
全文摘要
一種基於SOI矽片的集成電路與電容式微矽麥克風的單片集成方法及晶片，SOI基片上具有第一區域及第二區域，SOI基片上位於第二區域上的器件層作為電容的一極，首先在所述第一區域的器件層上生成集成電路，接著在所述第二區域的器件層上採用低於400℃的低溫工藝生成犧牲層，並採用低溫工藝在所述犧牲層上形成導電膜，最後將腐蝕液自所述導氣孔進入以部分腐蝕所述犧牲層後形成由所述導電膜作為電容另一極的電容式微矽麥克風，如此可減小晶片尺寸，降低製造成本，同時可避免採用高溫工藝來減小作為振動模的器件層的應力，也可避免採用工藝複雜且重複性不佳的複合振動模方式來減小應力。
文檔編號H04R31/00GK101355828SQ20071004432
公開日2009年1月28日 申請日期2007年7月27日 優先權日2007年7月27日
發明者剛 李, 維 胡 申請人:蘇州敏芯微電子技術有限公司