具有熱局限間隔物的存儲裝置及其製造方法
2023-12-07 01:19:51
具有熱局限間隔物的存儲裝置及其製造方法
【專利摘要】本發明公開了一種具有熱局限間隔物的存儲裝置及其製造方法，該裝置包括一接點陣列及一圖案化絕緣層於該接點陣列之上；該圖案化絕緣層包括一溝道；該溝道包括一側壁與該陣列中的多個接點對準；多個底電極於該側壁的較低部分而與其各自接點的上表面接觸；一存儲材料的熱限制側壁子形成於該圖案化絕緣層與在該側壁的較高部分的絕緣填充材料之間及與該多個底電極接觸。
【專利說明】具有熱局限間隔物的存儲裝置及其製造方法
【技術領域】
[0001]本發明是關於根基於相變化存儲材料及其他可編程電阻存儲材料的高密度存儲裝置，及此種裝置的製造方法。
【背景技術】
[0002]在相變化存儲器中，每一個存儲單元包括一相變化存儲元件。此一相變化存儲元件是由相變化材料構成，其會在非晶狀態(高電阻率)與結晶狀態(低電阻率)之間有著極大的阻值差異。
[0003]在相變化存儲元件的操作中，於施加電流脈衝通過此相變化存儲單元時，可以復位或設置此相變化存儲元件的阻值狀態。自結晶狀態改變為結非晶狀態的相變化，在此稱為復位，一般為一高電流操作，其包含一個短且高電流密度脈衝以熔化或打斷此晶相結構，在此相變化材料快速的冷卻之後，退火此熔化的相變化材料且允許至少一部份的相變化材料穩定至非晶相。自非晶狀態改變為結晶狀態的相變化在此稱為設置，通常是一中等電流的脈衝操作，其導致加熱至結晶轉換溫度，且一個較長的冷卻時間可以用來允許此主動區域穩定在此結晶相。為了讀取此存儲元件的狀態，則施加一個小電壓至所選取存儲單元且敢廁所產生的電流。
[0004]因為設置與復位操作是與此相變化材料的溫度相關，此相變化存儲單元於操作時的電流或功率可以通過改善此存儲單元的熱隔離而降低。具有改善的熱隔離，傳送至此存儲元件中的更多能量可以被直接用於改變主動區域的溫度而不是消耗於周圍的結構中。因為相變化存儲器材料腳小體積的緣故熱限制存儲單元的另一個優點是具有較佳的循環承受力。因此，某些設計活動是專注於此存儲單元的熱效應部分。舉例而言，一個先前文獻提供形成較小溝道的方案，且使用原子層沉積(ALD)來填充此溝道，而產生能夠限制相變化材料的填充型態存儲單元，請參閱Kim等人的論文"High Performance PRAMCell Scalable to sub_20nm technology with below4F2Cell Size,Extendable to DRAMapplication" ,2010Symp.0n VLSI Tech.Digest of Papers,June2010,pp.203 ?204。因為必須將此相變化材料的狹小寬度中沉積材料，使得如此型態存儲單元的填充工藝造成的許多困難。此外，當半導體工藝演進時，元件的特徵尺寸每一年都在縮小。當特徵尺寸縮小時，將材料填充進入相變化材料的狹小寬度中就變得更困難。由於這些因素的限制，Kim等人所提供的方案無法在更先進的微縮技術節點中使用。
[0005]因此需要提供一種具有較佳熱隔離的可微縮存儲單元結構。
【發明內容】
[0006]此處所描述技術為一種存儲裝置包括一接點陣列及一圖案化絕緣層於該接點陣列之上。該圖案化絕緣層包括側壁特徵，例如是溝道的側壁，在該接點陣列之上。一底電極形成於該側壁特徵的較低部分而與接點的上表面接觸。一存儲材料限制層使用薄膜沉積方式形成於該側壁特徵的較高部分，之後再沉積一絕緣填充層，提供存儲元件沉積於該圖案化絕緣層的側壁特徵與在該側壁特徵的較高部分的絕緣填充材料之間及與該底電極接觸，且具有熱隔離的作用。一頂電極形成於該存儲材料限制層之上且與其上表面接觸。
[0007]具有此側壁特徵的溝道可以沿著接點陣列中的多個接點延伸，而形成額外的存儲單元。此外，此溝道可以包含一第二側壁與此陣列中的第二多個接點對準，而形成額外的存儲單元。如此可以形成具有熱限制側壁存儲元件的高密度存儲單元陣列。
[0008]本發明亦揭露一種製造如此存儲裝置的方法。
[0009]本發明的目的，特徵，和實施例，會在下列實施方式的章節中搭配圖式被描述。 【專利附圖】
【附圖說明】
[0010]圖1A顯示熱限制側壁子相變化存儲單元陣列中的一個範例單元存儲單元的剖面圖
[0011]圖1B顯示熱限制側壁子相變化存儲單元陣列中的一個範例雙子存儲單元的剖面圖。
[0012]圖2顯示一個範例熱限制側壁子相變化存儲單元陣列中的三個雙子存儲單元的剖面圖。
[0013]圖3A和圖3B顯示熱限制側壁子相變化存儲單元陣列中的一部分的兩個上視圖。
[0014]圖4至圖12顯示製造具有此熱限制側壁子相變化存儲單元的相變化存儲裝置的一系列工藝子步驟的剖面示意圖。
[0015]圖13A至圖13B顯示此熱限制側壁子相變化存儲單元陣列中的兩個替代例示存儲單元單元的剖面圖。
[0016]圖14顯示此熱限制側壁子相變化存儲單元陣列中的第三替代例示存儲單元單元的剖面圖。
[0017]圖15顯示使用電晶體作為存取裝置的相變化存儲單元或是其他可編程電阻存儲單元的一存儲陣列1500的一部分示意圖。
[0018]圖16顯示使用二極體作為存取裝置的相變化存儲單元或是其他可編程電阻存儲單元的一存儲陣列1600的一部分示意圖。
[0019]圖17顯示根據本發明一實施例的集成電路的簡化示意圖。
[0020]【主要元件符號說明】
[0021]110:層間接點
[0022]IlOA:層間接點上表面
[0023]115a、115b:接點
[0024]120、125:圖案化絕緣層
[0025]135:溝道
[0026]140、145:底電極
[0027]150:第一填充層
[0028]160:存儲材料限制層
[0029]160A:存儲材料限制層上表面
[0030]165a、165b:存儲材料限制側壁子
[0031]165c:存儲材料限制側層的一部分[0032]170、175:第二絕緣填充層
[0033]180、185:電極
[0034]210,230,250:存儲單元
[0035]305a ?305f、310a、310b、410a、410b:接點
[0036]320、420、1420:圖案化絕緣層
[0037]430:溝道
[0038]435a,435b:側壁
[0039]962a、962b:側壁子第一側和第二側
[0040]750:第一絕緣填充材料
[0041]960:存儲材料層
[0042]1070、1370、1470:絕緣填充材料
[0043]1335:側壁特徵
[0044]1340:底電極
[0045]1060、1362、1460、1460c:存儲材料限制層
[0046]1380:電極
[0047]1450:絕緣填充材料
[0048]1465:絕緣側壁子
[0049]400:襯底
[0050]1515:電晶體
[0051]1525:相變化存儲元件
[0052]1620:存儲單元
[0053]1522:存儲元件
[0054]1525: 二極體
[0055]1531、1690、1714:字線解碼器/驅動器
[0056]1541、1610、1718:位線解碼器
[0057]1560:源極線終端電路
[0058]1700:集成電路
[0059]1712:熱限制間隔物相變化存儲陣列
[0060]1520a-1520d:源極線
[0061]1530a-1530d、1692 ?1698、1716:字線
[0062]1540a_1540d、1612 ?1618、1720:位線
[0063]1722:總線
[0064]1726:數據總線
[0065]1724:感測放大器/數據輸入結構
[0066]1750:其他電路
[0067]1734:控制器
[0068]1736:偏壓調整供應電壓電流源
[0069]1728:數據輸入線
[0070]1732:數據輸出線[0071]1770:存儲平面終端電路【具體實施方式】
[0072]本發明以下的實施例描述是搭配圖1到圖17進行說明。說明書中是描述較佳的實施方式來定義權利要求範圍，但並非用來限制本發明。熟習本發明技藝人士應能明白在本發明的精神下仍有許多均等的變化。
[0073]圖1A顯示一個範例存儲裝置中的熱限制存儲單元的剖面圖，此存儲裝置包括如此存儲單元的陣列，此存儲裝置也包括一接觸陣列，其中的層間接點110延伸通過一構件內的介層孔。存取裝置陣列，例如是電晶體或是二極體，可以經由接觸陣列而與此熱限制存儲單元陣列耦接。或是，存取裝置陣列，例如是電晶體或是二極體，可以使用摻雜半導體、矽化物或是相似物，在不需要使用例如是接觸層間接點110的情況下，直接與此熱限制存儲單元陣列耦接。因此一接點可以包含一導電元件，類似此處所示的導電栓塞，一摻雜半導體主體、一矽化物層於電晶體元件之上，或是類似的元件。此接點可以與存取電路連接，例如電晶體或是二極體，及與操作時用來進行存取的位線或字線連接。接點110具有一上表面IlOA0在此應用中一具有側壁特徵120A的圖案化絕緣層120與接點110的上表面IIOA對準(在此範例中是進出頁面的方向)。
[0074]此存儲單元包含底電極140安排在此圖案化絕緣層120的側壁特徵120A的較低部分介於側壁特徵120A與一第一絕緣填充層150之間。此處所使用的名詞"電極"是指一元件與存儲材料電性接觸的，且通過其施加一操作偏壓至此存儲材料。在此情況下，接點110並不是一個電極。
[0075]此底電極140與接點110的上表面IlOA連接。此底電極140具有底電極上表面140A。在此範例中，此底電極140的底電極上表面140A與第一絕緣填充層150的上表面150A是彼此共平面的。此第一絕緣填充層150包括與圖案化絕緣層120不同的材料。舉例而言一種如此的材料可以是氧化矽，而其他的材料可以是氮化矽以達成進行刻蝕時的選擇性。
[0076]存儲材料160的限制層放置於圖案化絕緣層120的側壁特徵120A與第二絕緣填充層170之間，第二絕緣填充層170位於側壁特徵120A的較高部分。此第二絕緣填充層170可以視設計而定而是與圖案化絕緣層相同或不同的材料。存儲材料160的限制層與底電極140的底電極上表面140A連接。此存儲材料的限制層可以如圖式一般是"L型"的，且在某些應用中包括沿著存儲材料的延伸部分即在第一絕緣填充層150的上表面150A之上。此存儲材料160的限制層可以被歸類於"側壁子"，因為(I)其可以利用在形成第二絕緣填充層之前，沉積一順形的存儲材料薄膜，然後將此薄膜非均向性刻蝕已自垂直和傾斜的表面移除而留下此存儲材料160的限制層於相對垂直的側壁特徵之上的側壁子工藝而形成；(2)其具有一個與形成圖案化絕緣層120的側壁特徵120A的光刻工藝無關的厚度。此延伸160c可以使用側壁子工藝形成，是通過於非均向性刻蝕之前在延伸之上形成一掩模而達成。
[0077]此存儲材料160的限制層可以是非常薄的，包括小於7.5納米的厚度，其是由於形成第二絕緣填充層之前，用來在側壁特徵之上形成存儲材料限制層的薄膜沉積技術，及通過執行預期的存儲功能的最小材料厚度所決定。當然如此的厚度會隨著不同的材料而改變。
[0078]在此範例中此存儲材料160的限制層包括相變化材料。也可以使用其他的可編程電阻材料，包括例如金屬氧化物存儲材料。
[0079]—電極180形成於存儲材料160的限制層上表面160A、第二絕緣填充層170及圖案化絕緣層120之上並與其接觸。此電極180與存儲材料160的限制層上表面160A接觸。
[0080]圖1B顯示一個範例存儲裝置中的兩個熱限制存儲單元組態的剖面圖，此存儲裝置包括如此熱限制側壁子相變化存儲單元的陣列。此存儲裝置也包括一接點陣列，其包括接點115a和115b。此存儲裝置包括圖案化絕緣層125於接點115a和115b之上。此圖案化絕緣層125可以包括一種或多種使用於半導體工藝中的介電材料。在此例示的範例中，此層可以包括單層的氧化矽。此圖案化絕緣層125包括溝道135，其在此圖示中是沿著進出頁面的方向延伸。此溝道135具有一第一側壁135a及相對的一第二側壁135b。此相對的第一及第二側壁是與其各自的列接觸的上表面對準。在此範例中，接點115a和115b是分開的列的構件。此溝道135的第一側壁135a及第二側壁135b是彼此平行的。
[0081]此存儲裝置包括底電極145a和145b，其分別是沿著一行接點中的多個第一底電極與沿著另一行接點中的多個第二底電極的構件。這兩個底電極145a和145b是分別於此溝道135中的圖案化絕緣層125內的第一側壁135a較低部分及第二側壁135b較低地部分形成。底電極145a與多個第一接點中的接點115a的上表面接觸。而底電極145b與多個第二接點中的接點115b的上表面接觸。底電極145a和145b是由第一絕緣填充155加以分隔。底電極145a和145b的上表面與第一絕緣填充155的上表面是共平面的。
[0082]存儲材料的限制側壁子165a和165b是形成於圖案化絕緣層125的第一側壁135a及第二側壁135b的較高部分與第二絕緣填充層175之間。這些側壁子與多個底電極中的底電極145a和145b的上表面接觸。在此範例中的側壁子165a和165b是也包括於第一絕緣填充層155之上的部分165c的存儲材料限制層的一部分。此第二絕緣填充層175填入由存儲材料限制層的側壁子165a和165b及部分165c所限定的溝道135內。
[0083]在溝道135的第一側壁135a的存儲材料限制層的側壁子165a及在溝道135的第二側壁135b的存儲材料限制層的側壁子165b的厚度可以是非常薄的，包括小於7.5納米的厚度，其是由於形成第二絕緣填充層之前，用來在側壁特徵之上形成存儲材料限制層的薄膜沉積技術，及通過執行預期的存儲功能的最小材料厚度所決定。當然如此的厚度會隨著不同的材料而改變。此限制層側壁子165a和165b的厚度大致與底電極145a和145b的厚度相同。在某些應用中，底電極的厚度可以與限制層側壁子的厚度不同。
[0084]溝道135具有大致為用來圖案化接點115a和115b列的光刻工藝的最小特徵解析度(或更小)的兩倍的厚度135w，其中名詞"大致"代表為了考慮形成具有所預期寬度的溝道所使用的光刻工藝的工藝限制及變動情況下的所能容忍的一個範圍。光刻是使用光來定義半導體材料上的圖案的一個工藝。光刻工藝中的最小光刻特徵解析度決定集成電路中所能產生的微細特徵大小。這些特徵可以包括溝道的寬度或是包含電晶體的相鄰長條半導體間的距離。越高的最小光刻特徵解析度則可以產生越小的半導體特徵。最小光刻特徵解析度是與光刻曝光機所使用的光波的波長大小相關。業界中通常使用"F"來代表最小光刻特徵解析度，而"2F"則代表最小光刻特徵解析度的兩倍。"4F2"則代表此區域的面積，是考慮一存儲單元能達到最大密度時的設計理想目標。當使用例如是雙重圖案化或是四重圖案化等先進工藝時，其特徵尺寸甚至可以小於最小光刻特徵解析度。因此，現今的技術可以應用於熱限制側壁子相變化存儲單元中而產生寬度小於"2F"的溝道，而且如此的存儲單元設計每個存儲單元佔用小於"4F2"的面積。
[0085]在目前技術的一應用中，IF相當於約17納米，所以2F相當於約34納米。因為溝道135的寬度135w在用來形成接點的光刻工藝中具有間距2F的情況下大約是2F，所以寬度135w相當於約34納米。如同之前所描述的，在溝道135的第一側壁135a的存儲材料限制層的側壁子165a及在溝道135的第二側壁135b的存儲材料限制層的側壁子165b的厚度可以是遠小於34納米。因此，目前技術的存儲單元結構提供具有寬度135w的溝道135遠寬於存儲材料限制層的側壁子165a和165b兩者加起來的寬度，所以改善了使用相變化材料的存儲單元結構的微縮性。
[0086]在此範例中，限制側壁子165a和165b兩者中的存儲材料以及區域部分165c的存儲材料包括相變化材料。在其他的實施例中，可以使用不同的可編程電阻存儲材料。
[0087]一電極185形成於限制側壁子165a和165b與第二絕緣填充材料及圖案化絕緣層125之上。此電極185與此限制側壁子165a和165b的上表面接觸。此頂電極185包括氮化鈦、氮化鉭、氮化鋁鈦、氮化鋁鉭、其他金屬或是其他金屬氧化物等。
[0088]圖2顯示一個範例熱限制側壁子相變化存儲單元陣列中的三個雙子存儲單元的剖面圖。圖1B中對於單一存儲單元的描述大致可以適用於圖2中的每一個雙子存儲單元210、230和250之中。每一個雙子存儲單元是位於溝道之內。溝道(210w、230w和250w)的寬度可以是最小光刻特徵解析度的兩倍或是2F。介於兩個存儲單元210和230之間的分隔寬度213w可以是最小光刻特徵解析度的兩倍或是2F。而介於兩個存儲單元230和250之間的分隔寬度235w可以是最小光刻特徵解析度的兩倍或是2F。一般而言，一個雙子存儲單元的寬度是2F而介於任兩個雙子存儲單元之間的分隔寬度也是2F，使得每個存儲單元在位線方向上的間距大約是2F。當使用例如是雙重圖案化或是四重圖案化等先進工藝時，其特徵尺寸甚至可以小於最小光刻特徵解析度。因此，現今的技術可以應用於熱限制側壁子相變化存儲單元中而產生寬度小於"2F"的溝道，而且如此的存儲單元設計每個存儲單元佔用小於"4F2"的面積。
[0089]圖3A和圖3B顯示熱限制側壁子相變化存儲單元於存儲裝置中在沿著圖2中的兩條在線陣列的一部分上視圖。圖2中顯示圖3A是沿著位線380的底表面之下而得，而圖3B則是沿著存儲材料層360c的底表面之下而得。圖1B和圖2中對於熱限制側壁子相變化存儲單元的描述大致可以適用於圖3A和圖3B中。
[0090]請參閱圖3A和圖3B，多條位線平行地於一第一方向上延伸而多條字線平行地於一第二方向上延伸。熱限制側壁子相變化存儲單元形成於多條位線中的位線380交會處，且多個接點列305a?305f沿著多條字線安排。接點310a和310b在交會處與位線380及多個接點列305a?305f兩者對準。字線(未示)可以沿著存取元件安排而與對應的接點列耦接。區域380a和380b是於兩條位線之下(例如圖2中的位線380)。
[0091]請參閱圖3A，圖中顯示三個雙子存儲單元210、230和250中每一個的存儲材料側壁子360a的上表面與存儲材料側壁子360b的上表面於接點310a和310b之上對準。此雙子存儲單元中每一個介於兩個存儲材料側壁子360a和360b的區域填入一絕緣填充材料370。一圖案化的絕緣層320環繞此雙子存儲單元。[0092]請參閱圖3B，圖中顯示三個雙子存儲單元210、230和250中每一個的底電極340a的上表面與底電極340b的上表面於接點310a和310b之上對準。此雙子存儲單元中每一個介於兩個底電極間的區域350填入一介電材料。一圖案化的絕緣層320環繞此雙子存儲單元。
[0093]圖4和圖12顯示製造具有此熱限制側壁子相變化存儲單元的相變化存儲裝置的一系列工藝子步驟的剖面示意圖。傳統的化學氣相沉積(CVD)、物理氣相沉積(PVD)或是原子層沉積(ALD)工藝可以用來製造此處所描述的存儲裝置。為了製造熱限制側壁子相變化存儲單元，首先於一襯底上製造一存取裝置陣列(未示)及接點陣列。存取裝置陣列與接點陣列耦接。一存儲單元隨後會經由此接點陣列中的一接點而與此存取裝置陣列中的一存取裝置耦接。一存取裝置可為電晶體或二極體。此存取裝置及存儲單元通常是在一存儲陣列中的位線與源極線之間串聯連接。
[0094]圖4顯示包括於此存儲裝置的接點陣列的一部分製造完成襯底400的剖面圖。一圖案化絕緣層420通過沉積一絕緣材料於包括接點410a和410b的接點陣列之上而形成。接點410a和410b由例如是二氧化娃的介電材料(未示)所環繞。接點410a和410b及介電材料進行平坦化以提供後續工藝所需的平坦表面。此圖案化絕緣層420形成與此平坦表面之上且可以包括氧化物材料。
[0095]一刻蝕工藝除去此圖案化絕緣層420的一部份以定義一包括於接點陣列的接點之上與其對準的側壁435a和435b的圖案。此刻蝕工藝部分裸露出接點410a和410b的上表面且形成一溝道430於此圖案化絕緣層420之內。此溝道具有相對且最好是彼此平行地側壁435a和435b。此溝道430具有溝道寬度430w。在此範例中寬度430w是接點410a和410b寬度的兩倍，其可以是用來圖案化接點的光刻工藝中的最小光刻特徵解析度的兩倍。最小光刻特徵解析度的詳細描述以在第IB途中揭露且此溝道430具有溝道寬度430w。
[0096]請參閱圖5，沉積一電極材料層540於圖案化絕緣層420與溝道430之上。特別是，電極材料層540分別沉積溝道430內的側壁435a和第二側壁435b之上。
[0097]請參閱圖6，一側壁子刻蝕工藝除去在此溝道430內中央區域650及溝道外環繞此溝道的圖案化絕緣層420之上的電極材料層540的一部份而同時保留在溝道430內側壁435a和435b之上的電極材料層540側壁部分540a和540b，且接觸部分裸露的接點410a和410b的上表面。
[0098]請參閱圖7，將此溝道430內的中央區域650填入一介電填充材料750以形成一第一填充結構。此介電填充材料750可以包括相對於圖案化絕緣層420具有刻蝕選擇比的材料。舉例而言，當圖案化絕緣層420是氧化矽時介電填充材料750可以是氮化矽。然後進行一化學機械研磨(CMP)工藝或是其他工藝以平坦化此第一填充結構而構成一裸露電極材料層540的上表面部分540a和540b的表面。
[0099]請參閱圖8，進行一刻蝕工藝將介電填充材料750的上半部分、側壁435a和435b之上的電極材料層回刻蝕，以形成一凹陷區域於此溝道430內而分別保留電極材料層的部分540a和540b (例如側壁子電極)於側壁435a和435b的下半部，且裸露出側壁435a和435b的上半部。
[0100]請參閱圖9，形成一存儲材料層960於此溝道430及環繞此溝道435的圖案化絕緣層420與溝道430之上。此存儲材料層960包括一側壁子，其具有一第一側962a和一第二側964a於此側壁435a的上半部之上。此存儲材料層960也包括一側壁子，其具有一第一側962b於側壁435b的上半部及一第二側964b與第一側962b相對。此存儲材料層960分別與電極材料層的部分540a和540b的上表面966a和966b接觸。此存儲材料層960也包括相變化材料。
[0101]請參閱圖10，此存儲材料層960的第二側964a和964b由絕緣填充材料1070覆蓋以形成一存儲材料的限制層1060介於圖案化絕緣層420與絕緣填充材料1070之間。
[0102]請參閱圖11，進行第二次化學機械研磨(CMP)工藝以將此存儲材料限制層1060的上表面1165a和1165b裸露出來。此存儲材料限制層1060則因此在隨後會包含由一水平部分連接的兩個垂直側壁子。
[0103]請參閱圖12，之後一頂電極材料層1280形成於存儲材料限制層1060a和1060b與絕緣填充材料1070之上。此頂電極材料層1280經由上表面1165a和1165b而與存儲材料限制層1060a和1060b接觸。此頂電極材料層1280包括氮化鈦、氮化鉭、氮化鋁鈦、氮化鋁鉭、其他金屬或是其他金屬氧化物等。之後，頂電極材料層被圖案化以形成頂電極於存儲單元之上。後續的位線圖案化刻蝕通過頂電極材料層1280、存儲材料限制層1060a和1060b與墊於側壁435a和第二側壁435b之上的電極材料層540部分540a和540b (例如側壁子)，最後停止於接點410a和410b的上表面，以圖案化成圖3A和圖3B中所示的位線。
[0104]圖13A顯示此熱限制側壁子相變化存儲單元陣列中的一替代例示存儲單元單元的剖面圖。圖13A顯示具有此熱限制側壁子相變化存儲單元範例單元的相變化存儲裝置的剖面示意圖。此存儲裝置包括一具有上表面的接點陣列。此存儲裝置包括一具有側壁特徵的圖案化絕緣層1320於此接點陣列的多個接點中的一個接點之上。圖案化絕緣層1320可以包括氧化矽材料。側壁特徵1335與多個接點中的一個接點1310的上表面對準。
[0105]此存儲裝置包括多個底電極中的一底電極1340形成於圖案化絕緣層1320內的側壁特徵1335的較低部份。此底電極1340與多個接點中的一個接點1310的上表面接觸。此底電極1340 —側由圖案化絕緣層1320環繞而另一側則由絕緣填充材料1350環繞。絕緣填充材料1350的上表面形成自底電極1340的上表面向下延伸直到與接點1310的上表面對準的高度的一個傾斜面。絕緣填充材料1350填充由此傾斜面、底電極1340和溝道的底部所封閉的區域。絕緣填充材料1350可以是氮化矽。
[0106]存儲材料的限制側壁子1360a形成在圖案化絕緣層1320與絕緣填充材料1370a之間，且形成在側壁特徵1335的較高部份，且於絕緣填充材料1350之上。存儲材料的限制側壁子1360a與底電極1340的上表面接觸。在此圖標中，一存儲材料層1362a是自存儲材料的限制側壁子1362a與底電極1340的上表面接觸處，沿著絕緣填充材料1350的上表面的傾斜面的上方延伸。
[0107]在此範例中此存儲材料的限制側壁子1362a包括相變化材料。
[0108]電極1380形成於存儲材料的限制側壁子1360a、絕緣填充材料1370a與圖案化絕緣層1320之上。此電極1380與存儲材料的限制側壁子1360a接點，而存儲材料的限制側壁子1360a與底電極1340接觸。此電極1380可以包括氮化鈦。
[0109]圖13B顯示此熱限制側壁子相變化存儲單元陣列中的第二替代例示存儲單元單元的剖面圖。圖13B顯示具有此熱限制側壁子相變化存儲單元範例單元的相變化存儲裝置的剖面示意圖。此存儲裝置包括一接點陣列，其包括一具有上表面的接點1310。此存儲裝置包括一圖案化絕緣層1320於接點1310之上。圖案化絕緣層1320可以包括氧化矽材料。圖案化絕緣層1320包括一側壁特徵1335，例如是溝道的側壁。此側壁特徵1335與多個接點中的一個接點1310的上表面對準。
[0110]此存儲裝置包括多個底電極中的一底電極1340形成於圖案化絕緣層1320內的側壁特徵1335的較低部份。此底電極1340與多個接點中的一個接點1310的上表面接觸。此底電極1340 —側由圖案化絕緣層1320環繞而另一側則由絕緣填充材料1350環繞。絕緣填充材料1350的上表面形成自底電極1340的上表面向下延伸直到與接點1310的上表面對準的高度的一個傾斜面。絕緣填充材料1350填充由此傾斜面、底電極1340和側壁特徵的底部所封閉的區域。絕緣填充材料1350可以是氮化矽。
[0111]存儲材料的限制側壁子1360b形成在介於圖案化絕緣層1320與溝道中的側壁特徵1335的較低部份之上的絕緣填充材料1370b之間。存儲材料的限制側壁子1360b與多個底電極中的底電極1340的上表面接觸。在此圖標中，一存儲材料層1362b沿著構成絕緣填充材料1350的上表面的傾斜面自存儲材料的限制側壁子1360b與底電極1340上表面接觸處向上延伸。
[0112]在此範例中此存儲材料的限制側壁子1360b包括相變化材料。此存儲裝置包括一存取裝置陣列與接點陣列耦接。此存取裝置是二極體或電晶體。
[0113]電極1380形成於存儲材料的限制側壁子1360b、絕緣填充材料1370b與圖案化絕緣層1320之上。此電極1380與存儲材料的限制側壁子1360b接觸，而存儲材料的限制側壁子1360b與底電極1340接觸。此電極1380可以包括氮化鈦。
[0114]圖14顯示此熱限制側壁子相變化存儲單元陣列中的第三替代例示存儲單元單元的剖面圖。圖14顯示具有此熱限制側壁子相變化存儲單元範例單元的相變化存儲裝置的剖面示意圖。此存儲裝置包括一接點陣列，其包括一具有上表面的接點1410。此存儲裝置包括一圖案化絕緣層1420於接點1410之上。圖案化絕緣層1420可以包括氧化矽材料。圖案化絕緣層1420包括一側壁特徵1435，例如是溝道的側壁，此側壁特徵1435與接點1410的上表面對準。
[0115]此存儲裝置包括多個底電極中的一底電極1440形成於圖案化絕緣層1420內的側壁特徵1435的較低部份。此底電極1440與接點1410的上表面接觸。此底電極1440 —側由圖案化絕緣層1420環繞而另一側則由絕緣填充材料1450環繞。此底電極1440的上表面與絕緣填充材料1450的上表面是共平面的。絕緣填充材料1450可以是氮化矽。
[0116]一存儲材料的限制層1460(例如側壁子)形成在介於圖案化絕緣層1420與側壁特徵1435的較高部份的絕緣側壁子1465之間。存儲材料的限制層1460與多個底電極中的底電極1440的上表面接觸。在此圖標中，一存儲材料層1460c在絕緣側壁子1465之下自存儲材料的限制層1460延伸小於溝道的寬度。此存儲材料層1460c是自存儲材料的限制層1460與底電極1440的上表面接觸處在沿著絕緣填充材料1450 —部分的上表面的上方延伸。一絕緣填充材料層1470、存儲材料層1460c與絕緣側壁子1465在絕緣填充材料1450之上。絕緣填充材料層1470可以包括氧化矽材料。絕緣側壁子1465可以包括氮化矽材料的氮化物。
[0117]在此範例中此存儲材料的限制側層1460包括相變化材料。此存儲裝置包括一存取裝置陣列與接點陣列耦接。此存取裝置是二極體或電晶體。[0118]電極1480形成於存儲材料的限制層1460、絕緣填充材料層1470與圖案化絕緣層1420之上。此電極1480與存儲材料的限制限制層1460接觸，而存儲材料的限制限制層1460與底電極1440接觸。此電極1480可以包括氮化鈦。
[0119]圖15顯示使用電晶體作為存取裝置的相變化存儲單元或是其他可編程電阻存儲單元的一存儲陣列1500的一部分示意圖。此陣列1500包含多條位線1540a-1540d平行地延伸於一第一方向且與位線解碼器1541電性溝通。多條字線1530a、1530b、1530c、1530d平行地延伸於一第二方向且與字線解碼器/驅動器1531電性溝通。在圖15的示意圖中，此陣列1500中的每一存儲單元(例如一包含相變化存儲元件1525的存儲單元)與一存取裝置(例如電晶體1515)耦接，此存取裝置是安排成電性串聯於一組位線1540a-1540d中的一位線，且隨後與位線解碼器1541耦接和一源極線1520a-1520d之間。也可以使用例如是雙極接面電晶體或是二極體於某些實施例中作為存儲陣列中的存取裝置。
[0120]存儲單元1510是陣列1500中的代表存儲單元，且其包含一存儲元件1525與例如是場效電晶體1515的存取裝置耦接。此存儲單元1510是熱限制側壁子相變化存儲單元。此存儲元件1525包含相變化材料。此存儲元件1525與電晶體1515安排成電性串聯於位線(例如1540b)經由源極線1520b與對應源極線終端電路1560之間。字線1530b控制電晶體1515的柵極終端。
[0121]圖16顯示使用二極體作為存取裝置的相變化存儲單元或是其他可編程電阻存儲單元的一存儲陣列1600的一部分示意圖。此陣列1600包含多條位線1612、1614、1616、1618平行地延伸於一第一方向且與位線解碼器1610電性溝通。多條字線1692、1694、1696、1698平行地延伸於一第二方向且與字線解碼器/驅動器1690電性溝通。在圖16的示意圖中，此陣列1600中的每一存儲單元(例如一包含相變化存儲元件1622的存儲單元)與一存取裝置(例如二極體1624)耦接，此存取裝置是安排成電性串聯於一組位線1612、1614、1616、1618中的一位線，且隨後與位線解碼器1610耦接。
[0122]存儲單元1620是陣列1600中的代表存儲單元，且其包含一存儲元件1622與例如是二極體1624的存取裝置耦接。此存儲單元1620是熱限制側壁子相變化存儲單元。此存儲元件1622包含相變化材料。此存儲元件1622與二極體1624安排成電性串聯於位線(例如1612)經由字線1696之間。字線1530b控制電晶體1515的柵極終端。
[0123]圖17顯示根據本發明一實施例的集成電路的簡化示意圖。其中集成電路1700包括使用具有此處所描述的熱限制側壁子相變化存儲單元陣列1712。一存儲平面終端電路1770與此陣列耦接且提供一共同電壓至此陣列1712的存儲平面。一字線解碼器及驅動器1714與沿著存儲陣列1712列方向安排的多條字線1720耦接且電性溝通。位線(行)解碼器1718與沿著存儲陣列1712行方向安排的多條位線1720電性溝通地址是由總線1722提供給字線解碼器及驅動器1714與位線解碼器1718。方塊1724中的感測放大器與數據輸入結構，包括讀取、設置與復位模式的電壓及/或電流源，經由數據總線1726與位線解碼器1718耦接。數據由集成電路1700上的輸入/輸出端或者由集成電路1700其他內部/外部的數據源，提供給數據輸入線1728，而輸入至方塊1724中的數據輸入結構。其他電路1750包含於集成電路1700之內，例如泛用目的處理器或特殊目的應用電路，或是模塊組合以提供由可編程電阻存儲單元陣列所支持的系統單晶片功能。數據由方塊1724中的感測放大器，經由數據輸出線1732，提供至集成電路1700，或提供至集成電路1700內部/外部的其他數據終端。
[0124]在本實施例中所使用的控制器1734是使用了偏壓調整狀態機構，來控制偏壓調整供應電壓及電流源1736的應用，例如讀取、設置、復位、抹除、驗證和編程驗證電壓及/或電流。該控制器1734可利用特殊目的邏輯電路而應用，如熟習該項技藝者所熟知。在替代實施例中，該控制器包括了通用目的處理器，其可使於同一集成電路，以執行一電腦程式而控制裝置的操作。在又一實施例中，該控制器是由特殊目的邏輯電路與通用目的處理器組合而成。
[0125]本發明的技術提供具有熱隔離優點的存儲單元結構而不會有填充窄於7.5納米或更小溝道時所會遇到的問題。在此存儲單元結構中，此相變化材料可以沉積於具有最小光刻特徵解析度兩倍寬度的溝道側壁。假如最小光刻特徵解析度是17納米，則兩倍最小光刻特徵解析度就是34納米。因此本發明技術的存儲單元結構提供較已知技術更佳的微縮性。傳統的化學氣相沉積(CVD)、物理氣相沉積(PVD)或是原子層沉積(ALD)工藝可以用來製造此處所描述的存儲裝置，而能夠達成此存儲元件非常小的厚度。利用例如是雙重圖案化或是四重圖案化等先進工藝時，其特徵尺寸甚至可以小於最小光刻特徵解析度。因此，本發明的技術可以應用於熱限制側壁子相變化存儲單元中而產生寬度小於"2F"的溝道，而且如此的存儲單元設計每個存儲單元佔用小於"4F2"的面積。
[0126]本發明的較佳實施例與範例詳細揭露如上，惟應了解為上述範例僅作為範例，非用以限制專利的範圍。就熟知技藝之人而言，自可輕易依據隨附權利要求範圍對相關技術進行修改與組合。
【權利要求】
1.一種製造一存儲裝置的方法，包含: 形成一電極材料於一側壁特徵的較低部分，該側壁特徵位於一圖案化絕緣層的側面上； 形成一存儲材料層於該側壁特徵的較高部分，該存儲材料層具有第一側及與該第一側相對的第二側，該存儲材料與該電極材料的一上表面接觸； 將該存儲材料層的該第二側覆蓋一絕緣填充材料，因此定義一存儲材料限制層於該圖案化絕緣層與該絕緣填充材料之間； 將該存儲材料限制層的一上表面裸露出來；以及 形成一電極於該存儲材料限制層及該絕緣填充材料之上，且與該存儲材料限制層的該上表面接觸。
2.根據權利要求1所述的方法，包括通過沉積一絕緣層料層於一接點陣列之上及刻蝕該絕緣層料層以定義包括側壁特徵與其下的該接點陣列對準的一圖案而形成該圖案化絕緣層。
3.根據權利要求1所述的方法，其中一圖案化絕緣層的該側壁特徵包括一溝道的一側壁，且該形成一電極材料於一側壁特徵的較低部分的步驟包含: 將該圖案化絕緣層中的溝道墊上該電極材料； 非均向性刻蝕該電極材料以保留該電極材料於該側壁； 使用一絕緣材料填充該溝道中的該側壁的該電極材料之上；以及刻蝕該絕緣材料的一較高部分及該側壁的該電極材料以在該溝道中形成一凹陷而保留該電極材料於該側壁的該較低部分，且裸露該側壁的該較高部分。
4.根據權利要求1所述的方法，其中該存儲材料限制層的厚度小於7.5納米。
5.根據權利要求3所述的方法，其中於該溝道墊上該電極材料的步驟包含沉積該電極材料於該圖案化絕緣層及該溝道之上。
6.根據權利要求3所述的方法，其中刻蝕該電極材料的步驟包含除去該溝道中的一中央部分及該溝道外的該電極材料而保留墊於該溝道的該側壁之上的該電極材料層。
7.根據權利要求3所述的方法，其中填充該溝道的步驟包含將該填充材料填入該溝道中的該中央部分以形成一第一填充結構，且平坦化該第一填充結構以形成將該電極材料層的一上表面裸露出來的一表面。
8.根據權利要求1所述的方法，其中該存儲材料限制層包含一相變化材料。
9.根據權利要求2所述的方法，更包含形成一個與該接點陣列耦接的一存取裝置陣列。
10.一種存儲裝置，包含: 具有上表面的一接點陣列； 一圖案化絕緣層於該接點陣列之上，該圖案化絕緣層包括側壁特徵與該接點陣列中多個接點的這些上表面對準； 多個底電極，該多個底電極包括各自的側壁電極層於該側壁特徵的較低部分而與該多個接點各自的該些上表面接觸，且具有電極上表面；以及 多個存儲元件，該多個存儲元件包括一存儲材料限制層於該側壁特徵的一較高部分的該圖案化絕緣層與一絕緣填充材料之間，該存儲元件與該多個底電極的該上表面接觸。
11.根據權利要求10所述的存儲裝置，其中該存儲材料限制層的厚度小於7.5納米。
12.根據權利要求10所述的存儲裝置，其中該圖案化絕緣層包括一溝道，該溝道具有相對於側壁的第一側及第二側，且該側壁特徵包括該溝道的相對側壁。
13.根據權利要求12所述的存儲裝置，更包括一存儲材料層自該存儲元件中在該第一相對側壁的該存儲材料限制層延伸通過該溝道的該寬度的至少一部份。
14.根據權利要求12所述的存儲裝置，更包括一存儲材料層自該存儲元件中在該第一相對側壁的該存儲材料限制層延伸通過該溝道的該寬度而至該存儲元件中在該第二相對側壁的該存儲材料限制層。
15.根據權利要求10所述的存儲裝置，其中該存儲材料限制層包含一相變化材料。
16.根據權利要求10 所述的存儲裝置，更包含與該接點陣列耦接的一存取裝置陣列。
【文檔編號】H01L27/24GK103545338SQ201310103867
【公開日】2014年1月29日 申請日期:2013年3月28日 優先權日:2012年7月16日
【發明者】龍翔瀾 申請人:旺宏電子股份有限公司