多模多機x通道可編程脈衝同步控制方法及裝置的製作方法
2023-10-07 18:45:44 3
專利名稱：多模多機x通道可編程脈衝同步控制方法及裝置的製作方法
技術領域：
本發明屬於航空航天的電子信息技術領域，尤其是一種多模多機X通道可編程脈衝同步控制方法及裝置。
背景技術：
高精度授時模塊一般使用衛星定位導航系統的授時功能，給出準確的時間脈衝信息。利用授時終端完成與導航系統之間的時間和頻率同步。但是現有技術中，當多機不同時開機時，其輸出的可編程脈衝波形沒有辦法達到完全同步，這樣使各系統之間的同步精度大大降低。
發明內容
本發明的目的在於克服上述現有技術的缺點，提供一種多模多機X通道可編程脈衝同步控制方法及裝置，用於接收GPS、COMPASS衛星信號，把衛星定位數據分別通過兩路串行通訊標準發送出去，同時送出電平秒脈衝信號各1路、定位後的TTL電平秒脈衝4路。 利用授時終端，完成與導航系統之間的時間和頻率同步，能夠提供數十納秒級的時間同步精度，並且可以使多機不同時開機，而輸出的可編程脈衝波形同步。本發明的目的是通過以下技術方案來解決的這種多模多機X通道可編程脈衝同步控制方法，以某一固定時間為基準，將當前時間與設置時間均求差得到偏基時間，再求出兩個偏基時間的差值，轉換單位到秒，再利用該通道的周期長度來求得當前時刻所在脈衝周期狀態。進一步，以上方法具體通過以下步驟實現(1)利用GPS時間及秒脈衝來找同步基準；將授時模塊的PPS信號輸入給FPGA及MCU，便於尋找基準；並將授時模塊的串口輸入給MCU，以便提取年月日時分秒；(2)利用MCU來處理GPS時間同步及脈衝參數設置；提取GPS模塊輸出的GPS時間:年如3代，月Monc，日Dayc，時He，分Mc，秒Sc ；提取設置參數得到輸出脈衝設置參數周期TO、延遲DO、脈寬WO ；提取設置參數得到輸出脈衝相對時基年haru，月Monu，日Dayu ；建立基準時間年Yearb,月Monb,日Dayb,，時Hb,分Mb,秒Sb ；計算當前時間相對於基準的偏差周數Weekl+周秒數Towl ；ffeekl+Towl = (Yearc, Monc, Dayc,, He, Mc, Sc+5) -(Yearb, Monb, Dayb,, Hb, Mb, Sb)；計算設置時間相對於基準的偏差周數ffeek2+周秒數Tow2 ；周數 Week2+周秒數 Tow2 = (Yearu, Monu, Dayu, 0, 0,0) - (Yearb, Monb, Dayb,, Hb, Mb, Sb)；求設置時間與當前時間的差值diff_tow，單位為秒
4
diff_tow = (ffeekl, Towl) - (Week2+Tow2)；
利用設置的周期，求出當前時刻的狀態cur_tick
cur_tick = diff_tow/T0 ；
(3)控制FPGA配置及開關；
設置狀態到FPGA 設置 T0、D0、W0、cur_tick 到 FPGA ；等待 GPS 時間到 harc，Monc， Dayc，,He, Mc, Sc+5 ；通知 FPGA 啟動；
(4)利用FPGA及外置高精度晶振來生成所需要波形；
FPGA根據外部的pps輸入產生內部Ipps和Ims的基準脈衝
Ipps和Ims的基準脈衝保持同步時序關係；FPGA啟動相應的控制計數器
FPGA接收到啟動命令後檢測隨後第一個到來的pps，然後啟動相應的秒周期計數器和毫秒計數器；秒周期計數器自啟動後根據Ipps的基準脈衝以周期TO循環計數，毫秒計數器在秒周期計數器的起始時刻在滿足毫秒計數器<=(D0+W0)時根據Ims的基準脈衝計數。
FPGA根據計數器產生相應的脈衝電平
當毫秒計數器>D0，且毫秒計數器<=(D0+W0)時，產生高電平，其他情況產生低電平。
本發明還提出一種實現上述方法的裝置，包括微處理器，所述微處理器連接有GPS 模塊、FPGA、晶振、JTAG調試接口、雙色發光管、RS-232通訊接口和RS-422通訊接口 ；所述 GPS模塊還與FPGA連接；所述FPGA連接有有源晶振、JTAG調試接口、RS_422電平秒脈衝轉換和RS-232電平秒脈衝轉換；所述FPGA還通過驅動器連接有四路SMAPPS輸出。
上述微處理器採用ATMEL公司的ATXMEGA64A1-AU。
上述GPS模塊採用UGB-RT板卡，其GPS接收天線採用外置天線的接收方式。
本發明具有以下有益效果
本發明用於接收GPS、COMPASS衛星信號，把衛星定位數據分別通過RS232和RS422 兩路串行通訊標準發送出去，同時送出RS232和RS422電平秒脈衝信號各1路，定位後的 TTL電平秒脈衝4路。利用授時終端，完成與導航系統之間的時間和頻率同步，並且，本發明可以使多機不同時開機，而輸出的可編程脈衝波形同步，有效提高了多機不同時開機時的時間和頻率的同步精度，可提供數十納秒級的時間同步精度。
圖1為本發明的脈衝時序關係圖2為本發明裝置的結構框圖。
具體實施方式
本發明的多模多機X通道可編程脈衝同步控制方法為以某一固定時間為基準， 將當前時間與設置時間均求差得到偏基時間，再求出兩個偏基時間的差值，轉換單位到秒， 再利用該通道的周期長度來求得當前時刻所在脈衝周期狀態。該方法的具體實施步驟為
(1)利用GPS時間及秒脈衝來找同步基準；
將授時模塊的PPS信號輸入給FPGA及MCU，便於尋找基準；並將授時模塊的串口輸入給MCU，以便提取年月日時分秒；(2)利用MCU來處理GPS時間同步及脈衝參數設置；提取GPS模塊輸出的GPS時間年harc，月Monc，日Dayc，時Hc，Mc，秒& ；提取設置參數得到輸出脈衝設置參數周期TO、延遲DO、脈寬WO ；提取設置參數得到輸出脈衝相對時基年Yearu,月Monu,日Dayu ；建立基準時間年Yearb,月Monb,日Dayb,時Hb,分Mb,秒Sb ；計算當前時間相對於基準的偏差周數Weekl+周秒數Towl ；ffeekl+Towl = (Yearc, Monc, Dayc,, He, Mc, Sc+5) -(Yearb, Monb, Dayb,, Hb, Mb, Sb)；計算設置時間相對於基準的偏差周數ffeek2+周秒數Tow2 ；周數 Week2+周秒數 Tow2 = (Yearu, Monu, Dayu, 0, 0,0) - (Yearb, Monb, Dayb,, Hb, Mb, Sb)；求設置時間與當前時間的差值diff_tow，單位為秒diff_tow = (ffeekl, Towl) - (Week2+Tow2)；利用設置的周期，求出當前時刻的狀態cur_tick = diff_tow/T0 ；(3)控制FPGA配置及開關；設置狀態到FPGA 設置 T0、D0、W0、cur_tick 到 FPGA ；等待 GPS 時間到 harc，Monc， Dayc, ,He, Mc, Sc+5 ；通知 FPGA 啟動；(4)利用FPGA及外置高精度晶振來生成所需要波形(如圖1)；FPGA根據外部的pps輸入產生內部Ipps和Ims的基準脈衝Ipps和Ims的基準脈衝保持同步時序關係；FPGA啟動相應的控制計數器FPGA接收到啟動命令後檢測隨後第一個到來的pps，然後啟動相應的秒周期計數器和毫秒計數器；秒周期計數器自啟動後根據Ipps的基準脈衝以周期TO循環計數，毫秒計數器在秒周期計數器的起始時刻在滿足毫秒計數器D0，且毫秒計數器<=(D0+W0)時，產生高電平，其他情況產生低電平。下面結合附圖對本發明做進一步詳細描述參見圖2，本發明一種實現上述方法的裝置包括微處理器，所述微處理器連接有 GPS模塊、FPGA、晶振、JTAG調試接口、雙色發光管、RS-232通訊接口和RS-422通訊接口 ；所述GPS模塊還與FPGA連接；所述FPGA連接有有源晶振、JTAG調試接口、RS-422電平秒脈衝轉換和RS-232電平秒脈衝轉換；所述FPGA還通過驅動器連接有四路SMAPPS輸出。E2751 的 CPU 採用 ATMEL 公司的 ATXMEGA64A1-AU，Atxmega64Al_AU 為基於 AVR RISC結構的8位低功耗CMOS微處理器。由於其先進的指令集以及單周期指令執行時間， Atxmega64Al-AU的數據吞吐率高達lMIPS/MHz，從而可以緩減系統在功耗和處理速度之間的矛盾。 GPS信號接收部分目前採用UGB-RT板卡，UGB-RT授時接收機具有低成本、高精度、高可靠性等特點，用戶可自行選擇同步到UTC時間和BD時間。授時接收機可以和GPS、BD 組合授時，相比單一衛星系統更加可靠，在複雜電磁環境下具有較強抗帶外幹擾能力，並與 Trimble公司Resolution-T軟硬體完全兼容。該授時接收機可應用於靶場測控、天文觀測、 計量校準、電力、通訊等領域，提供高精度時間和頻率基準。
GPS接收天線採用外置天線的接收方式，穩定性更高，捕獲衛星信號更快，捕獲衛星數更多，提高了 GPS的靈敏度和精度，減少了所搜時間和重捕獲時間。
權利要求
1.一種多模多機X通道可編程脈衝同步控制方法，其特徵在於，以一固定時間為基準， 將當前時間與設置時間均求差得到偏基時間，再求出兩個偏基時間的差值，轉換單位到秒， 再利用該通道的周期長度來求得當前時刻所在脈衝周期狀態。
2.根據權利要求1所述的多模多機X通道可編程脈衝同步控制方法，其特徵在於，該方法具體通過以下步驟實現(1)利用GPS時間及秒脈衝來找同步基準；將授時模塊的PPS信號輸入給FPGA及MCU，便於尋找基準；並將授時模塊的串口輸入給MCU，以便提取年月日時分秒；(2)利用MCU來處理GPS時間同步及脈衝參數設置；提取GPS模塊輸出的GPS時間年karc，月Monc，日Dayc，時He，分Mc，秒k ；提取設置參數得到輸出脈衝設置參數周期T0，延遲D0，脈寬WO ；提取設置參數得到輸出脈衝相對時基年 Yearu，月 Monu，日 Dayu ；建立基準時間年^arb，月Monb，日Dayb，時Hb，分Mb，秒釙； 計算當前時間相對於基準的偏差周數Weekl+周秒數Towl ；ffeekl+Towl = (Yearc, Monc, Dayc, He, Mc, Sc+5) -(Yearb, Monb, Dayb, Hb, Mb, Sb)； 計算設置時間相對於基準的偏差周數Week2+周秒數Tow2 ；周數 Week2+周秒數 = (Yearu, Monu, Dayu, 0,0,0) - (Yearb, Monb, Dayb, Hb, Mb,Sb)；求設置時間與當前時間的差值diff_tow，單位為秒 diff tow = (ffeekl, Towl) - (Week2+Tow2)； 利用設置的周期，求出當前時刻的狀態curjick cur—tick = diff—tow/TO ；(3)控制FPGA配置及開關；設置狀態到 FPGA 設置 TO、DO、WO、cur_tick 到 FPGA ；等待 GPS 時間到 Yearc, Monc, Dayc, ,He, Mc, Sc+5 ；通知 FPGA 啟動；(4)利用FPGA及外置高精度晶振來生成所需要波形；FPGA根據外部的pps輸入產生內部Ipps和Ims的基準脈衝 Ipps和Ims的基準脈衝保持同步時序關係；FPGA啟動相應的控制計數器 FPGA接收到啟動命令後檢測隨後第一個到來的pps，然後啟動相應的秒周期計數器和毫秒計數器；秒周期計數器自啟動後根據Ipps的基準脈衝以周期TO循環計數，毫秒計數器在秒周期計數器的起始時刻在滿足毫秒計數器D0，且毫秒計數器<=(D0+W0)時，產生高電平，其他情況產生低電平。
3.一種實現權利要求1所述方法的裝置，其特徵在於，包括微處理器，所述微處理器連接有GPS模塊、FPGA、晶振、JTAG調試接口、雙色發光管、RS-232通訊接口和RS-422通訊接口 ；所述GPS模塊還與FPGA連接；所述FPGA連接有有源晶振、JTAG調試接口、RS_422電平秒脈衝轉換和RS-232電平秒脈衝轉換；所述FPGA還通過驅動器連接有四路SMAPPS輸出。
4.根據權利要求3所述的裝置，其特徵在於，所述微處理器採用ATMEL公司的ATXMEGA64A1-AU。
5.根據權利要求3所述的裝置，其特徵在於，所述GPS模塊採用UGB-RT板卡，其GPS接收天線採用外置天線的接收方式。
全文摘要
本發明公開了一種多模多機X通道可編程脈衝同步控制方法及裝置，該方法為以某一固定時間為基準，將當前時間與設置時間均求差得到偏基時間，再求出兩個偏基時間的差值，轉換單位到秒，再利用該通道的周期長度來求得當前時刻所在脈衝周期狀態。本發明可以使多機不同時開機，而輸出的可編程脈衝波形同步，有效提高了多機不同時開機時的時間和頻率的同步精度，可提供數十納秒級的時間同步精度。
文檔編號G04G7/00GK102540866SQ20111044952
公開日2012年7月4日 申請日期2011年12月19日 優先權日2011年12月19日
發明者陳雲 申請人:西安合眾思壯導航技術有限公司