異步序列傳輸的腳位替代方法及其電路的製作方法
2023-10-26 10:39:17 2
專利名稱:異步序列傳輸的腳位替代方法及其電路的製作方法
異步序列傳輸的腳位替代方法及其電路
技術領域:
本發明系關於一種序列通信的腳位替代方法及其電路,特別是一種異步序
列傳輸(UART)的腳位替代方法及其電路。背景技術:
異步序列傳輸為中央處理器與周邊裝置的數據傳輸方法之一,且具有傳輸 線路結構簡單的優點,請參照圖l,圖l為目前異步序列傳輸的系統方塊圖,中 央處理器模塊10透過序列輸入接腳(RXD)11、序列輸出接腳(TXD)12、鈴聲指示 (Ring Indicator, RI)接腳13及系統喚醒接腳14與數據機模塊20連接(為 說明方便圖中並未標示出所有異步序列傳輸的連接腳位)。
當有電話進來(即來電狀態)時,數據機模塊20透過鈴聲指示接腳13 通知中央處理器模塊10有電話進來,而中央處理器模塊10透過序列輸入接腳 11與序列輸出接腳12與數據機模塊20進行溝通,以接收數據或信號並進 行來電處理程序,另外,當中央處理器模塊10處於睡眠運作模式時,透過鈴聲 指示接腳13與中央處理器模塊10的系統喚醒接腳14連接,並發出響鈴信號以 喚醒中央處理器模塊IO,但在目前的設計趨勢下,中央處理器模塊的通用輸入 輸出(GPIO)的資源寶貴,若能節省通用輸入輸出接腳的使用數量,更可提供其 它功能的設計。
因此,如何能提供一種降低中央處理器模塊的通用輸入輸出接腳使用數量 的方法或電路,成為研究人員待解決問題之一。
發明內容
鑑於以上的問題,本發明的主要目的在於提供一種異步序列傳輸的腳位替 代方法及其電路,利用中央處理器模塊於切換運作模式時的狀態特性,配合路 徑切換開關對應調整數據機模塊連接至中央處理器模塊的路徑,使序列傳 輸接腳替代鈴聲指示接腳的功能,以便減少中央處理器模塊的通用輸入輸出接 腳的使用數量。
因此,為達上述目的,本發明所揭露的異步序列傳輸的腳位替代方法,包 括有下列步驟
首先,設置路徑切換開關模塊於中央處理器模塊與數據機模塊之間; 於中央處理器模塊處於正常運作模式時,觸發路徑切換開關模塊為第一連接路 徑,使數據機模塊的序列輸出接腳連接至中央處理器模塊的系統喚醒接腳;
於中央處理器模塊處於睡眠運作模式時,觸發路徑切換開關模塊,使調製解調
器模塊透過第二連接路徑連接至中央處理器模塊;由數據機模塊發出一響
鈴信號至中央處理器模塊的系統喚醒接腳,以喚醒中央處理器模塊;在喚醒中 央處理器模塊後,觸發路徑切換開關模塊,使數據機模塊透過第一連接路 徑連接至中央處理器模塊。
其中,中央處理器模塊透過一供應數字接口電源(DVCC)腳位連接至路徑切 換開關模塊的選擇輸入端,而數據機模塊透過序列輸出接腳(TXD)連接至路 徑切換開關模塊的輸入端與中央處理器模塊的序列輸入接腳(RXD),而路徑切換 開關模塊的輸出端連接至中央處理器模塊的系統喚醒接腳。
因此,為達上述目的,本發明所揭露的異步序列傳輸的腳位替代電路,包
含有
中央處理器模塊,具有數個通用輸入輸出接腳,處理自通用輸入輸出接腳 所接收的數據或信號。
數據機模塊,調變或解調變射頻信號,並傳送至中央處理器模塊進行 來電處理程序。
路徑切換開關模塊,設置在中央處理器模塊與數據機模塊之間,具有 連接路徑切換特性,由中央處理器模塊觸發以切換不同連接路徑。
其中,中央處理器模塊透過一供應數字接口電源(DVCC)腳位連接至路徑切 換開關模塊的選擇輸入端,而數據機模塊透過序列輸出接腳(TXD)連接至路 徑切換開關模塊的輸入端與中央處理器模塊的序列輸入接腳(RXD),而路徑切換 開關模塊的輸出端連接至中央處理器模塊的系統喚醒接腳。
藉由這種異步序列傳輸的腳位替代方法及其電路,利用設置路徑切換切換 開關在中央處理器模塊與數據機模塊之間,依據中央處理器模塊在切換運 作模式時的電源輸出狀態特性,觸發路徑切換切換開關以對應調整中央處理器 模塊與數據機模塊之間的連接路徑,而使數據機模塊的序列輸出接腳 替代鈴聲指示接腳的功能,以便降低中央處理器模塊的通用輸入輸出接腳的使 用數量。
有關本發明的特徵與實作,茲配合圖示作最佳實施例詳細說明如下。
圖1為先前技術所提的系統方塊圖。
圖2A為本發明所提的第一實施例的系統方塊圖。
圖2B為本發明所提的第二實施例的系統方塊圖。
圖3為本發明所提的異步序列傳輸的腳位替代的步驟流程圖。
具體實施方式
請參照圖2A,圖2A為本發明的第一實施例的系統方塊圖,其包含有中央 處理器模塊10、數據機模塊20及路徑切換開關模塊30。
中央處理器模塊IO,具有數個通用輸入輸出(GPIO)接腳,處理自通用輸入
輸出接腳所接收的數據或信號。
數據機模塊20,與中央處理器模塊10連接,調變待發射的射頻信號或
解調變已接收的射頻信號,並傳送至中央處理器模塊10進行電話聯機處理程序,
或在中央處理器模塊IO處在睡眠運作模式時,產生一響鈴信號以喚醒中央處理
器模塊10並恢復為正常運作模式。
路徑切換開關模塊30,設置在中央處理器模塊10與數據機模塊20之 間,具有路徑切換特性,依據中央處理器模塊10在切換運作模式時(例,由正 常運作模式切換為睡眠運作模式),其供應數字接口電源接腳15會產生準位變 化(例,低電壓準位轉換為高電壓準位),以便觸發路徑切換開關模塊30導通或 斷開或切換連接路徑,使數據機模塊20的數據或信號傳送至中央處理器模 塊10對應的接腳。
以下說明上述各模塊的連接方式
將數據機模塊20端的序列輸出(TXD)接腳21連接至節點2,而節點2 分別連接至中央處理器模塊10的序列輸入(RXD)接腳11與路徑切換開關模塊30 的輸入端31,而數據機模塊20的序列輸入接腳22連接至中央處理器模塊 10的序列輸出接腳12。
接下來,將中央處理器模塊10的供應數字接口電源(DVCC)接腳15連接至 路徑切換開關模塊30的切換輸入端33,而中央處理器模塊10的系統喚醒接腳 14連接至路徑切換開關模塊30的輸出端32,而第一連接路徑為數據機模 塊20端的序列輸出(TXD)接腳21+節點2今中央處理器模塊10的序列輸入(RXD) 接腳11;而第二連接路徑為數據機模塊20端的序列輸出(TXD)接腳21+節 點2+路徑切換開關模塊30的輸入端31+路徑切換開關模塊30的輸出端32今 中央處理器模塊10的系統喚醒接腳14。
以下說明電路動作
當中央處理器模塊10處在正常運作模式時,供應數字接口電源接腳15的 電壓準位不變,因此,路徑切換開關模塊30為斷開狀態,而使數據機模塊 20的序列輸出接腳21無法連接至中央處理器模塊10的系統喚醒接腳14(即第 二連接路徑為斷開),故數據機模塊20透過序列輸出接腳21與序列輸入接 腳22傳送數據或信號至中央處理器模塊IO(即第一連接路徑)。
當中央處理器模塊10處在睡眠運作模式時,供應數字接口電源接腳15的 電壓準位產生變化(例,高電壓準位變為低電壓準位),此時,路徑切換開關模 塊30因供應數字接口電源接腳15的電壓準位變化而觸發導通(即第二連接路徑 導通),而使數據機模塊20的序列輸出接腳21連接至中央處理器模塊10 的系統喚醒接腳14,其中,中央處理器模塊10在睡眠運作模式時,其輸入輸出 接腳處於高阻抗狀態,故數據機模塊20的信號無法傳送至中央處理器模塊 lO的序列輸入接腳ll。
當有電話進來(即來電狀態)時,由數據機模塊20發出響鈴信號,並透 過路徑切換開關模塊30傳送至中央處理器模塊10的系統喚醒接腳14,此時, 中央處理器模塊IO被喚醒,而使供應數字接口接腳15產生電壓準位的變化(例, 低電壓準位變為高電壓準位),以觸發路徑切換開關模塊30。
而路徑切換開關模塊30因供應數字接口接腳15觸發而斷開(Off),而使調 制解調器模塊20的序列輸出接腳21無法連接至中央處理器模塊10的系統喚醒 接腳14,故數據機模塊20透過序列輸出接腳21與序列輸入接腳22傳送數 據或信號至中央處理器模塊IO,以供中央處理器模塊10進行處理,如此,即可 取代鈴聲指示(RI)接腳的功能,並減少中央處理器模塊IO的通用輸入輸出(GPIO) 接腳的使用。
請參照圖2B,圖2B為本發明的第二實施例的系統方塊圖,其包含有中央 處理器模塊10、數據機模塊20及路徑切換開關模塊40。
第二實施例與第一實施例的差別在於中央處理器模塊IO、數據機模 塊20與路徑切換開關模塊40的連接方式,首先,將數據機模塊20的序列 輸出(TXD)接腳21連接至路徑切換開關模塊40的輸入端41,而路徑切換開關模 塊40的第一輸出端42連接至中央處理器模塊10的序列輸入(RXD)接腳11,調 制解調器模塊20的序列輸入接腳22連接至中央處理器模塊10的序列輸出接腳 12。
接下來,將中央處理器模塊10的供應數字接口電源(DVCC)接腳15連接至 路徑切換開關模塊40的切換輸入端44,而中央處理器模塊10的系統喚醒接腳 14連接至路徑切換開關模塊40的第二輸出端43,而第一連接路徑為調製解調 器模塊20端的序列輸出(TXD)接腳21+路徑切換開關模塊40的輸入端41+路 徑切換開關模塊40的第一輸出端42+中央處理器模塊10的序列輸入(RXD)接腳 11;而第二連接路徑為數據機模塊20端的序列輸出(TXD)接腳21+路徑切 換開關模塊40的輸入端41+路徑切換開關模塊40的第二輸出端43+中央處理 器模塊10的系統喚醒接腳14。
以下說明電路動作
當中央處理器模塊10處在正常運作模式時,供應數字接口電源接腳15的 電壓準位不變,因此,路徑切換開關模塊40為第一連接路徑,即數據機模 塊20的序列輸出接腳21連接至中央處理器模塊10的序列輸入接腳11,而調製 解調器模塊20的序列輸出接腳21無法連接至中央處理器模塊10的系統喚醒接 腳14(即第二連接路徑為斷開),故數據機模塊20透過序列輸出接腳21與 序列輸入接腳22傳送數據或信號至中央處理器模塊10。
當中央處理器模塊10處在睡眠運作模式時,供應數字接口電源接腳15的 電壓準位產生變化(例,高電壓準位變為低電壓準位),此時,路徑切換開關模 塊40因供應數字接口電源接腳15的電壓準位變化而切換第二連接路徑,即調 制解調器模塊20的序列輸出接腳21連接至中央處理器模塊10的系統喚醒接腳
14,而數據機模塊20的序列輸出接腳21無法連接至中央處理器模塊10的 序列輸入接腳11 (即第一連接路徑為斷開),故數據機模塊20的信號無法傳 送至中央處理器模塊10的序列輸入接腳11。
當有電話進來(即來電狀態)時,由數據機模塊20發出響鈴信號,並透 過路徑切換開關模塊40傳送至中央處理器模塊10的系統喚醒接腳14,此時, 中央處理器模塊10被喚醒,而使供應數字接口接腳15產生電壓準位的變化(例, 低電壓準位變為高電壓準位),以觸發路徑切換開關模塊40。
而路徑切換開關模塊40因供應數字接口接腳15觸發而切換為第一連接路 徑,而使數據機模塊20的序列輸出接腳21無法連接至中央處理器模塊10 的系統喚醒接腳14,故數據機模塊20透過序列輸出接腳21與序列輸入接 腳22傳送數據或信號至中央處理器模塊10,以供中央處理器模塊10進行處理。
請參照圖3,圖3為本發明的異步序列傳輸的腳位替代的步驟流程圖,首先, 設置一路徑切換開關模塊30在中央處理器模塊10與數據機模塊20之間(步 驟IOO),使中央處理器模塊10與數據機模塊20連接;在中央處理器模塊 IO處正常運作模式時,路徑切換開關模塊為第一連接路徑,使數據機模塊 20的數據傳輸接腳連接至中央處理器模塊10以進行數據傳輸(步驟101)。
在中央處理器模塊10處於睡眠運作模式時,其供應數字接口電源(DVCC)接 腳產生一準位變化,以觸發路徑切換開關模塊切換為第二連接路徑,使調製解 調器模塊的序列輸出接腳連接至中央處理器模塊10的系統喚醒接腳(步驟102); 由數據機模塊20的序列輸出接腳(TXD)傳送一響鈴信號至中央處理器模塊 IO的系統喚醒接腳,以喚醒中央處理器模塊(步驟103)。
在喚醒中央處理器模塊10後,其供應數字接口電源(DVCC)接腳產生一準位 變化,以觸發路徑切換開關模塊切換為第二連接路徑(步驟104),使數據機 模塊20的序列輸出接腳(TXD)連接至中央處理器模塊10的序列輸入接腳(RXD), 以傳送數據或信號至中央處理器模塊10。
藉由這種異步序列傳輸的腳位替代方法及其電路,利用中央處理器模塊在 切換運作模式的狀態特性,並結合路徑切換開關模塊切換數據機模塊與中 央處理器模塊之間的連接路徑,以代替原先鈴聲指示接腳的功能,相對增加中 央處理器模塊中通用輸入輸出(GPIO)接腳可運用的數量。
權利要求
1、一種異步序列傳輸的腳位替代方法,其特徵在於其包含有設置一路徑切換開關模塊在一中央處理器模塊與一數據機模塊之間;在該中央處理器模塊處於一正常運作模式時,使該數據機模塊透過該路徑切換開關模塊的第一連接路徑連接至該中央處理器模塊;在該中央處理器模塊處於一睡眠運作模式時,使該數據機模塊透過該路徑切換開關模塊的第二連接路徑連接至該中央處理器模塊;由該數據機模塊傳送一響鈴信號至該中央處理器模塊的系統喚醒接腳,以喚醒該中央處理器模塊;在喚醒該中央處理器模塊後,使該數據機模塊透過該路徑切換開關模塊的該第一連接路徑連接至該中央處理器模塊。
2、 根據權利要求1所述的腳位替代方法,其特徵在於該中央處理器模塊 透過一供應數字接口電源(DVCC)腳位連接至該路徑切換開關模塊的選擇輸入Jj山2而。
3、 根據權利要求1所述的腳位替代方法,其特徵在於該數據機模塊 透過一序列輸出接腳連接至該路徑切換開關模塊的輸入端與該中央處理器模塊 的序列輸入接腳。
4、 根據權利要求1所述的腳位替代方法,其特徵在於在該中央處理器模 塊處在一睡眠運作模式時,該路徑切換開關模塊的輸出端連接至該中央處理器 模塊的該系統喚醒接腳。
5、 一種異步序列傳輸的腳位替代電路,其特徵在於其包含有 一中央處理器模塊,具有數個通用輸入輸出接腳,處理自該通用輸入輸出接腳所接收的數據;一數據機模塊,在一電話聯機時,發出一響鈴信號至該中央處理器模 塊,以供該中央處理器模塊進行一來電處理程序;一路徑切換開關模塊,設置在該中央處理器模塊與該數據機模塊之間, 由該中央處理器模塊觸發以切換連接路徑,以使該數據機模塊的數據傳送 至該中央處理器模塊。
6、 根據權利要求5所述的腳位替代電路,其特徵在於在該中央處理器模 塊處於一正常運作模式時,該數據機模塊透過該路徑切換開關模塊的第一 連接路徑連接至該中央處理器模塊。
7、 根據權利要求6所述的腳位替代電路,其特徵在於該中央處理器模塊 透過一供應數字接口電源(DVCC)腳位連接至該路徑切換開關模塊的選擇輸入A山順。
8、 根據權利要求7所述的腳位替代電路,其特徵在於該數據機模塊 透過一序列輸出接腳連接至該路徑切換開關模塊的輸入端與該中央處理器模塊 的序列輸入接腳。
9、 根據權利要求8所述的腳位替代電路,其特徵在於該數該路徑切換開關模塊的輸出端連接至該中央處理器模塊的系統喚醒接腳。
10、 根據權利要求9所述的腳位替代電路,其特徵在於該數據機模塊的該序列輸出接腳無法連接至該中央處理器模塊的該系統喚醒接腳。
11、 根據權利要求5所述的腳位替代電路,其特徵在於在該中央處理器 模塊處於一睡眠運作模式時,該數據機模塊透過該路徑切換開關模塊的第 二連接路徑連接至該中央處理器模塊。
12、 根據權利要求ll所述的腳位替代電路,其特徵在於該中央處理器模塊透過一供應數字接口電源(DVCC)腳位連接至該路徑切換開關模塊的選擇輸入一山順。
13、 根據權利要求12所述的腳位替代電路,其特徵在於該數據機模塊透過一序列輸出接腳連接至該路徑切換開關模塊的輸入端與該中央處理器模 塊的序列輸入接腳。
14、 根據權利要求13所述的腳位替代電路,其特徵在於該路徑切換開關模塊的輸出端連接至該中央處理器模塊的系統喚醒接腳。
15、 根據權利要求14所述的腳位替代電路,其特徵在於該數據機模塊的該序列輸出接腳連接至該中央處理器模塊的該系統喚醒接腳。
全文摘要
一種異步序列傳輸(Universal Asynchronous Receiver/Transmitter,UART)的腳位替代方法及其電路,利用中央處理器模塊切換運作模式的輸出電源狀態特性,結合路徑切換開關模塊對應調整數據機模塊與中央處理器模塊間的連接路徑,以便讓序列輸出(TXD)接腳替代鈴聲指示(RI)接腳的功能,以減少中央處理器模塊的通用輸入輸出(General Purpose Input Output,GPIO)接腳的使用數量。
文檔編號G06F13/38GK101114267SQ200610036758
公開日2008年1月30日 申請日期2006年7月28日 優先權日2006年7月28日
發明者葉承溱 申請人:佛山市順德區順達電腦廠有限公司;神達電腦股份有限公司