低電壓差分訊號(lvds)的接收器的製作方法

2023-10-09 15:12:39 3

專利名稱：低電壓差分訊號(lvds)的接收器的製作方法
技術領域：
本發明涉及的是一種訊號接收器，特別涉及的是一種低電壓差分訊號的接收器。
背景技術：
現今對高速數據傳輸的需求正推動著接口技術向高速、串行、差分、低功耗 以及點對點接口的方向發展，而低電壓差分訊號(low voltage differential signal, LVDS)具備所有這些特性。低電壓差分訊號(LVDS)在對訊號完整性、低抖動 與共模特性要求較高的系統中得到了廣泛的應用。低電壓差動訊號是一種通用的 傳輸訊號標準，其被用在通信系統與顯示器接口等的高速傳輸應用。在傳輸接口上需要很多組低電壓差分訊號(LVDS)傳輸器，每一組的低電壓 差分訊號(LVDS)都需要一個接收器電路用來接收並且放大微小的差動訊號，最 後傳入晶片內部做其它的訊號處理。一般的低電壓差分訊號(LVDS )接收器僅利用兩個N型金氧半導體(NMOS ) 或者是兩個P型金氧半導體(PMOS)感應差動訊號，對於較低或較高的共模電 壓(common mode voltage )的差動訊號無法完全4妄收。而一種由IEEE固態電^各 期刊所發表的「 LVDSI/OInterfaceforGb/s-per-pinOperationin3.5umCMOS J ， 其麼、 開一種低電壓差分訊號(LVDS)接收器使用前端放大器(preamplifier)接收並且 ;改大貧i小的差動訊號，再利用再生電^各(regenerative circuit) ^立至全幅#T出。每 一個前端放大器需要額外偏壓電路來驅動運作，而偏壓電路對於晶片的功率消耗 佔有4艮大的比率。另外，在高速數據訊號傳輸電路中，傳輸器通過傳輸線將信號送至另一端接 收器接收，當傳輸器關閉不再驅動信號時，會有超過20mV的差動噪音(differential noise)通過傳輸線傳送至接收器造成幹擾，影響接收端電路操作。一關殳的失效防護(failsafe)電3各是由電阻分壓(offset voltage),形成農i小的電 壓差作為接收端的補償電壓以克服差動噪音，如圖1所示為現有在低電壓差分訊
號接收器1前有一上拉電阻RPU與一下拉電阻RPD連接在兩條傳輸在線作分壓 的動作，而此種失效防護電路會產生的缺點包括由電阻分壓形成補償電壓的失 效防護電路，需要額外的電阻來形成分壓，而此分壓電阻如果是在電路板(PCB) 上實現，則不僅增加電路板電路的複雜性，也會增加製造成本；另外一個缺點則 是由分壓電阻所形成的補償只有單向性，也即接收器輸入正端永遠會有一補償電 壓大於輸入負端，造成接收器輸出端訊號的工作周期(duty-cycle)偏移，尤其是 在低頻訊號傳輸時最為嚴重。發明內容為了解決上述問題，本發明目的的一是提供一種低電壓差分訊號的接收器， 其具有一N型金氧半導體(以下簡稱NMOS)輸入對與一P型金氧半導體(以下 簡稱PMOS)輸入對接收一微小的差動訊號，如此可以感測全幅的共模電壓的差 動訊號，可完整接收共模電壓較低或較高的差動訊號，使軌至軌接收器訊號接收 能力增加。本發明另一目的是提供一種低電壓差分訊號的接收器，其利用接收器的電路 連接形成自我偏壓，省去額外的偏壓電路，減少電流消耗，除了可以達到省電的 功能，也能減少布局(layout)面積；另外接收器的電路連接是以電流鏡方式傳遞 電流訊號，避免使用串迭(Cascode )電路，須較大的Vdd才可以順利的操作， 故使得本發明可在低電壓下操作。本發明另一目的是提供一種低電壓差分訊號的接收器，其分別對接收器輸出沾罷^i由.7T、."水另ilfrfi姥士哭^ 士五;fe制1VfnS紐^f豐"並^ ."右服^^jp丞備;告成不需要的效應，且同時對於另一端的發射器輸出驅動電流不會造成影響。 為了達到上述目的，本發明一實施例的低電壓差分訊號的接收器，其是實現在一集成電路上，並包括 一輸入級電路將低電壓差分訊號轉換成一第一電流訊號與一第二電流訊號； 一電流源電路連接輸入級電路，電流源電路依據數個偏壓 訊號以產生輸入級電路所需的 一組操作電流；以及一 電流鏡電路連接電流源電路 與輸入級電路，電流鏡電路接收第一電流訊號與第二電流訊號以產生一輸出電壓 訊號，電流4竟電路並依據第 一 電流訊號與第二電流訊號產生數個偏壓訊號至電流 源電路。


圖1所示為現有低電壓差分訊號接收器前端電路示意圖；圖2所示為根據本發明一實施例的低電壓差分訊號接收器的電路示意圖； 圖3A與圖3B所示為本發明一實施例低電壓差分訊號接收器的失效防護電路 示意圖；圖4為根據本發明一實施例低電壓差分訊號接收器的輸入電壓差與輸出電壓 關係示意圖。附圖標記說明1 -低電壓差分訊號接收器；RPU-上拉電阻；RPD-下拉電 阻；10、 20-差動訊號輸入器；30、 40-電流源電路；50、 60-輸入放大電路； Vip、 Vin-低電壓差分訊號；Von-輸出端；M1 M16 -金氧半導體；Mn、 Mp-金氧半導體；Mnl、 Mn2-金氧半導體；Mpl、 Mp2-金氧半導體；M21 M28-金氧半導體。
具體實施方式
以下結合附圖，對本發明上述的和另外的技術特徵和優點作更詳細的說明。 本發明公開一低電壓差分訊號(LVDS)接收器，低電壓差分訊號接收器包括 一輸入級電路接收低電壓差分訊號並將其轉換成兩個電流訊號； 一 電流源電路連 接輸入級電路，並依據數個偏壓訊號產生輸入級電路所需的操作電流；以及一電 流鏡電路連接電流源電路與輸入級電3各，並接收電流訊號產生輸出電壓訊號，另 外電流鏡電路依據電流訊號以產生數個偏壓訊號至電流源電路。圓，6fr ; A 士必B日一*乂1* rh n:至厶；ir ii丄+突AA山s々^備IS] x々K山路包含兩差動訊號輸入器10與20,差動訊號輸入器IO用以將低電壓差分訊號轉 換成一電流訊號，差動訊號輸入器10包含一對PMOS電晶體M3、 M4, PMOS 電晶體M3 、 M4的兩源才及相連接且其兩4冊才及4妄收低電壓差分訊號Vip與Vin;另 一差動訊號輸入器20用以將低電壓差分訊號Vip與Vin轉換成一電流訊號，差動 訊號輸入器20包含一對NMOS電晶體M9、 M10, NMOS電晶體M9、 M10的兩 源才及相連接且其兩4冊極接收低電壓差分訊號Vip與Vin。一電流源電路30產生差動訊號輸入器10所需的操作電流，其包含一對PMOS 電晶體Ml、 M2， PMOS電晶體Ml、 M2的兩源極相連接至一 電壓源且PMOS晶 體管Ml 、 M2的兩漏極相連接；而另 一 電流源電路40包含一對NMOS電晶體 Mll、 M12, NMOS電晶體Mll、 M12的兩源極相連接至一電壓源且NMOS晶體 管Mll、 M12的兩漏極相接。電流鏡電路包含 一電流鏡組位於差動訊號輸入器10與差動訊號輸入器20 之間，電流鏡組依據差動訊號輸入器10、20的電流訊號，產生一總合電流訊號114; 另一電流鏡組位於差動訊號輸入器10與差動訊號輸入器20之間，其依據差動訊 號輸入器10 、 20的電流訊號，產生另 一 總合電流訊號123 。電流鏡電路依據總合 電流訊號I14、 123產生輸出電壓訊號Von。電流鏡組包含電流鏡M5接收電流訊號II以產生一映像電流訊號，另 一電 流鏡M8連接電流4竟M5，電流鏡M8依據電流訊號14與映像電流訊號，產生總 合電流訊號114。電流鏡M5依據電流訊號II產生偏壓訊號至電流源電路30，而 電流4竟M8依據電流訊號14與映^象電流訊號產生偏壓訊號至電流源電路40。另 一 電流鏡組包含電流鏡M7接收電流訊號13以產生 一 映像電流訊號，另 一電流鏡M6連接電流4竟M7,電流鏡M6依據電流訊號12與映像電流訊號，產 生另 一總合電流訊號123。電流4竟M7依據電流訊號13產生偏壓訊號至電流源電 路40，而電流鏡M6依據電流訊號12與映^f象電流訊號產生偏壓訊號至電流源電路 30。圖2所示為本發明一實施例低電壓差分訊號接收器的電路示意圖。在本實施 例中， 一輸入級電路接收一全幅的共模電壓的差動訊號Vip、 Vin,輸入級電路包 括一 PMOS輸入對M3、 M4可接收一固定電壓範圍的共模電壓的差動訊號Vip、 Vin，並將其轉換成電流訊號，以及一 NMOS輸入對M9、 M10可接收一固定電壓 範圍的共模電壓的差動訊號Vip、 Vin，並將其轉換成電流訊號，其中PMOS輸入 對M3、 M4與NMOS輸入對M9、 M10的共才莫電壓接收範圍具有部份不重疊的效 果。一 NMOS電流鏡電路M5 、 M14連接PMOSM3接收電流訊號再流進PMOSM8, 另夕卜PMOS電流4竟電^各M7、M13連接NMOSM9接收電流訊號再流進NMOSM6。 其中NMOSM6連接PMOSM4與PMOSM13作為接成二極體負載(diode-connected load),也可將PMOSM4與NMOSM9產生的電流訊號集總起來通過NMOSM6 與NMOSM16所形成的電流^:傳送至輸出端Von;在同一情況下，PMOSM8將 NMOSM10與PMOSM3產生的電流訊號集總起來通過PMOSM8與PMOSM15所 形成的電流4免傳送至輸出端Von 。 才妻續上述說明，在本實施例中，電流源具有兩個， 一為PM0SM1與M2所形 成的電流源，其偏壓由NMOSM5與M6提供；另 一為NMOSM11與M12所形成 的電流源，其偏壓由PMOSM7與M8提供。最後的電流源訊號通過PMOSM15 與NMOSM16輸出至一由反相器(inverter)所組成的緩衝器(圖中未示)，通過 緩衝器將電流訊號拉至全幅輸出，作為下一級電路的輸入訊號，下一級電路可為 數個反向器串接而成的緩沖器。NMOSM5與M6具有被動作為負載與主動作為電流鏡的功能，其中M6被動 狀態時分別作為PMOSM4輸入端的第一級負載與NMOSM9輸入端的第二級負 載；而在相對的一方，PMOSM7與M8具有^皮動作為負載與主動作為電流4竟的功 能，其中M8被動狀態時分別作為NMOSM10輸入端的第一級負載與PMOSM3 輸入端的第二級負載。因此，本發明公開一具有自我偏壓的低電壓差分訊號(LVDS)的軌至軌(rail-to-rail)接收器， 一輸入級電路接收一全幅的共模電壓的差動訊號，並將其轉換成電流訊號，輸入級電路包括一 PMOS輸入對M3與M4可接收一固定電壓範圍的共才莫電壓的差動訊號，以及一 NMOS輸入對M9與M10可接收一固定電壓範圍的共模電壓的差動訊號，其中PMOS輸入對M3與M4與NMOS輸入對M9與M10的共模電壓接收範圍具有部份不重疊的效果。對於輸入過高或過低的共模電壓訊號(common-mode voltage )，可分別由PMOS輸入對M3、 M4與NMOS輸入對M9、 M10所接收，如此可以感測全幅的共才莫差動訊號，可完整接收4交低或較高的訊號，使軌至軌接收器訊號接收能力增加。—rb -:右、:店由s女；生i夂ife^ x麼B山s女 — Div/roc山、:右、:店山s女iv/n t; im， }旦乂止"cj 〃iu'/'j、 "cj "^tJ"""1^，！5^^(^ / 、一八tj j"--tr ， ！^i'j口 〃 j i丄viv^/kj "cj 〃iu 〃'j、 "cj丄vi i 丄vn ， r>、PMOS輸入對M3與M4的電流源，與 一對NMOS電流源電路Ml 1與M12提供 NMOS輸入對M9與M10的電流源。 一偏壓電路連接輸入級電路與電流源電路， 包括一對NMOS偏壓電路M5與M6提供PMOS電流源電路Ml與M2的偏壓訊 號，與一對PMOS偏壓電路M7與M8提供NMOS電流源電路Mil與M12的偏 壓訊號。一輸出級電路包括一 NMOS輸出組件M16連接PMOSM13與PMOS偏壓電 路M7所形成的電流鏡與一 PMOS輸出組件M15連接NMOSM14與NMOS偏壓 電路M5所形成的電流鏡，PMOS輸出組件M15與NMOS輸出組件M16串接在 一起，最後連接一輸出端Von輸出一電壓訊號至一緩衝器。
上述的電流鏡M5電性耦合電流4竟M6,電流4竟M7電性耦合電流4竟M8 ，且 電流鏡M6與電流鏡M8耦接至一耦合點輸出 一輸出電壓訊號Von,且有一緩衝 器(圖中未示)接收輸出電壓訊號Von,並產生一放大電壓訊號。.另外，低電壓差分訊號分為兩個輸入電壓訊號，本發明的低電壓差分訊號接 收器還包括一失效防護電路連接電流鏡電路30、 40,當兩輸入電壓訊號差值的絕 對值大於一預定值時，失效防護電路將輸出電壓訊號由原先的預設電壓值轉換另 一預設電壓值。另外，當兩輸入電壓訊號差值的絕對值小於預定值時，失效防護 電路維持輸出電壓訊號為原先的預設電壓值。請參閱圖3A與圖3B所示為本發明一實施例低電壓差分訊號的接收器的失效 防護(failsafe )電路連接示意圖。圖3A的V2、 V3、 V4與Von與圖3B的VI 、 V2、 V4與Von連接圖2的接點VI、 V2、 V3、 V4與Von，由電流源Mn與Mp 提供固定的電流源，而其電流值大小由所需的補償電壓(offset voltage )決定。失效防護電路包括 一輸入放大電路50接收偏壓點V2產生的偏壓訊號與輸 出電壓訊號Von,以產生一放大訊號，電流控制組件Mnl、 Mn2的漏極端(drain ) 分別與M7、 M8的柵極端(gate )相連，且M21的柵極端(gate )與M16的柵極 端(gate )相連，而M22的4冊才及端(gate )與M16的漏才及端(drain ) Von相連， 如此使電流控制組件Mnl、 Mn2依據操作電流與放大訊號，選4奪性地產生兩控制 電流至偏壓點V3與偏壓點V4。另外， 一電流源NMOSMn提供輸入》丈大電路50 一操作電流。一輸入放大電路60接收偏壓點V4產生的偏壓訊號與輸出電壓訊號Von,以# 4 一if 士 "i共.吾.由，':右.;J^嶽il《EW豐Mn1 . 1Un7 M;為切說((Hra;n ) A別^ 1U S .7 ■ ■ ,、 z 、 》 , 、 v , i ， /甲w 一 一 ■— ' I _ ^ 一i j 丄'jli 丄，j_ "V v，-，' 、 ZV ,，,V 丄，丄，丄》 i的4冊+及端(gate)相連，且M25的4冊才及端(gate)與M15的衝冊才及端(gate)相連， 而M26的柵極端(gate)與M15的漏極端(drain) Von相連，如此使電流控制組 件Mpl、 Mp2依據操作電流與》t大訊號，選才奪性地產生兩控制電流至偏壓點VI 與偏壓點V2。另外， 一 電流源PMOS Mp提供輸入放大電路60 —操作電流。根據上述，將接收器端輸出的差動電壓訊號V2與Von輸入至M21與M22、 與V4與Von輸入至M25與M26，再分別通過個別的單級放大器M23與M24、 M27與M28電遊"改大，其輸出電壓分別控制Mnl與Mn2、與Mpl與Mp2的導 通與否。請同時參閱圖4為根據本發明一實施例低電壓差分訊號接收器的輸入電壓差 與輸出電壓關係示意圖。上述電路中，當Vip大於Vin —個補償電壓(offset voltage ) Voffset時，流經M6、 M7的電流分別大於M5、 M8的電流，使得V2大於Von 且Von會大於V4;當V2大於Von時，會將Mn2導通、Mnl關閉，而由Mn流 經的電流會經過Mn2流經M8， 3尋M8的電流增加到與M7的電流相同。同理， 當Von大於V4時，也會將M5的電流增加到與M6的電流相同，此時通過電流 鏡電3各M8與M15、與M6與M16,橫_得流經M15與M16的總電流相同。當Vip大於Vin —個補償電壓+Voffset時，且流經M15與M16的總電流相同， 便可以將"Vip-Vin"與Von的轉換電壓位移一個補償電壓(offset voltage )後才轉 換；在另一種情況下，Vin大於Vip —個補償電壓-Voffset時，且流經M15與M16 的總電流相同，便可以將"Vip-Vin"與Von的轉換電壓位移一個補償電壓(offset voltage)後才轉換。如此，由Vip與Vin不停的轉換，且補償電壓也跟著轉換， 除了可以克服差動噪音所帶來的幹擾，可保持接收器輸出端工作周期(duty-cycle ) 的完整性。根據上述，本發明分別對接收器輸出的差動電壓，以個別的放大器放大再控 制MOS組件的開關，以克服差動噪音造成不需要的效應，且同時對於另一端的 發射器輸出驅動電流不會造成影響。綜合上述，本發明同時利用NMOS輸入對與PMOS輸入對4妻收一輸入電壓訊 號，可以感測到全幅共模電壓訊號(common-mode voltage ),並利用反向器連接 輸出端，將放大後的差動訊號拉至全幅輸出，又利用接收器的電路連接形成自我 偏壓，省去額外的偏壓電路，減少電流消耗，達到省電的功能；另外接收器的電 s夂法j主S "由.A Z去；第由..；據備61 ffl虔接卩r。c^Hp 、由.s夂ei+琉坊+沾Vdd操作電壓，故使得本發明可在低電壓下操作。以上所述僅為本發明的較佳實施例，對本發明而言僅僅是說明性的，而非限 制性的。本專業技術人員理解，在本發明權利要求所限定的精神和範圍內可對其 進行許多改變，修改，甚至等效，但都將落入本發明的保護範圍內。
權利要求
1、一種低電壓差分訊號的接收器，其特徵在於其包含一輸入級電路，用以將一低電壓差分訊號轉換成一第一電流訊號與一第二電流訊號；一電流源電路連接所述的輸入級電路，所述的電流源電路依據複數個偏壓訊號以產生所述的輸入級電路所需的一組操作電流；以及一電流鏡電路連接所述的電流源電路與所述的輸入級電路，所述的電流鏡電路接收所述的第一電流訊號與所述的第二電流訊號以產生一輸出電壓訊號，所述的電流鏡電路並依據所述的第一電流訊號與所述的第二電流訊號產生所述的複數個偏壓訊號至所述的電流源電路。
2、 根據權利要求1所述的低電壓差分訊號的接收器，其特徵在於所述的輸 入級電路包含一第一差動訊號輸入器用以將所述的低電壓差分訊號轉換成所述的第一電流 訊號；以及一第二差動訊號輸入器用以將所述的低電壓差分訊號轉換成所述的第二電流 訊號；其中所述的第一差動訊號輸入器接收差動訊號共模電壓的一第一預定電壓範 圍與所述的第二差動訊號輸入器接收差動訊號共模電壓的一第二預定電壓範圍僅 僅部分重疊。
3、 根據權利要求2所述的低電壓差分訊號的接收器，其特徵在於所述的第 一差動訊號輸入器包含一第一對PMOS電晶體，所述的第一對PMOS電晶體的兩 源極相連接且所述的第一對PMOS電晶體的兩柵極接收所述的低電壓差分訊號， 而所述的第二差動訊號輸入器包含一第一對NMOS電晶體，所述的第一對NMOS 電晶體的兩源極相連接且所述的第 一 對NMOS電晶體的兩柵極接收所述的低電壓 差分訊號。
4、 根據權利要求1所述的低電壓差分訊號的接收器，其特徵在於所述的這 組操作電流包含一第 一組操作電流與 一第二組操作電流，所述的電流源電路包含一第一電流源電路產生所述的第一差動訊號輸入器所需的所述的第一組操作 電流；以及一第二電流源電路產生所述的第二差動訊號輸入器所需的所述的第二組操作 電流。
5、 根據權利要求4所述的低電壓差分訊號的接收器，其特徵在於所述的第 一電流源電路包含一第二對PMOS電晶體，所述的第二對PMOS電晶體的兩源極 相連接至一第一預定電壓源且所述的第二對PMOS電晶體的兩漏極相連接，而所 述的第二電流源電路包含一第二對NMOS電晶體，所述的第二對NMOS電晶體 的兩源極相連接至一第二預定電壓源且所述的第二對NMOS電晶體的兩漏極相 接。
6、 根據權利要求4所述的低電壓差分訊號的接收器，其特徵在於所述的電 流4竟電路包含一第 一 電流鏡組位於所述的第 一 差動訊號輸入器與所述的第二差動訊號輸入 器之間，所述的第 一 電流鏡組依據所述的第 一 電流訊號與所述的第二電流訊號， 產生一第一總合電流訊號；以及一第二電流鏡組位於所述的第一差動訊號輸入器與所述的第二差動訊號輸入 器之間，所述的第二電流鏡組依據所述的第一電流訊號與所述的第二電流訊號， 產生一第二總合電流訊號；其中所述的電流鏡電路依據所述的第一總合電流訊號與所述的第二總合電流 訊號，產生所述的輸出電壓訊號。
7、 根據權利要求6所述的低電壓差分訊號的接收器，其特徵在於所述的第 一電流訊號包含一第三子電流訊號與 一第四子電流訊號，所述的第二電流訊號包 含一第五子電流訊號與 一第六子電流訊號，所述的第 一 電流鏡組包含一第三電流鏡接收所述的第三子電流訊號以產生 一第 一映像電流訊號；以及 一第四電流鏡連接所述的第三電流鏡，所述的第四電流鏡依據所述的第六子 電流訊號與所述的第 一映像電流訊號，產生所述的第 一總合電流訊號。
8、 根據權利要求7所述的低電壓差分訊號的接收器，其特徵在於所述的復 數個偏壓訊號包含一第一偏壓訊號、 一第二偏壓訊號、 一第三偏壓訊號與一第四 偏壓訊號，所述的第三電流鏡依據所述的第三子電流訊號產生所述的第 一偏壓訊 號至所述的第 一 電流源電路，而所述的第四電流鏡依據所述的第六子電流訊號與 所述的第一映^^電流訊號產生所述的第四偏壓訊號至所述的第二電流源電路。
9、 根據權利要求8所述的低電壓差分訊號的接收器，其特徵在於所述的第 二電流鏡組包含 一第五電流鏡接收所述的第五子電流訊號以產生 一 第二映像電流訊號；以及 一第六電流鏡連接所述的第五電流鏡，所述的第六電流鏡依據所述的第四子 電流訊號與所述的第二映像電流訊號，產生所述的第二總合電流訊號。
10、 根據權利要求9所述的低電壓差分訊號的接收器，其特徵在於所述的第五電流鏡依據所述的第五子電流訊號產生所述的第三偏壓訊號至所述的第二電 流源電路，而所述的第六電流鏡依據所述的第四子電流訊號與所述的第二映像電 流訊號產生所述的第二偏壓訊號至所述的第 一 電流源電路。
11、 根據權利要求IO所述的低電壓差分訊號的接收器，其特徵在於進一步 所述的第三電流鏡電性耦合所述的第六電流鏡，所述的第四電流鏡電性耦合所述 的第五電流鏡，且所述的第四電流鏡與所述的第六電流鏡耦接至一耦合點。
12、 根據權利要求11所述的低電壓差分訊號的接收器，其特徵在於所述的 輸出電壓訊號自所述的耦合點輸出。
13、 根據權利要求1所述的低電壓差分訊號的接收器，其特徵在於還包含 一緩衝器依據所述的輸出電壓訊號產生一放大電壓訊號。
14、 根據權利要求1所述的低電壓差分訊號的接收器，其特徵在於所述的 低電壓差分訊號包含一第 一輸入電壓訊號與 一第二輸入電壓訊號，所述的低電壓 差分訊號接收器還包括一失效防護電路連接所述的電流鏡電路，當所述的第 一輸 入電壓訊號與所述的第二輸入電壓訊號的差值的絕對值大於 一 預定值時，所述的 失效防護電路將所述的輸出電壓訊號由原先的一第一預設電壓值轉換為一第二預 設電壓值。
15、 根據權利要求14所述的低電壓差分訊號的接收器，其特徵在於當所述 的第 一輸入電壓訊號與所述的第二輸入電壓訊號的差值的絕對值小於所述的預定 值時，所述的失效防護電路維持所述的輸出電壓訊號為原先的所述的第一預設電 壓值。
16、 根據權利要求15所述的低電壓差分訊號的接收器，其特徵在於所述的 電流鏡電路包含一第 一偏壓點產生一第一偏壓訊號、 一第二偏壓點產生一第二偏 壓訊號、 一第三偏壓點產生一第三偏壓訊號、與一第四偏壓點產生一第四偏壓訊 號，所述的失效防護電路包括一第三電流源，提供一第三操作電流；一第三輸入放大電路接收所述的第二偏壓訊號與所述的輸出電壓訊號，以產 生一組第三》文大訊號；以及一第三電流控制組件，所述的第三電流控制組件依據所述的第三操作電流與 所述的這組第三放大訊號，選擇性地產生一組第三控制電流至所述的第三偏壓點 與所述的第四偏壓點。
17、根據權利要求16所述的低電壓差分訊號的接收器，其特徵在於所述的 失效防護電路還包括一第四電流源，提供一第四操作電流；一第四輸入放大電路接收所述的第四偏壓訊號與所述的輸出電壓訊號，以產 生一組第四放大訊號；以及一第四電流控制組件，所述的第四電流控制組件依據所述的第四操作電流與 所述的這組第四放大訊號，選擇性地產生一組第四控制電流至所述的第 一偏壓點 與所述的第二偏壓點。
全文摘要
本發明為一種低電壓差分訊號(LVDS)的接收器，其是實現在一集成電路上，包括一輸入級電路接收一全幅的共模電壓的差動訊號，並將其轉換成電流訊號；一電流源電路連接輸入級電路以提供一電流源；以及一電流鏡電路連接輸入級電路與電流源電路提供電流源電路數個偏壓訊號並輸出一電壓訊號至一緩衝器。
文檔編號H03K19/0185GK101162901SQ20071016378
公開日2008年4月16日 申請日期2007年11月1日 優先權日2007年11月1日
發明者張振元, 黃賢生 申請人:鈺創科技股份有限公司