一種半導體器件的製造方法
2023-10-10 12:19:39 2
一種半導體器件的製造方法
【專利摘要】本發明提供一種半導體器件的製造方法，涉及半導體【技術領域】。該半導體器件的製造方法包括：步驟S101：提供形成有淺溝槽隔離的半導體襯底；步驟S102：在所述淺溝槽隔離的上方形成矽蓋帽層；步驟S103：在所述半導體襯底上形成離子注入遮蔽層。本發明的半導體器件的製造方法，通過增加在半導體襯底的淺溝槽隔離的上方形成矽蓋帽層的步驟，保證了整個半導體襯底上表面具有相近的光反射率，因而保證了形成的離子注入遮蔽層的關鍵尺寸（CD）可以較好地得到控制，提高了半導體器件的良率。
【專利說明】一種半導體器件的製造方法
【技術領域】
[0001]本發明涉及半導體【技術領域】，具體而言涉及一種半導體器件的製造方法。
【背景技術】
[0002]在半導體【技術領域】中，隨著納米加工技術的迅速發展，電晶體的特徵尺寸已進入納米級。隨著器件尺寸的不斷減小，由於器件關鍵尺寸(critical dimension,⑶)減小、光刻膠邊緣位置設置要求越來越高以及需要維持低成本等因素，離子注入(用於形成η阱或P阱)相關的光刻工藝(指通過光刻形成離子注入遮蔽層的工藝)受到了越來越多的挑戰。
[0003]在半導體工藝製程中，存在很多來自集成的半導體襯底的影響關鍵尺寸變化的不同因素。然而，在半導體襯底上有源區(AA區，材料一般為Si )與前溝槽隔離(STI，材料一般為氧化矽)因材料不同導致的反射率不同，通常是影響關鍵尺寸的最主要的因素之一。由於前述AA和STI區域具有不同的反射率，因此，在兩者的界面之上的光刻膠薄膜會相應地接收到不同的曝光量，這就導致了最終形成的圖形化的光刻膠的CD值難以被很好的控制。
[0004]具體地，在現有技術中，在進行離子注入相關的光刻工藝以用光刻膠形成離子注入遮蔽層(IMP block layer)時,通常包括如下步驟:
[0005]步驟El:提供一半導體襯底100。其中，半導體襯底100上形成有淺溝槽隔離(STI) IOLSTI 101將半導體襯底100劃分為不同的有源區(AA) 102，有源區的上方形成有氧化物層103，如圖1A所示。
[0006]其中，氧化物層103為PAD OX或者SAC 0X。
[0007]步驟E2:在所述半導體襯底100形成圖形化的光刻膠104，作為離子注入遮蔽層104，如圖1B所示。該離子注入遮蔽層104會同時覆蓋部分AA區以及部分STI。
[0008]具體地，形成該圖形化的光刻膠104的方法為:在半導體襯底100上形成一層光刻膠薄膜；對該光刻膠薄膜進行曝光、顯影處理，以形成圖形化的光刻膠104。
[0009]由於AA和STI區具有不同的反射率，因此，在兩者的界面之上的光刻膠薄膜會相應地接收到不同的曝光量，這就導致了最終形成的圖形化的光刻膠(即離子注入遮蔽層)104的CD值更加不容易控制，進而後續的離子注入以形成η阱或P阱的工藝，最終影響器件性能。
[0010]雖然現有技術中針對上述問題，已經存在一些改進方案，比如在用於形成離子注入遮蔽層的光刻膠的下方使用 BARC、DBARC(developer-soluble bottom ant1-reflectivecoating)、TARC 等，以及應用 OPC (Optical Proximity Correction,光學臨近矯正)等，然而這些方案均存在一定的問題，比如應用BARC技術存在成本高以及刻蝕加載問題，DBARC技術還不成熟，TARC對改善半導體襯底的CD均勻性並無幫助，而將OPC技術應用於半導體襯底的技術並不成熟並且工藝比較複雜等。
[0011]因此，需要提出一種新的半導體器件的製造方法，解決上述由於半導體襯底的表面各區域的光反射率不同導致的離子注入遮蔽層的關鍵尺寸難以控制的問題，提高半導體器件的性能。
【發明內容】
[0012]針對現有技術的不足，本發明提供了一種半導體器件的製造方法，該方法包括如下步驟:
[0013]步驟SlOl:提供形成有淺溝槽隔離的半導體襯底；
[0014]步驟S102:在所述淺溝槽隔離的上方形成矽蓋帽層；
[0015]步驟S103:在所述半導體襯底上形成離子注入遮蔽層。
[0016]優選的，在所述步驟S102中形成的所述矽蓋帽層的厚度為2(Tl00nm。
[0017]其中，在所述步驟S102中形成的所述矽蓋帽層的材料為單晶矽或多晶矽，並且所述矽蓋帽層的高k值為2.5^4, η值為0.8~2。
[0018]其中，所述步驟S103包括:
[0019]在所述半導體襯底上形成第一光刻膠薄膜；
[0020]利用掩膜板對所述光刻膠薄膜進行曝光、顯影，形成第一圖形化的光刻膠，所述第一圖形化的光刻膠即為所述離子注入遮蔽層。
[0021]其中，所述步驟S102包括:
[0022]步驟S1021:在所述半導體襯底上形成一層矽薄膜；
[0023]步驟S1022:在所述矽薄膜上形成一層底部抗反射層，並在所述底部抗反射層上方形成第二圖形化的光刻膠；
[0024]步驟S1023:以所述第二圖形化的光刻膠為掩膜對所述半導體襯底進行刻蝕，去除所述底部抗反射層和所述矽薄膜未被所述第二圖形化的光刻膠所覆蓋的部分，以形成所述矽蓋帽層；
[0025]步驟S1024:剝離掉所述第二圖形化的光刻膠以及位於其下方的所述底部抗反射層。
[0026]進一步的，所述步驟S1022包括:
[0027]在所述矽薄膜上形成一層底部抗反射層，在所述底部抗反射層上形成第二光刻膠薄膜，對所述第二光刻膠薄膜進行曝光、顯影處理以形成所述第二圖形化的光刻膠。
[0028]其中，在所述步驟SlOl中所提供的半導體襯底的有源區的上方形成有氧化物層。
[0029]與上述方案不同的是，在另一實施例中，在所述步驟SlOl中所提供的所述半導體襯底還包括位於其有源區上方的氮化矽層。
[0030]進一步的，所述步驟S102包括:
[0031]步驟S1021:在所述半導體襯底上形成一層矽薄膜；
[0032]步驟S1022:對所述矽薄膜進行CMP，去除所述矽薄膜位於所述淺溝槽隔離上方以外的部分，以形成所述矽蓋帽層。
[0033]更進一步的，在所述步驟S102和S103之間還包括去除所述位於有源區上方的氮化矽層的步驟。
[0034]本發明實施例的半導體器件的製造方法，通過增加在半導體襯底的淺溝槽隔離的上方形成矽蓋帽層的步驟，保證了整個半導體襯底上表面具有相近的光反射率，因而保證了形成的離子注入遮蔽層的關鍵尺寸(CD)可以較好地得到控制，提高了半導體器件的良率。【專利附圖】
【附圖說明】
[0035]本發明的下列附圖在此作為本發明的一部分用於理解本發明。附圖中示出了本發明的實施例及其描述，用來解釋本發明的原理。
[0036]附圖中:
[0037]圖1A-圖1B為現有技術中半導體器件的製造方法的各步驟完成後形成的結構的剖面圖；
[0038]圖2A-圖2E為本發明實施例1的半導體器件的製造方法的各步驟完成後形成的結構的剖面圖；
[0039]圖3A-圖3E為本發明實施例2的半導體器件的製造方法的各步驟完成後形成的結構的剖面圖；
[0040]圖4為本發明提出的一種半導體器件的製造方法的流程圖。
【具體實施方式】
[0041]在下文的描述中，給出了大量具體的細節以便提供對本發明更為徹底的理解。然而，對於本領域技術人員而言顯而易見的是，本發明可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本發明發生混淆，對於本領域公知的一些技術特徵未進行描述。
[0042]應當理解的是，本發明能夠以不同形式實施，而不應當解釋為局限於這裡提出的實施例。相反地，提供這些實施例將使公開徹底和完全，並且將本發明的範圍完全地傳遞給本領域技術人員。在附圖中，部件(層、區等)的比例關係並不代表各部件的真實尺寸和比例；為了清楚，層和區的尺寸以及相對尺寸可能被誇大。自始至終相同附圖標記表示相同的元件。
[0043]應當明白，當元件或層被稱為「在...上」、「與...相鄰」、「連接到」或「耦合到」其它元件或層時，其可以直接地在其它元件或層上、與之相鄰、連接或耦合到其它元件或層，或者可以存在居間的元件或層。相反，當元件被稱為「直接在...上」、「與...直接相鄰」、「直接連接到」或「直接耦合到」其它元件或層時，則不存在居間的元件或層。應當明白，儘管可使用術語第一、第二、第三等描述各種元件、部件、區、層和/或部分，這些元件、部件、區、層和/或部分不應當被這些術語限制。這些術語僅僅用來區分一個元件、部件、區、層或部分與另一個元件、部件、區、層或部分。因此，在不脫離本發明教導之下，下面討論的第一元件、部件、區、層或部分可表示為第二元件、部件、區、層或部分。
[0044]空間關係術語例如「在...下」、「在...下面」、「下面的」、「在...之下」、「在...之
上」、「上面的」等，在這裡可為了方便描述而被使用從而描述圖中所示的一個元件或特徵與其它元件或特徵的關係。應當明白，除了圖中所示的取向以外，空間關係術語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉，然後，描述為「在其它元件下面」或「在其之下」或「在其下」元件或特徵將取向為在其它元件或特徵「上」。因此，示例性術語「在...下面」和「在...下」可包括上和下兩個取向。器件可以另外地取向(旋轉90度或其它取向)並且在此使用的空間描述語相應地被解釋。
[0045]在此使用的術語的目的僅在於描述具體實施例並且不作為本發明的限制。在此使用時，單數形式的「一」、「一個」和「所述/該」也意圖包括複數形式，除非上下文清楚指出另外的方式。還應明白朮語「組成」和/或「包括」，當在該規格書中使用時，確定所述特徵、整數、步驟、操作、元件和/或部件的存在，但不排除一個或更多其它的特徵、整數、步驟、操作、元件、部件和/或組的存在或添加。在此使用時，術語「和/或」包括相關所列項目的任何及所有組合。
[0046]這裡參考作為本發明的理想實施例(和中間結構)的示意圖的橫截面圖來描述發明的實施例。這樣，可以預期由於例如製造技術和/或容差導致的從所示形狀的變化。因此，本發明的實施例不應當局限於在此所示的區的特定形狀，而是包括由於例如製造導致的形狀偏差。例如，顯示為矩形的注入區在其邊緣通常具有圓的或彎曲特徵和/或注入濃度梯度，而不是從注入區到非注入區的二元改變。同樣，通過注入形成的埋藏區可導致該埋藏區和注入進行時所經過的表面之間的區中的一些注入。因此，圖中顯示的區實質上是示意性的，它們的形狀並不意圖顯示器件的區的實際形狀且並不意圖限定本發明的範圍。
[0047]除非另外定義，在此使用的所有術語(包括技術和科學術語)具有與本發明領域的普通技術人員所通常理解的相同的含義。還將理解，諸如普通使用的字典中所定義的術語應當理解為具有與它們在相關領域和/或本規格書的環境中的含義一致的含義，而不能在理想的或過度正式的意義上解釋，除非這裡明示地這樣定義。
[0048]為了徹底理解本發明，將在下列的描述中提出詳細的步驟以及詳細的結構，以便闡釋本發明提出的半導體器件及其製造方法。本發明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發明還可以具有其他實施方式。
[0049]本發明各實施例的半導體器件的製造方法，通過增加在半導體襯底的淺溝槽隔離的上方形成矽蓋帽層的步驟，保證了整個半導體襯底上表面具有相近的光反射率，因此在通過對光刻膠薄膜進行光刻(曝光、顯影)形成離子注入遮蔽層的過程中，半導體襯底上各個區域的光刻膠薄膜接收的曝光量基本相同，進而使得形成的離子注入遮蔽層的關鍵尺寸(CD)可以較好地得到控制，提高了半導體器件的良率。
[0050]參照圖4，其示出了本發明的半導體器件的製造方法的一種典型方法的流程圖，用於簡要示出整個製造工藝的流程。該方法具體包括如下步驟:
[0051]步驟SlOl:提供形成有淺溝槽隔離的半導體襯底；
[0052]步驟S102:在所述淺溝槽隔離的上方形成矽蓋帽層；
[0053]步驟S103:在所述半導體襯底上形成離子注入遮蔽層。
[0054]下面，通過具體的實施例對本發明的半導體器件的製造方法進行詳細闡述如下。
[0055]實施例1
[0056]本發明實施例提供一種半導體器件的製造方法。下面，參照圖2A-2E來描述本發明提出的半導體器件的製造方法的一個示例性方法的詳細步驟。其中，圖2A-圖2E為本發明實施例的一種半導體器件的製造方法的各步驟完成後形成的結構的剖面圖。
[0057]本發明實施例提供的半導體器件的製造方法，具體包括如下步驟:
[0058]步驟1:提供一半導體襯底200。其中，半導體襯底200包括淺溝槽隔離(STI)201和淺溝槽隔離201之間的有源區(AA) 202。
[0059]在本實施例中，在有源區的上方形成有氧化物層203，如圖2A所示。該氧化物層203為PAD OX或者SAC 0X，材料為氧化矽(Si02)。其中，氧化物層203可以為保留的氮化矽的過渡層，具體地，本領域的技術人員可以理解，在形成淺溝槽隔離201時，需要在半導體襯底上形成一層氮化矽(層)作為掩膜，為了實現氮化矽和半導體襯底的良好接觸，現有技術中一般在氮化矽的下面形成一層氧化物層作為過渡層，在形成淺溝槽隔離201之後去除氮化矽的過程中，只需對過渡層予以保留即可作為本實施例的氧化物層203。也就是說，本發明實施例提供的半導體襯底200，是形成淺溝槽隔離201後去除了作為掩膜的氮化矽的半導體襯底。
[0060]作為示例，在本實施例中，所述半導體襯底200選用單晶矽材料構成。其中，STI201的材料為氧化矽。
[0061]在本實施例中，氧化物層203用於在後續光刻形成離子注入遮蔽層的過程中，作為半導體襯底的反射率調節層。並且，氧化物層203還作為後續形成矽蓋帽層時AA區的半導體襯底的保護層。其中，氧化物層203可以在後續在沉積形成柵氧化層的步驟之前，通過幹法刻蝕或溼法刻蝕等工藝去除。
[0062]步驟2:在淺溝槽隔離201的上方形成一層矽蓋帽層204，如圖2D所示。其中，所述矽蓋帽層204完全覆蓋所述淺溝槽隔離201。
[0063]其中，矽蓋帽層204的材料可以為單晶矽或多晶矽，其高k值優選為2.5?4之間，η值優選在0.8?2之間。
[0064]其中，矽蓋帽層204的厚度優選為2(Tl00nm。
[0065]示例性的，形成上述矽蓋帽層204的方法如下:
[0066]步驟201:在半導體襯底200上形成一層矽(Si)薄膜2040，如圖2B所示。其中，所述矽薄膜2040，可以為單晶矽或多晶矽。形成矽薄膜2040的方法，可以為沉積法等。
[0067]步驟202:在所述矽薄膜2040上形成一層底部抗反射層(BARC) 6001，並在所述底部抗反射層6001上方形成一層圖形化的光刻膠6002，所述圖形化的光刻膠6002位於STI201的正上方，並完全覆蓋所述STI 201，如圖2C所示。
[0068]其中，在所述底部抗反射層6001上方形成一層圖形化的光刻膠6002(記作第一圖形化的光刻膠)的方法為:在所述底部抗反射層6001上方形成一層光刻膠薄膜(記作光刻膠薄膜)，對所述光刻膠薄膜進行曝光、顯影處理，以形成圖形化的光刻膠6002。
[0069]步驟203:利用所述圖形化的光刻膠6002作為掩膜，對所述半導體襯底200進行刻蝕，去除底部抗反射層6001和矽薄膜2040未被圖形化的光刻膠6002覆蓋的部分，以形成矽蓋帽層204，然後剝離掉所述圖形化的光刻膠6002以及位於其下方的底部抗反射層6001，形成的圖形如圖2D所示。
[0070]在本步驟中，氧化物層203可作為AA區的半導體襯底的保護層，防止在通過刻蝕去除未被圖形化的光刻膠6002覆蓋的矽薄膜2040時，造成對AA區的損害。
[0071]由於在STI 201的上方形成了矽蓋帽層204，因此，整個半導體襯底200的上表面對光具有相近的反射率，因此可以保證後續形成的離子注入遮蔽層(材料為光刻膠)的關鍵尺寸(CD)可以較好地得到控制，進而保證了半導體器件的良率。
[0072]步驟3:在半導體襯底200形成離子注入遮蔽層205，如圖2E所示。其中，離子注入遮蔽層205會同時覆蓋部分AA區以及部分STI，其位置可以根據是用於形成η阱還是ρ阱具體進行設置，此處不再贅述。
[0073]具體地，形成離子注入遮蔽層205的方法如下:在半導體襯底200上形成一層光刻膠薄膜(記作第二光刻膠薄膜)；利用掩膜板(根據實際需要進行選擇)對該光刻膠薄膜進行曝光、顯影處理，以形成圖形化的光刻膠205 (記作第二圖形化的光刻膠)，該圖形化的光刻膠205即為離子注入遮蔽層205，形成的圖形如圖2E所示。
[0074]在本步驟中，由於在半導體襯底200上STI 201的上方存在矽蓋帽層204，整個半導體襯底200的上表面具有相近的光反射率，並且矽蓋帽層204可以減小在STI 201與半導體襯底200交界處的光反射率，因此在對光刻膠薄膜進行曝光的過程中，各個區域的光刻膠薄膜接收的曝光量基本相同，所以，形成的離子注入遮蔽層(圖形化的光刻膠)205的關鍵尺寸(CD)可以較好地得到控制，保證了半導體器件的良率。
[0075]並且，在本步驟中，氧化物層203可以半導體襯底200的光反射率調節層，以進一步保證形成良好的圖形化的光刻膠205。
[0076]至此，完成了本發明實施例的示例性的半導體器件的製造方法的介紹，後續可以以所述離子注入遮蔽層205為掩膜進行離子注入處理以形成η阱或P阱，在此不再贅述。本領域的技術人員可以理解，本發明實施例的方法並不以此為限；雖然本發明實施例對與發明點無關的半導體器件製程中的其他步驟並未進行描述，但這並不代表本發明實施例的半導體器件的製造方法不包括這些步驟，而是由於這些工藝步驟與傳統的半導體器件加工工藝完全相同而不再贅述。
[0077]本發明實施例的半導體器件的製造方法，通過增加在半導體襯底的淺溝槽隔離(STI)的上方形成矽蓋帽層的步驟，保證了整個半導體襯底的上表面具有相近的光反射率，因此在通過對光刻膠薄膜進行光刻(曝光、顯影)形成離子注入遮蔽層的過程中，半導體襯底上各個區域的光刻膠薄膜接收的曝光量基本相同，進而使得形成的離子注入遮蔽層的關鍵尺寸(CD)可以較好地得到控制，提高了半導體器件的良率。
[0078]實施例2
[0079]本發明實施例亦提供一種半導體器件的製造方法。下面，參照圖3Α-3Ε來描述本發明提出的半導體器件的製造方法的一個示例性方法的詳細步驟。其中，圖3Α-圖3Ε為本發明實施例的一種半導體器件的製造方法的各步驟完成後形成的結構的剖面圖。
[0080]本發明實施例提供的半導體器件的製造方法，具體包括如下步驟:
[0081]步驟1:提供一半導體襯底300。其中，半導體襯底300包括淺溝槽隔離(STI)301和位於淺溝槽隔離301之間的有源區(AA) 302。
[0082]與實施例1不同的是，在本實施例中，在有源區的上方形成(保留)有氮化矽層303，如圖3A所示。具體地，本發明實施例的半導體襯底300，在形成淺溝槽隔離301後，保留了作為掩膜的氮化矽層303。並且，在本實施例中，在氮化矽層303的下面還包括作為過渡層的氧化物層(圖中未示出)，比如PAD OX或SAC 0X。也就是說，本發明實施例提供的半導體襯底200，是形成淺溝槽隔離201後沒有去除掉作為掩膜的氮化矽層的半導體襯底。
[0083]作為示例，在本實施例中，所述半導體襯底300選用單晶矽材料構成。其中，STI301的材料為氧化矽。
[0084]步驟2:在淺溝槽隔離301的上方形成一層矽蓋帽層304，如圖3D所示。其中，所述矽蓋帽層304完全覆蓋所述淺溝槽隔離301。
[0085]其中，矽蓋帽層304的材料可以為單晶矽或多晶矽，其高k值優選為2.5?4之間，η值優選在0.8?2之間。[0086]其中，矽蓋帽層304的厚度優選為2(Tl00nm。
[0087]示例性的，形成上述矽蓋帽層304的方法如下:
[0088]步驟201:在半導體襯底300上形成一層矽(Si)薄膜3040，如圖3B所示。其中，所述矽薄膜3040，可以為單晶矽或多晶矽。形成矽薄膜3040的方法，可以為沉積法等。
[0089]步驟202:對所述矽薄膜3040進行CMP，去除矽薄膜3040位於所述STI301區域之外的部分，形成矽蓋帽層304，如圖2C所示。
[0090]步驟203:去除所述半導體襯底300上的位於AA區的氮化矽層303，形成的圖形如圖2D所示。
[0091]其中，去除氮化矽層303的方法可以為幹法刻蝕或溼法刻蝕。
[0092]在本步驟中，去除氮化矽層303的過程中，優選地，應保留位於氮化矽層303下方的氧化物層。
[0093]由於在STI 301的上方形成了矽蓋帽層304，因此，整個半導體襯底300的上表面對光具有相近的反射率，可以保證後續形成的離子注入遮蔽層(材料為光刻膠)的關鍵尺寸(CD)能夠較好地得到控制，進而保證了半導體器件的良率。
[0094]步驟3:在半導體襯底300上形成離子注入遮蔽層305，如圖3E所示。其中，離子注入遮蔽層305會同時覆蓋部分AA區以及部分STI，其位置可以根據是用於形成η阱還是P阱具體進行設置，此處不再贅述。
[0095]具體地，形成離子注入遮蔽層305的方法如下:在半導體襯底300上形成一層光刻膠薄膜(記作第三光刻膠薄膜)；利用掩膜板對該光刻膠薄膜進行曝光、顯影處理，以形成圖形化的光刻膠305 (記作第三圖形化的光刻膠)，該圖形化的光刻膠305即為離子注入遮蔽層305，形成的圖形如圖3Ε所示。
[0096]在本步驟中，由於在半導體襯底300上STI 301的上方存在矽蓋帽層304，整個半導體襯底300的上表面具有相近的光反射率，並且矽蓋帽層304可以減小在STI 301與半導體襯底300交界處的光反射率，因此在對光刻膠薄膜進行曝光的過程中，各個區域的光刻膠薄膜接收的曝光量基本相同，所以，形成的離子注入遮蔽層(圖形化的光刻膠)305的關鍵尺寸(CD)可以較好地得到控制，保證了半導體器件的良率。
[0097]至此，完成了本發明實施例的示例性的半導體器件的製造方法的介紹，後續可以以所述離子注入遮蔽層305為掩膜進行離子注入處理以形成η阱或ρ阱，在此不再贅述。本領域的技術人員可以理解，本發明實施例的方法並不以此為限；雖然本發明實施例對與發明點無關的半導體器件製程中的其他步驟並未進行描述，但這並不代表本發明實施例的半導體器件的製造方法不包括這些步驟，而是由於這些工藝步驟與傳統的半導體器件加工工藝完全相同而不再贅述。
[0098]本發明實施例的半導體器件的製造方法，通過增加在半導體襯底的淺溝槽隔離(STI)的上方形成矽蓋帽層的步驟，保證了整個半導體襯底的上表面具有相近的光反射率，因此在通過對光刻膠薄膜進行光刻(曝光、顯影)形成離子注入遮蔽層的過程中，半導體襯底上各個區域的光刻膠薄膜接收的曝光量基本相同，進而使得形成的離子注入遮蔽層的關鍵尺寸(CD)可以較好地得到控制，提高了半導體器件的良率。
[0099]本發明已經通過上述實施例進行了說明，但應當理解的是，上述實施例只是用於舉例和說明的目的，而非意在將本發明限制於所描述的實施例範圍內。此外本領域技術人員可以理解的是，本發明並不局限於上述實施例，根據本發明的教導還可以做出更多種的變型和修改，這些變型和修改均落在本發明所要求保護的範圍以內。本發明的保護範圍由附屬的權利要求書及其等效範圍所界定。
【權利要求】
1.一種半導體器件的製造方法，其特徵在於，所述方法包括: 步驟SlOl:提供形成有淺溝槽隔離的半導體襯底； 步驟S102:在所述淺溝槽隔離的上方形成矽蓋帽層； 步驟S103:在所述半導體襯底上形成離子注入遮蔽層。
2.如權利要求1所述的半導體器件的製造方法，其特徵在於，在所述步驟S102中形成的所述矽蓋帽層的厚度為2(Tl00nm。
3.如權利要求1所述的半導體器件的製造方法，其特徵在於，在所述步驟S102中形成的所述矽蓋帽層的材料為單晶矽或多晶矽，並且所述矽蓋帽層的高k值為2.5^4, η值為0.8~2。
4.如權利要求1所述的半導體器件的製造方法，其特徵在於，所述步驟S103包括: 在所述半導體襯底上形成第一光刻膠薄膜； 利用掩膜板對所述光刻膠薄膜進行曝光、顯影，形成第一圖形化的光刻膠，所述第一圖形化的光刻膠即為所述離子注入遮蔽層。
5.如權利要求1-4任一項所述的半導體器件的製造方法，其特徵在於，所述步驟S102包括: 步驟S1021:在所述半導體襯底上形成一層矽薄膜； 步驟S1022:在所述矽薄膜上形成一層底部抗反射層，並在所述底部抗反射層上方形成第二圖形化的光刻膠； 步驟S1023:以所述第二圖形化的光刻膠為掩膜對所述半導體襯底進行刻蝕，去除所述底部抗反射層和所述矽薄膜未被所述第二圖形化的光刻膠所覆蓋的部分，以形成所述矽蓋帽層； 步驟S1024:剝離掉所述第二圖形化的光刻膠以及位於其下方的所述底部抗反射層。
6.如權利要求5所述的半導體器件的製造方法，其特徵在於，所述步驟S1022包括: 在所述矽薄膜上形成一層底部抗反射層，在所述底部抗反射層上形成第二光刻膠薄膜，對所述第二光刻膠薄膜進行曝光、顯影處理以形成所述第二圖形化的光刻膠。
7.如權利要求5所述的半導體器件的製造方法，其特徵在於，在所述步驟SlOl中所提供的半導體襯底的有源區的上方形成有氧化物層。
8.如權利要求1-4任一項所述的半導體器件的製造方法，其特徵在於，在所述步驟SlOl中所提供的所述半導體襯底還包括位於其有源區上方的氮化矽層。
9.如權利要求8所述的半導體器件的製造方法，其特徵在於，所述步驟S102包括: 步驟S1021:在所述半導體襯底上形成一層矽薄膜； 步驟S1022:對所述矽薄膜進行CMP，去除所述矽薄膜位於所述淺溝槽隔離上方以外的部分，以形成所述矽蓋帽層。
10.如權利要求8所述的半導體器件的製造方法，其特徵在於，在所述步驟S102和S103之間還包括去除所述位於有源區上方的氮化矽層的步驟。
【文檔編號】H01L21/265GK103811314SQ201210445671
【公開日】2014年5月21日 申請日期:2012年11月8日 優先權日:2012年11月8日
【發明者】胡華勇 申請人:中芯國際集成電路製造(上海)有限公司