具有冗餘的感測放大器的製作方法

2023-10-17 08:00:19

專利名稱：具有冗餘的感測放大器的製作方法
技術領域：
本發明通常涉及電子電路，並且更具體地涉及感測放大器電路。
背景技術：
存儲器陣列例如隨機存取存儲器(RAM)通常包括多個存儲器單元，每個存儲器單元存儲表示該單元的邏輯狀態(如〃 0〃或〃 1〃 )的電壓。在存儲器陣列中使用感測放大器以便感測所選擇的存儲器單元的輸出電壓，從而讀取各單元各自的邏輯狀態。
隨著技術上的進步，存儲器單元不斷地縮小尺寸。不幸地，存儲器單元尺寸的減小伴隨著來自存儲器單元的感測電壓的減小。此外，隨著技術繼續縮小(存儲器單元的尺寸)，在感測放大器中的各電晶體器件之間的局部失配變得更顯著，由此導致了感測放大器中的偏移電壓的增加。由於感測放大器中各器件之間的局部閾值電壓和電流失配所導致的偏移電壓與存儲器單元中存儲的各邏輯狀態之間的減小的電壓差分相結合，降低了在讀取操作期間的解析度，並且強調了在感測放大器中降低DC偏移的重要性。
McClure的美國專利No. 5， 455， 798公開了將存儲器陣列布置為具有冗餘列的塊，每個冗餘列可以替代任何一塊中的一列。包括了多個冗餘感測放大器，其每一個與選擇的冗餘列相關聯。冗餘感測放大器由冗餘列解碼器控制。每個冗餘感測放大器的耦合由與每個輸入/輸出端相關聯的冗餘多路復用器控制。然而，儘管該方案允許替換感測放大器(如果發現缺陷的話)，但是所需要的冗餘水平將顯著地增加存儲器陣列的尺寸，因此不是期望的。 因此，需要改善的感測放大器，其不會受困於傳統的感測放大器表現出的上述一個或多個問題。

發明內容
本發明通過在其示例性實施例中提供其中包括冗餘元件的感測放大器來滿足上述需要。在確定感測放大器的偏移大於提供可靠工作的規定量時，將冗餘元件切換到工作中。通過用冗餘元件僅替代感測放大器的一部分，從而根據本發明的實施例的技術有利地提供了感測放大器冗餘，而不增加新的列或整個新的感測放大器，因此降低了需要的半導體區域的量。 根據本發明的實施例，感測放大器包括第一感測元件和對於第一感測元件是冗餘的第二感測元件。感測放大器還包括被配置為在感測放大器的偏移大於規定量時在第一和第二感測元件之間切換的開關電路。 根據本發明的另一方面，感測放大器分別包括第一和第二差分輸入級，第一和第二差分輸入級可選擇性地連接到差分輸入/輸出節點並且適於接收提供到該差分輸入/輸出節點的差分信號。第二差分輸入級與第一差分輸入級大體上匹配並且對於第一差分輸入級是冗餘的。感測放大器還可以包括操作地連接在感測放大器的電源與第一和第二差分輸入級中的至少其中一個之間的負載級。負載級被操作為在規定工作點處偏移第一和第二差分輸入級中的至少其中一個。控制電路連接到第一和第二差分輸入級，根據輸送到控制電路的至少一個控制信號，控制電路被操作為選擇性地使能第一和第二差分輸入級之一。
根據本發明的另一實施例，電子系統包括存儲器陣列以及至少一個感測放大器，存儲器陣列包括多個存儲器單元，感測放大器連接到存儲器陣列以便選擇性地讀取存儲器陣列中的至少其中一個存儲器單元的邏輯狀態。感測放大器包括第一和第二感測元件，第二感測元件對於第一感測元件是冗餘的。感測放大器還包括用於在感測放大器的偏移大於規定量時在第一和第二感測元件之間切換的開關電路。 根據本發明的另一方面，降低在感測放大器中的偏移的方法包括以下步驟在感測放大器中提供第一感測元件；在感測放大器中提供第二感測元件，第二感測元件對於第一感測元件是冗餘的；確定感測放大器的偏移；以及在感測放大器的偏移大於規定量時在第一和第二感測元件之間切換。 結合附圖閱讀以下本發明的示例性實施例的具體實施方式
，本發明的這些及其它目的、特徵以及優勢將變得清楚。


圖1是描述示例性存儲器電路的至少一部分的示意圖，該示例性存儲器電路可以被修改以實施本發明的技術。 圖2A是描述根據本發明實施例形成的示例性存儲器電路的至少一部分的示意圖。 圖2B是描述根據本發明實施例的、可以與圖2A的存儲器電路一起使用的示例性控制信號發生器的示意圖。 圖3是描述根據本發明的另一實施例形成的示例性存儲器電路的至少一部分的示意圖。
具體實施例方式
在本文中將在使用的示例性感測放大器電路的背景中描述本發明，例如在包括多個存儲器單元以及耦合到各存儲器單元以便選擇性地訪問各存儲器單元的多個位線的存儲器陣列的背景中描述本發明。然而，應該理解，本發明不局限於這些或任何其它特定電路布置。更合適地，本發明更適用於有利地減小感測放大器中的偏移的技術，而不顯著地影響性能和/或顯著地增加感測放大器的尺寸。 儘管可以利用如可以利用互補金屬氧化物半導體(CMOS)製造工藝形成的p溝道金屬氧化物半導體(PM0S)和n溝道金屬氧化物半導體(NM0S)電晶體器件來實現本文中描述的本發明的各種實施方式，然而應當理解，本發明不局限於上述電晶體器件和/或上述製造工藝，並且本領域技術人員應當理解，可以類似地採用其它適合的器件例如雙極結電晶體(BJT)等等和/或其它適合的製造工藝(如雙極的、雙CM0S等等)。此外，儘管本發明的優選實施例典型地在矽片中製造，本發明的實施例可以可選地在包括其它材料的晶片中製造，所述其它材料包括但不限於砷化鎵(GaAs)、磷化銦(InP)等等。 圖1是描述示例性存儲器電路100的至少一部分的示意圖。存儲器電路100包括感測放大器102和連接到該感測放大器的列多路復用器104。列多路復用器104連接到多
6個互補位線對，BLT[O]禾P BLC
、BLT[1]禾P BLC[l]、以及BLT[n-l]禾P BLC[n-l]，其中n是 大於l的整數。〃 BLT〃指定真實位線(true bit line)，並且〃 BLC〃指定給定的互補位 線對的互補位線。如命名暗示的，由互補位線BLC傳送的信號將是由對應的真實位線BLT 傳送的信號的邏輯補。各位線對連接到存儲器電路100中的各存儲器單元(未示出)，並且 用來分別在讀取或寫入操作期間從存儲器單元傳送數據或者將數據傳送到存儲器單元。根 據提供到多路復用器的一個或多個控制信號CONTROLS,列多路復用器104至少部分地用於 將選擇的互補位線對分別通過真實和互補數據線DLT和DLC連接到感測放大器102。為了 節省篇幅，儘管典型的存儲器陣列可以包括多個上述列，但是僅示出了存儲器電路100中 的一列的一部分。 感測放大器102包括差分輸入級106，差分輸入級106通過負載級108連接到感測 放大器的電源，例如VDD。輸入級106分別連接到存儲器電路100的真實和互補數據線DLT 和DLC。輸入級106優選地包括以交叉耦合(cross-coupled)布置的方式連接在一起的一 對NMOS電晶體器件NO和Nl。更具體地，器件NO的漏極(D)和器件Nl的柵極(G)連接到 互補數據線DLC， NO的源極(S)在節點CN1處連接到Nl的源極，並且NO的柵極和Nl的漏 極連接到真實數據線DLT。器件NO和Nl的交叉耦合布置使得輸入級106能夠鎖存從存儲 器電路100中的選擇的存儲器單元讀取並且在線DLT和DLC上傳送的數據。如在位線的情 形下，由互補數據線DLC傳送的數據將是由真實數據線DLT傳送的數據的邏輯補。
應當理解，由於金屬氧化物半導體(MOS)器件本質上是對稱的並且因此是雙向 的，因此在MOS器件中源極和漏極指定的分配基本上是任意的。因此，大體上，在本文中可 以將源極和漏極分別稱為第一和第二源極/漏極，其中〃 源極/漏極〃 在上下文中表示源 極或漏極。 形成輸入級106的虛擬地的節點CN1可以直接連接或通過開關電路110或替代 的控制電路連接到感測放大器102的電壓返回(voltagereturn)，所述電壓返回可以接地。 如圖所示，可以利用NMOS器件N2實現開關電路110， NMOS器件N2的源極接地，漏極在節 點CN1處連接到輸入級106，並且柵極適於接收控制信號STROBE,控制信號STROBE可以是 用於選擇性地激活感測放大器的數據選通信號。例如，在控制信號STROBE是邏輯高電平 (如〃 1 〃 ；VDD)時，器件N2將被導通，從而將輸入級106接地。當STROBE是邏輯低電平 (如"0〃 0伏)時，器件N2將關斷，使輸入級106從接地斷開，從而禁用感測放大器102。
負載級108優選地包括以交叉耦合布置的方式連接在輸入級106和電源VDD之間 的一對PMOS電晶體器件PO和Pl。更具體地，器件PO和PI的源極連接到VDD， PO的漏極 連接到Nl的漏極，P1的漏極連接到NO的漏極，PO的柵極連接到NO的柵極，並且PI的柵極 連接到Nl的柵極。輸入級106和負載級108的組合基本上形成一對交叉耦合的反相器，其 中第一反相器包括器件PI和N0，以及第二反相器包括器件PO和Nl 。該共同鎖存配置經常 被用作靜態RAM (SRAM)中的存儲元件。 為了緩存從選擇的存儲器單元中讀取並且分別在真實和互補數據線DLT和DLC上 鎖存的差分信號，可以採用一對緩存器10和II。具體地，緩存器10的輸入連接到互補數 據線DLC，並且10的輸出形成感測放大器102的互補數據輸出DC。同樣地，緩存器II的輸 入連接到真實數據線DLT，並且II的輸出形成感測放大器102的真實數據輸出DT。應當理 解，儘管在感測放大器102中描述了反相緩存器，然而可以替代地採用非反相緩存器。
隨著半導體製造技術的進步，存儲器單元尺寸典型地縮小並且在存儲器單元之內的電壓成比例地縮小，以便降低在該單元之內的峰值電場，否則的話該峰值電場可能會損傷該單元。因此，減小了在該存儲器單元中存儲的二進位數據表示的兩種狀態之間的存儲器單元輸出電壓的差。例如，利用某些集成電路(IC)工藝技術，在存儲器單元中表示邏輯〃 l"狀態和邏輯〃 0〃狀態的輸出電壓之間的差可以小於約70毫伏。不幸地是，除了
必須檢測更小的差信號之外，ic尺寸的減小還導致了感測放大器中局部失配的增加，從而
增大了感測放大器中的直流(DC)偏移。取決於感測放大器可能經歷的工藝、電壓和/或溫度(PVT)條件的變化，增大的DC偏移可能會接近約30毫伏，增大的DC偏移還降低了感測放大器的解析度和噪音容限。 在感測放大器中的偏移的主要來源可以歸因於在形成感測放大器輸入級的各器件之間的失配。 一種降低輸入級106中的失配的方法為，使匹配的器件NO和Nl的尺寸充分地大，從而局部的IC工藝異常引起的各器件尺寸的任何失配變得影響更小。然而，該方案顯著地增加了感測放大器的尺寸，因此不是期望的。 圖2A是描述根據本發明實施例形成的示例性存儲器電路200的至少一部分的示意圖。類似於圖1所示的存儲器電路100，存儲器電路200優選地包括感測放大器202和連接到該感測放大器的列多路復用器204或替代的開關電路。列多路復用器204連接到多個互補位線對BLT[O]禾P BLC[O]、 BLT[l]禾P BLC[l]、以及BLT[n-l]禾P BLC[n-l]，其中n是大於1的整數。各位線連接到存儲器電路200中的各存儲器單元(未示出)，並且用來分別在讀取或寫入操作期間從存儲器單元傳送數據或者將數據傳送到存儲器單元。根據提供到多路復用器的一個或多個控制信號CONTROLS,列多路復用器204至少部分地用於將選擇的互補位線對分別通過真實和互補數據線DLT和DLC連接到感測放大器202。數據線DLT和DLC在本文中可以被稱為差分輸入/輸出線，並且連接到這些線的感測放大器節點可以被稱為差分輸入/輸出節點。應當理解，為了節約篇幅，儘管典型的存儲器陣列可以包括多個上述列，然而僅示出了存儲器電路200中的一列的一部分。 感測放大器202包括通過負載級208連接到感測放大器的電源(例如VDD)的第一差分輸入級206。第一差分輸入級206分別連接到真實和互補數據線DLT和DLC。第一差分輸入級206包括以交叉耦合布置方式連接在一起的一對匹配的NMOS電晶體器件NO和N1，器件N0的漏極和器件N1的柵極連接到互補數據線DLC，NO的源極在節點CN1處連接到Nl的源極，並且NO的柵極和Nl的漏極連接到真實數據線DLT。如前所述，器件NO和Nl的交叉耦合布置使得第一差分輸入級206能夠鎖存從存儲器電路200中的選擇的存儲器單元讀取並且在線DLT和DLC上傳送的數據。 節點CN1可以直接或通過第一開關電路210或替代的控制電路連接到感測放大器202的電壓返回，從而使能第一差分輸入級206，其中感測放大器202的電壓返回可以接地。如圖所示，可以利用NMOS器件N2來實現第一開關電路210，NM0S器件N2的源極接地，漏極在節點CN1處連接到第一差分輸入級206，並且柵極適於接收第一控制信號STROBE
，第一控制信號STROBE
可以是用於選擇性地激活感測放大器的數據選通信號。例如，當信號STROBE[O]是邏輯高電平時，器件N2將被導通，從而將第一差分輸入級206接地。當信號STROBE
是邏輯低電平時，器件N2將被關斷，從接地斷開第一差分輸入級206，從而禁用至少該第一差分輸入級。
負載級208優選地包括以交叉耦合布置的方式連接在第一差分輸入級206和VDD之間的一對PMOS電晶體器件PO和Pl。更具體地，器件PO和PI的源極連接到VDD， PO的漏極連接到器件Nl的漏極，PI的漏極連接到器件NO的漏極，PO的柵極連接到NO的柵極，並且P1的柵極連接到N1的柵極。當然，負載級208僅僅是示例性的，本發明不意圖為局限於示出的具體電路結構。 以與圖1中描述的存儲器電路100 —致的方式，在感測放大器202內包括一對緩存器IO和II，以便緩存從選擇的存儲器單元讀取並且分別鎖存在真實和互補數據線DLT和DLC上的差分信號。具體地，緩存器IO的輸入連接到互補數據線DLC，並且IO的輸出形成感測放大器202的互補數據輸出DC。同樣地，緩存器II的輸入連接到真實數據線DLT，並且II的輸出形成感測放大器202的真實數據輸出DT。應當理解，儘管在感測放大器102中描述了反相緩存器，然而可以類似地採用非反相緩存器。 感測放大器202還包括與第一差分輸入級206並聯連接的第二差分輸入級212。具體地，第二差分輸入級212包括以交叉耦合布置方式連接在一起的一對NMOS電晶體N4和N5，器件N4的漏極和器件N5的柵極連接到真實數據線DLT， N4的源極在節點CN2處連接到N5的源極，並且N4的柵極和N5的漏極連接到互補數據線DLC。類似於第一差分輸入級206中的器件NO和Nl，器件N4和N5互相匹配以便使偏移最小化。在這方面，第一和第二差分輸入級206和212優選地分別基本上彼此相同。 可以在感測放大器202中提供操作為將節點CN2接地的第二開關電路214，第二開關電路214用於選擇性地使能第二差分輸入級212。可以利用NMOS器件N3來實現第二開關電路214，NM0S器件N3的源極接地，漏極在節點CN2處連接到第二差分輸入級212，並且柵極適於接收第二控制信號STROBE[l]， STROBE[l]可以是數據選通信號。例如，當信號STROBE[l]是邏輯高電平時，器件N3將被導通，從而將第一差分輸入級206接地。當信號STROBE[l]是邏輯低電平時，器件N3將被關斷，從接地斷開第二差分輸入級212，從而禁用感測放大器202。 第二差分輸入級212是冗餘級，其原因在於，理想地僅在第一差分輸入級206中的失配引起的感測放大器202中的偏移大於規定量時才使用該第二差分輸入級212。應當理解，第一和第二差分輸入級206和212分別優選地在感測放大器202中不被同時使能，因此在任何給定時間，控制信號STORBE[O]和STROBE[l]僅有其中之一是有效的。例如，當STROBE[O]是邏輯高電平時，STROBE[l]是邏輯低電平，反之亦然。第一差分輸入級206可以用作默認的輸入級，而第二差分輸入級212可以用作冗餘輸入級，儘管這些指定基本上是任意的。 可以在外部生成用於分別選擇性地激活第一和第二差分輸入級206和212的控制信號STROBE
和STROBE [1]，並且將其輸送到感測放大器202。替代地，可以在感測放大器202之內生成這些信號。例如，圖2B描述了根據本發明的示例性實施例的示例性信號發生器電路250，其可以用在感測放大器202中，用於生成控制信號STROBE
和STROBE [1]。參考圖2B，信號發生器電路250包括電阻器Rl或替代的電阻性元件(如MOS電晶體)，電阻器Rl或替代的電阻性元件的第一端接地並且第二端通過第一熔絲Fl連接到VDD，所述第一熔絲在節點CTL處連接到電阻器R1。儘管本發明不限於R1的任何具體電阻值，然而電阻器Rl優選地具有相對高的電阻值(如大於約100千歐姆)，以便最小化在信號發生器250
9中消耗的電流。 信號發生器電路250還分別包括表現邏輯AND (與)功能的第一和第二 AND門NDO和NDl。 AND門NDO和NDl中的每一個的第一輸入(A)優選地被操作為接收輸送到信號發生器電路250的選通信號STROBE。 AND門NDO的第二輸入(B)適於接收節點CTL處的信號，AND門NDl的第二輸入(B)適於接收節點CTL處的信號的邏輯補。AND門NDO的輸出被操作為生成控制信號STROBE[O]並且AND門NDl的輸出被操作為生成控制信號STROBE[l]。
在默認狀態下，熔絲Fl不被燒斷，因此節點CTL處的信號將基本上等於VDD (如邏輯高電平)。因此，AND門NDO的第二輸入將處於邏輯高電平，並且AND門NDl的第二輸入將處於邏輯低電平(作為節點CTL處的信號的邏輯補)。選通信號STROBE優選地是正常情況下為邏輯低電平的脈衝，因此控制信號STROBE[O]和STROBE[l]正常情況下將處於邏輯低電平。由於信號STROBE[O]和STROBE[l]處於邏輯低電平，將分別使第一和第二開關電路210和214關斷，從而分別禁用第一和第二差分輸入級206和212。在需要激活感測放大器202時，例如在讀取操作期間，選通信號STROBE脈衝跳到邏輯高電平。在STROBE是邏輯高電平時，控制信號STROBE[O]將處於邏輯高電平並且控制信號STROBE[l]將保持在邏輯低電平。 在確定第一差分輸入級206中的偏移超過規定閾值時，熔絲F1可以被斷開(如使熔絲通過大電流以熔化形成熔絲的金屬、雷射燒斷、等等)。電阻器Rl用作下拉器件，從而在熔絲F1被燒斷時，節點CTL處的信號被拉到邏輯低電平。因此，NDO的第二輸入將處於邏輯低電平，並且ND1的第二輸入將處於邏輯高電平。在選通信號STROBE為邏輯高電平時，控制信號STROBE[O]將保持處於邏輯低電平並且控制信號STROBE[l]將處於邏輯高電平，從而使能第二差分輸入級212。 如本領域技術人員根據本文中闡明的教導將清楚的，可以類似地構想替代的信號生成電路以便生成控制信號STROBE[O]和STROBE[l]。例如，可以利用控制節點CTL處的電壓的寄存器的實施方式取代信號發生器電路250中的熔絲F1和電阻器R1。用這種方式，能夠選擇性地對控制信號STROBE
和STROBE [1]編程，例如通過初始化例程或者根據存儲在寄存器中的值的〃 實時運行(on thefly)〃 。利用該方案，可以單獨地測試由第一和第二差分輸入級導致的偏移，從而確定在任意給定時間處感測放大器中哪一個輸入級取決於感測放大器正經歷的變化條件顯示出最低的偏移。 圖3是描述根據本發明的另一實施例形成的示例性存儲器電路300的至少一部分的示意圖。存儲器電路300包括分別通過真實和互補數據線DLT和DLC耦合到列多路復用器204的感測放大器302。如從圖中可以看出，感測放大器302至少在以下方面類似於圖2A中示出的感測放大器202 :感測放大器302分別包括第一和第二差分輸入級206和212、負載級208、以及連接到第一差分輸入級以便選擇性地使能第一差分輸入級的開關電路210，例外在於感測放大器302還包括連接到第一和第二差分輸入級的控制電路304或替代的控制電路。此外，在感測放大器302中移除了圖2A中示出的第二開關電路214，並且連接第一和第二差分輸入級206、212，以便通過將第二差分輸入級212中的器件N4和N5的源極連接到第一差分輸入級206中的節點CN1來共用開關電路210。第一開關電路210和控制電路304可以集成在一起以形成相同的控制電路的至少一部分。 將控制電路304概念性地被描述為一對單刀雙擲(SPDT)開關SW1和SW2，開關SW1和SW2適於選擇性地將第一和第二差分輸入級206和212之一分別連接到真實和互補數據線DLT、DLC。實際上，如對於本領域技術人員根據本文中闡明的技術將清楚的，可以利用例如電晶體器件、多路復用器、傳輸門等來實現開關SW1和SW2。此外，控制電路304可以包括其它電路(未明確示出)，例如當輸入級的任何一個被從數據線斷開時阻止第一和第二差分輸入級中出現浮置節點的電路。 在可以被表示為開關位置1的第一操作模式中，根據輸送到控制電路的至少一個控制信號CTL，控制電路304優選地適於將第一差分輸入級206連接到數據線DLT和DLC並且將第二差分輸入級212從數據線斷開。在可以被表示為開關位置2的第二操作模式中，控制電路304優選地適於根據控制信號CTL將第二差分輸入級212連接到數據線DLT和DLC並且將第一差分輸入級206從數據線斷開。由於控制電路304提供了選擇性地將各個輸入級206、212連接到數據線的裝置，可以將輸入級直接接地，從而消除對第一開關電路210的需要。 在根據本發明的另一方面的示例性測試方法中，利用感測放大器中的第一和第二差分輸入級兩者可以獨立地測試含有本文中描述的本發明技術的存儲器陣列，從而分別獲得第一和第二數據集。具有最低VDD工作電壓的數據集優選地被選擇用於表示與其對應的最低DC偏移電壓。根據另一示例性測試方法，可以利用第一差分輸入級來測試存儲器陣列，並且如果存儲器陣列未能例如在低VDD工作點下滿足規定約束，則可以利用第二差分輸入級再測試存儲器陣列。如果利用第二差分輸入級得到了令人滿意的測試結果，則可以燒斷熔絲或寄存器組以利用第二差分輸入級配置感測放大器。 本發明的技術的至少一部分可以在集成電路中實施。在形成集成電路時，典型地以在半導體晶片的表面上的重複圖案的方式製造相同的管芯。每個管芯包括本文中描述的器件，並且可以包括其它結構和/或電路。從晶片切割或劃片單獨的管芯，接著將單獨的管芯封裝為集成電路。本領域技術人員將明白怎樣對晶片劃片以及封裝管芯以製造集成電路。這樣製造的集成電路被認為是本發明的一部分。 可以在使用嵌入式存儲器或單機存儲器的任何應用和/或電子系統中採用根據本發明的集成電路。用於實施本發明的技術的適合的系統可以包括但不限於個人計算機、通信網絡、電子儀器(如自動化測試設備(ATE))、接口網絡等等。含有上述集成電路的系統被認為是本發明的一部分。給出在本文中提供的本發明的教導，本領域技術人員將能構想本發明的技術的其它實施方式和應用。 儘管在本文中已經參考附圖描述了本發明的示例性實施例，應當理解，本發明不局限於這些明確的實施例，並且本領域技術人員可以作出各種其它改變和修改而不偏離所附權利要求的範圍。
權利要求
一種感測放大器，包括第一感測元件；對於第一感測元件是冗餘的第二感測元件；以及被配置為在感測放大器的偏移大於規定量時在第一和第二感測元件之間切換的開關電路。
2. 根據權利要求1的感測放大器，其中，第一和第二感測元件中的至少其中一個包括差分輸入級，該差分輸入級可選擇性地連接到感測放大器的差分輸入/輸出節點並且適於接收提供到該差分輸入/輸出節點的差分信號。
3. 根據權利要求1的感測放大器，其中所述第一感測元件包括第一差分輸入級，該第一差分輸入級可選擇性地連接到感測放大器的差分輸入/輸出節點並且適於接收提供到該差分輸入/輸出節點的差分信號；所述第二感測元件包括第二差分輸入級，該第二差分輸入級可選擇性地連接到感測放大器的差分輸入/輸出節點並且適於接收提供到該差分輸入/輸出節點的差分信號，第二差分輸入級與第一差分輸入級大體上匹配並且對於第一差分輸入級是冗餘的；以及所述開關電路包括連接到第一和第二差分輸入級的控制電路，該控制電路被操作為根據輸送到該控制電路的至少一個控制信號選擇性地使能第一和第二差分輸入級之一，該至少一個控制信號取決於感測放大器的偏移是否大於規定量。
4. 一種感測放大器，包括第一差分輸入級，可選擇性地連接到感測放大器的差分輸入/輸出節點並且適於接收提供到該差分輸入/輸出節點的差分信號；第二差分輸入級，可選擇性地連接到感測放大器的差分輸入/輸出節點並且適於接收提供到該差分輸入/輸出節點的差分信號，第二差分輸入級與第一差分輸入級大體上匹配並且對於第一差分輸入級是冗餘的；負載級，操作地連接在感測放大器的電源與第一和第二差分輸入級中的至少其中一個之間，該負載級被操作為在規定工作點偏移第一和第二差分輸入級中的至少其中一個；以及控制電路，連接到第一和第二差分輸入級，該控制電路被操作為根據輸送到控制電路的至少一個控制信號選擇性地使能第一和第二差分輸入級之一。
5. 根據權利要求4的感測放大器，其中，所述控制電路被操作為在檢測到與感測放大器有關的規定條件時將第一和第二差分輸入級之一連接到差分輸入/輸出節點。
6. 根據權利要求4的感測放大器，其中，所述控制電路被操作為在感測放大器的偏移大於規定量時將第一和第二差分輸入級之一連接到差分輸入/輸出節點。
7. 根據權利要求4的感測放大器，還包括緩存電路，該緩存電路具有連接到差分輸入/輸出節點的輸入並且在所述緩存電路的輸出處生成表示差分輸入/輸出節點處的各個信號的差分信號。
8. 根據權利要求4的感測放大器，其中，所述負載級包括第一和第二PM0S器件，所述第一和第二 PM0S器件的第一源極/漏極連接到感測放大器的電源，第一 PM0S器件的柵極連接到所述差分輸入/輸出節點中的第一差分輸入/輸出節點，第一和第二 PM0S的第二源極/漏極操作地連接到第一和第二差分輸入級中的至少其中一個，並且第二 PM0S器件的柵極連接到差分輸入/輸出節點中的第二差分輸入/輸出節點。
9. 根據權利要求4的感測放大器，其中，第一和第二差分輸入級的每一個包括以交叉耦合配置方式彼此連接的第一和第二 NM0S器件。
10. 根據權利要求9的感測放大器，其中，第一和第二NMOS器件彼此大體上匹配。
11. 根據權利要求9的感測放大器，其中，在第一和第二差分輸入級的每一個中，第一和第二 NM0S器件的第一源極/漏極連接到差分輸入/輸出節點，第一和第二 NM0S器件的第二源極/漏極操作地連接到感測放大器的電壓返回，第一 NM0S器件的柵極連接到第二NM0S器件的第一源極/漏極，並且第二 NM0S器件的柵極連接到第一 NM0S器件的第二源極/漏極。
12. 根據權利要求4的感測放大器，其中，所述控制電路包括連接在第一和第二差分輸入級與差分輸入/輸出節點之間的開關電路，該控制電路被操作為根據至少一個控制信號選擇性地將第一和第二差分輸入級之一連接到差分輸入/輸出節點。
13. 根據權利要求12的感測放大器，其中，所述控制電路能夠根據至少一個控制信號以至少第一和第二模式之一工作，其中，在第一模式中，所述控制電路適於將第一差分輸入級連接到差分輸入/輸出節點並且從該差分輸入/輸出節點斷開第二差分輸入級，並且在第二模式中，所述控制電路適於將第二差分輸入級連接到差分輸入/輸出節點並且從差分輸入/輸出節點斷開第一差分輸入級。
14. 根據權利要求4的感測放大器，其中，所述控制電路包括第一開關電路，被操作為根據第一控制信號選擇性地使能第一差分輸入級；以及第二開關電路，被操作為根據第二控制信號選擇性地使能第二差分輸入級。
15. 根據權利要求14的感測放大器，其中，第一和第二開關電路中的至少其中一個包括NM0S器件，該NM0S器件的第一源極/漏極連接到第一和第二差分輸入級中相應的一個，第二源極/漏極連接到感測放大器的電壓返回，並且柵極用於接收第一和第二控制信號中相應的一個。
16. 根據權利要求14的感測放大器，還包括控制信號發生器，該控制信號發生器包括電阻性元件，其第一端連接到感測放大器的電壓返回；熔絲，其第一端連接到感測放大器的電源並且第二端在第一節點處連接到電阻性元件的第二端；以及第一和第二邏輯AND門，每個AND門的第一輸入被操作為接收選通信號，第一AND門的第二輸入被操作為接收表示第一節點處的電壓電平的信號，第二AND門的第二輸入被操作為接收第一節點處的第一信號的邏輯補，第一AND門生成第一控制信號並且第二AND門生成第二控制信號。
17. 根據權利要求4的感測放大器，其中，第二差分輸入級對於第一差分輸入級是冗餘的。
18. —種集成電路，包括如權利要求1的感測放大器。
19. 一種電子系統，包括存儲器陣列，包括多個存儲器單元；以及至少一個感測放大器，連接到存儲器陣列用於選擇性地讀取存儲器陣列中至少其中一個存儲器單元的邏輯狀態，該至少一個感測放大器包括第一感測元件；對於第一感測元件是冗餘的第二感測元件；以及被配置為在感測放大器的偏移大於規定量時在第一和第二感測元件之間切換的開關電路。
20. —種降低感測放大器中的偏移的方法，該方法包括以下步驟在感測放大器中提供第一感測元件；在感測放大器中提供第二感測元件，第二感測元件對於第一感測元件是冗餘的；確定感測放大器的偏移；以及在感測放大器的偏移大於規定量時在第一和第二感測元件之間切換。
全文摘要
感測放大器包括第一感測元件和對於第一感測元件是冗餘的第二感測元件。感測放大器還包括被配置為在感測放大器的偏移大於規定量時在第一和第二感測元件之間切換的開關電路。
文檔編號G11C7/02GK101765886SQ200780100031
公開日2010年6月30日 申請日期2007年8月29日 優先權日2007年8月29日
發明者D·A·伊萬斯, D·E·杜德克, R·J·沃茲尼亞克, W·E·韋納, 彭海泉 申請人:艾格瑞系統有限公司