用於amoled顯示器的老化補償的系統和方法

2023-10-06 21:07:49

用於amoled顯示器的老化補償的系統和方法
【專利摘要】本發明提供了用於對顯示器中的像素進行編程、監測和驅動的電路。所述電路通常包括驅動電晶體，所述驅動電晶體根據諸如電容器等存儲器件上存儲的編程信息來驅動流經發光器件的電流。所述電路通常還包括一個或多個開關電晶體，以選擇用於編程、監測和/或發光的電路。有利地，所述電路包括發光電晶體，所述發光電晶體選擇性地連接所述驅動電晶體的柵極端子和源極端子，以使得能夠以與開關電晶體的電阻無關的方式將編程信息施加至所述驅動電晶體。
【專利說明】用於AMOLED顯示器的老化補償的系統和方法
【技術領域】
[0001]本發明大致上涉及用於顯示器的電路以及對顯示器進行驅動、校準和編程的方法，尤其是對有源矩陣有機發光二極體(active matrix organic light emitting diode,AMOLED)顯示器進行驅動、校準和編程的方法。
【背景技術】
[0002]能夠由均受控於單獨的電路(即，像素電路)的發光器件的陣列來形成顯示器，其中上述電路具有這樣的電晶體:所述電晶體用於選擇性地控制這些電路以用顯示信息對這些電路進行編程並且使這些電路根據顯示信息發光。能夠在這類顯示器中結合有被製造在基板上的薄膜電晶體(TFT)。隨著顯示器的老化，TFT隨著時間推移易於在整個顯示面板上表現出不均勻的性能。在顯示器老化時，可以將補償技術應用到這類顯示器，以在整個顯示器上實現圖像均勻性並消除顯示器中的劣化。
[0003]關於用於向顯示器進行補償以消除整個顯示面板上的以及隨時間產生的差異的一些方案，它們利用監測系統來測量與像素電路的老化(即，劣化)相關的依賴時間參數。接著，能夠使用所測量的信息來通知像素電路的隨後的編程，以此確保通過對編程進行調整來消除任何測量到的劣化。這樣的被監測的像素電路可能需要使用額外的電晶體和/或線路，以選擇性地將像素電路連接至監測系統並將信息讀出。令人不滿的是，額外的電晶體和/或線路的併入可能減小了像素節距(即，像素密度)。

【發明內容】

[0004]在各個方面，本發明提供了適於在受監測的顯示器中使用的用於對像素老化提供補償的像素電路。本文披露的像素電路構造使得監視器能夠經由監測開關電晶體來訪問像素電路的節點，使得監視器能夠測量用於指示像素電路的劣化量的電流和/或電壓。在各個方面，本發明還提供了能夠以與開關電晶體的電阻無關的方式編程像素的像素電路構造。本文披露的像素電路構造包括用於使像素電路內的存儲電容與驅動電晶體隔離的電晶體，使得存儲電容上的電荷在編程操作期間不受流經驅動電晶體的電流的影響。
[0005]根據本發明的一些實施例，提供了一種用於補償顯示器陣列中的像素的系統。所述系統可以包括像素電路、驅動器、監測器和控制器。在編程周期期間根據編程信息對所述像素電路編程，且在發光周期期間根據所述編程信息驅動所述像素電路以發光。所述像素電路包括:發光器件、驅動電晶體、存儲電容和發光控制電晶體。所述發光器件在所述發光周期期間發光。所述驅動電晶體在所述發光周期期間傳輸經過所述發光器件的電流。在所述編程周期期間，所述存儲電容被充電有至少部分地基於所述編程信息的電壓。所述發光控制電晶體被布置為在所述發光周期期間選擇性地連接所述發光器件、所述驅動電晶體和所述存儲電容中的至少兩者，使得根據所述存儲電容上的電壓，經由所述驅動電晶體傳輸流經所述發光器件的電流。所述驅動器通過根據所述編程信息對所述存儲電容充電來經由數據線編程所述像素電路。所述監測器提取用於指示所述像素電路的老化劣化的電壓或電流。所述控制器操作所述監測器和所述驅動器。所述控制器被設置用於:從所述監測器接收劣化量的指示；接收用於指示將從所述發光器件發出的亮度的量的數據輸入；基於所述劣化量，確定補償量以提供至所述像素電路；並且將所述編程信息提供至所述驅動器以編程所述像素電路。所述編程信息至少部分地基於所接收的數據輸入和所確定的補償量。
[0006]根據本發明的一些實施例，提供了一種用於驅動發光器件的像素電路。所述像素電路包括驅動電晶體、存儲電容、發光控制電晶體和至少一個開關電晶體。所述驅動電晶體用於根據施加在所述驅動電晶體兩端的驅動電壓來驅動流經發光器件的電流。在編程周期期間以所述驅動電壓對所述存儲電容充電。所述發光控制電晶體連接所述驅動電晶體、所述發光器件和所述存儲電容中的至少兩者，使得在所述發光周期期間根據所述存儲電容上被充電的電壓傳輸流經所述驅動電晶體的電流。在監測周期期間，所述至少一個開關電晶體將經過所述驅動電晶體的電流路徑連接至監視器以接收基於流經所述驅動電晶體的電流的老化信息的指示。
[0007]根據本發明的一些實施例，提供了一種像素電路。所述像素電路包括驅動電晶體、存儲電容、一個或多個開關電晶體和發光控制電晶體。所述驅動電晶體用於根據施加在所述驅動電晶體兩端的驅動電壓來驅動流經發光器件中的電流。在編程周期期間以所述驅動電壓來充電所述存儲電容。所述一個或多個開關電晶體在所述編程周期期間將所述存儲電容連接至一個或多個數據線或參考線，所述數據線或參考線提供這樣的電壓:該電壓用於使所述存儲電容充電有所述驅動電壓。所述發光控制電晶體根據發光線進行操作。所述發光控制電晶體在所述編程周期期間使所述存儲電容與所述發光器件斷開連接，使得所述存儲電容以與所述發光器件的電容無關地被充電。
[0008]根據本發明的一些實施例，提供了一種顯示系統。所述顯示系統包括像素電路、驅動器、監測器和控制器。在編程周期期間根據編程信息對所述像素電路編程，且在發光周期期間根據所述編程信息驅動所述像素電路以發光。所述像素電路包括發光器件，所述發光器件在所述發光周期期間發光。所述像素電路還包括驅動電晶體，所述驅動電晶體在所述發光周期期間傳輸流經所述發光器件的電流。所述電流是根據所述驅動電晶體的柵極端子和源極端子之間的電壓而被傳輸的。所述像素電路還包括存儲電容，在所述編程周期期間以至少部分地基於所述編程信息的電壓對所述存儲電容充電。所述存儲電容連接在所述驅動電晶體的柵極端子與源極端子之間。所述像素電路還包括第一開關電晶體，所述第一開關電晶體將所述驅動電晶體的源極端子連接至數據線。所述驅動器通過向所述存儲電容的與所述驅動電晶體的源極端子相連接的端子施加電壓來經由所述數據線對所述像素電路編程。所述監測器提取用於指示所述像素電路的老化劣化的電壓或電流。所述控制器操作所述監測器和所述驅動器。所述控制器被設置用於:從所述監測器接收劣化量的指示；接收用於指示將從所述發光器件發出的亮度的量的數據輸入；基於所述劣化量，確定補償量以提供至所述像素電路；並且向所述驅動器提供所述編程信息以編程所述像素電路。所述編程信息至少部分地基於所接收的數據輸入和所確定的補償量。
[0009]對於本領域普通技術人員而言，通過參照附圖(接下來將對它們進行簡要說明)對本發明的各種實施例和/或方面進行的詳細說明，本發明的前述的和其它的方面和實施例將變得更加明顯。【專利附圖】

【附圖說明】
[0010]在閱讀了下面的詳細說明並參照附圖之後，本發明的上述優點和其它優點將變得更加明顯。
[0011]圖1示出了用於監測像素中的劣化並因而提供補償的系統的示例性構造。
[0012]圖2A是用於像素的示例性驅動電路的電路圖。
[0013]圖2B是圖2A所示的用於像素的示例性操作周期的示意時序圖。
[0014]圖3A是用於像素的示例性像素電路構造的電路圖。
[0015]圖3B是用於操作圖3A所示的像素的時序圖。
[0016]圖4A是用於像素的示例性像素電路構造的電路圖。
[0017]圖4B是用於操作圖4A所示的像素的時序圖。
[0018]圖5A是用於像素的示例性像素電路構造的電路圖。
[0019]圖5B是用於在編程階段和發光階段中操作圖5A所示的像素的時序圖。
[0020]圖5C是用於在TFT監測階段中操作圖5A所示的像素以測量驅動電晶體的各方面的時序圖。
[0021]圖是用於在OLED監測階段中操作圖5A所示的像素以測量OLED的各方面的時序圖。
[0022]圖6A是用於像素的示例性像素電路構造的電路圖。
[0023]圖6B是用於在編程階段和發光階段中操作圖6A所示的像素240的時序圖。
[0024]圖6C是用於操作圖6A所示的像素以監測驅動電晶體的各方面的時序圖。
[0025]圖6D是用於操作圖6A所示的像素以測量OLED的各方面的時序圖。
[0026]圖7A是用於像素的示例性像素驅動電路的電路圖。
[0027]圖7B是用於在編程階段和發光階段中操作圖7A所示的像素的時序圖。
[0028]圖7C是用於在TFT監測階段中操作圖7A所示的像素以測量驅動電晶體的各方面的時序圖。
[0029]圖7D是用於在OLED監測階段中操作圖7A所示的像素以測量OLED的各方面的時序圖。
[0030]雖然本發明可具有各種變形和替代形式，但在附圖中以示例的方式示出了具體的實施例，並在本文中對這些實施例進行詳細說明。然而，應當理解，本發明不限於本文所披露的特定形式，而是覆蓋了落入所附權利要求限定的發明精神和範圍內的所有變形、等同物和替代物。
【具體實施方式】
[0031]圖1是示例性顯示系統50的示圖。顯示系統50包括地址驅動器8、數據驅動器4、控制器2、存儲器6和顯示面板20。顯示面板20包括成行和成列地布置的像素10的陣列。每個像素10可單獨編程以發出具有可單獨編程的亮度值的光。控制器2接收用於指示要被顯示在顯示面板20上的信息的數字數據。控制器2向數據驅動器4發送信號32並向地址驅動器8發送調度信號34，以驅動顯示面板20中的像素10從而使像素10顯示所指示的信息。因而，與顯示面板20相關的多個像素10包括適於根據由控制器2接收的輸入數字數據來動態地顯示信息的顯示器陣列(顯示屏)。顯示屏例如能夠根據由控制器2接收的視頻數據流來顯示視頻信息。電壓源14可以提供恆定的電源電壓或者可以是由來自控制器2的信號控制的可調節電壓源。顯示系統50還可以包含有來自電流源或電流阱(未圖示)的特徵以向顯示面板20中的像素10提供偏置電流，以此減小像素10的編程時間。
[0032]出於說明的目的，圖1中的顯示系統50被圖示為在顯示面板20中僅具有四個像素10。應當理解，顯示系統50可被實施為具有包括諸如像素10的類似像素的陣列的顯示屏，且顯示屏不限於特定數量的行和列的像素。例如，顯示系統50可被實施為具有如下顯示屏，該顯示屏具有通常在用於行動裝置、基於監測的設備和/或投影設備的顯示器中使用的一定數量的行和列的像素。
[0033]像素10由驅動電路(像素電路)操作，該驅動電路通常包括驅動電晶體和發光器件。在下文中，像素10可稱作像素電路。發光器件可選地是有機發光二極體，但本發明的實施適用於具有包括電流驅動型發光器件在內的其它電致發光器件的像素電路。像素10中的驅動電晶體可選地是η型或P型非晶矽薄膜電晶體，但本發明的實施不限於具有特定極性電晶體的像素電路或不僅限於具有薄膜電晶體的像素電路。像素10也可包括用於存儲編程信息且使得像素10能夠在被尋址後驅動發光器件的存儲電容。因而，顯示面板20可以是有源矩陣顯示器陣列。
[0034]如圖1所示，如顯示面板20中的左上側像素所示的像素10連接至選擇線24j、電源線26j、數據線22i和監測線28i。在實施中，電壓源14也可向像素10提供第二電源線。例如，每個像素連接到被充電有Vdd的第一電源線和被充電有Vss的第二電源線，且像素電路10可位於第一電源線和第二電源線之間，以利於在像素電路的發光階段期間在這兩個電源線之間驅動電流。顯示面板20中的左上側像素10可對應於顯示面板20的第j行第i列的像素。類似地，顯示面板20中的右上側像素10表示第j行第m列；左下側像素10表示第η行第i列；且右下側像素10表示第η行第m列。每個像素10連接到適當的選擇線(如，選擇線24j和24η)、電源線(如，電源線26j和26η)、數據線(如，數據線22i和22m)和監測線(如，監測線28i和28m)。注意，本發明的各個方面適用於具有其它連接的像素(例如，連接至其它選擇線的連接)，且適用於具有更少連接的像素(例如，像素不具有至監測線的連接)。
[0035]參照顯示面板20所示的左上側像素10，選擇線24j由地址驅動器8提供，且用於例如通過激活開關或電晶體以允許數據線22i編程像素10，從而啟動像素10的編程操作。數據線22i將來自數據驅動器4的編程信息傳遞至像素10。例如，數據線22i可用於向像素10施加編程電壓或編程電流以對像素10進行編程，從而使像素10發出期望量的亮度。數據驅動器4經由數據線22i提供的編程電壓(或編程電流)是適於使像素10根據控制器2所接收的數字數據而發出具有期望亮度量的光的電壓(或電流)。可以在像素10的編程操作期間將編程電壓(或編程電流)施加至像素10，以此對像素10內的諸如存儲電容器等存儲器件充電，從而能夠使像素10在編程操作之後的發光操作期間發出具有期望亮度量的光。例如，可以在編程操作器件對像素10中的存儲器件充電，以在發光操作期間向驅動電晶體的源極端子或源極端子施加電壓，由此使驅動電晶體根據存儲在存儲器件上的電壓來傳輸經過發光器件的驅動電流。
[0036]一般而言，在像素10中，在像素10的發光操作期間由驅動電晶體傳輸的流經發光器件的驅動電流是由第一電源線26j提供的電流，並且該電流被排出至第二電源線(未示出)。第一電源線26j和第二電源線連接到電壓源14。第一電源線26j可提供正電源電壓(如，在電路設計中通常被稱為Vdd的電壓)，且第二電源線可提供負電源電壓(如，在電路設計中通常被稱為Vss的電壓)。在電源線(如，電源線26j)中的一者或另一者被固定在接地電壓或另一參考電壓的情況下，能夠實現本發明的實施。
[0037]顯示系統50還包括監測系統12。再次參照顯示面板20中的左上側像素10，監測線28i將像素10連接至監測系統12。監測系統12可以與數據驅動器4集成在一起，或者可以是分離的單獨系統。特別地，可選地，可通過在像素10的監測操作期間監測數據線22i的電流和/或電壓來可選地實現監測系統12，並且可完全省略監測線28i。另外，可以將顯示系統50實施成不具有監測系統12和監測線28i。監測線28i使得監測系統12能夠測量與像素10相關的電流或電壓，並由此提取用於指示像素10的劣化的信息。例如，監測系統12可經由監測線28i提取流過像素10內的驅動電晶體的電流，並由此基於所測量的電流且基於在測量期間施加至驅動電晶體的電壓來確定驅動電晶體的閾值電壓或閾值電壓的漂移。
[0038]監測系統12還可以提取發光器件的操作電壓(如，在發光器件進行發光操作時，發光器件兩端的電壓降)。然後，監測系統12可以將信號32發送到控制器2和/或存儲器6，以允許顯示系統50將所提取的劣化信息存儲在存儲器6中。在像素10的隨後的編程和/或發光操作期間，控制器2憑藉存儲信號36從存儲器6中獲取劣化信息，且控制器2隨後在像素10的後續的編程或發光操作期間對於所提取的劣化信息進行補償。例如，一旦提取了劣化信息，能夠在像素10的後續的編程操作期間適當地調整經由數據線22i傳輸到像素10的編程信息，使得像素10發出具有與像素10的劣化無關的期望亮度量的光。在示例中，能夠通過適當地增大施加至像素10的編程電壓來補償像素10內的驅動電晶體的閾值電壓的增大。
[0039]圖2A是像素100的示例性驅動電路的電路圖。圖1A所示的驅動電路用於編程、監測和驅動像素100，並包括用於傳輸流經有機發光二極體(OLED)IlO的驅動電流的驅動電晶體114。OLEDl 10根據通過OLEDl 10的電流發光，並可由任何電流驅動型發光器件替代。像素100能夠被用於結合圖1描述的顯示系統50的顯示面板20中。
[0040]像素100的驅動電路還包括存儲電容118、開關電晶體116和數據開關電晶體112。像素100連接至參考電壓線102、選擇線104、電壓電源線106和數據/監測(data/monitor)線108。驅動電晶體114根據驅動電晶體114的柵極端子和驅動電晶體114的源極端子之間的柵極-源極電壓(Vgs)從電壓電源線106抽取電流。例如，在驅動電晶體114的飽和模式下，流過驅動電晶體的電流可由Ids=i3 (Vgs-Vt)2給出，其中β是取決於驅動電晶體114的器件特性的參數，Ids是從驅動電晶體114的漏極端子到驅動電晶體114的源極端子的電流，且Vt是驅動電晶體114的閾值電壓。
[0041]在像素100中，存儲電容118跨接於驅動電晶體114的柵極端子和源極端子。存儲電容118具有第一端子118g (為方便起見，稱之為柵極側端子118g)和第二端子118s (為方便起見，稱之為源極側端子118s)。存儲電容118的柵極側端子118g與驅動電晶體114的柵極端子電連接。存儲電容118的源極側端子118s與驅動電晶體114的源極端子電連接。因而，驅動電晶體114的柵極-源極電壓Vgs也是存儲電容118上被充電的電壓。如在下文將進一步說明，存儲電容118能夠由此在像素100的發光階段期間維持驅動電晶體114兩端的驅動電壓。
[0042]驅動電晶體114的漏極端子電連接至電壓電源線106。驅動電晶體114的源極端子電連接至0LED110的陽極端子。0LED110的陰極端子可以接地或者可選地連接至諸如電源線Vss等第二電壓電源線。因而，0LED110與驅動電晶體114的電流路徑串聯連接。一旦OLED的陽極端子和陰極端子之間的電壓降達到0LED110的操作電壓(Vmd)，OLEDl 10根據流經0LED110的電流發光。也就是說，當陽極端子上的電壓與陰極端子上的電壓之間的差值大於操作電壓時，則0LED110開啟並發光。當陽極至陰極的電壓小於乂_時，電流不穿過0LED110。
[0043]開關電晶體116根據選擇線104進行操作(例如，當選擇線104處於高電平時，開關電晶體116開啟，且當選擇線104處於低電平時，開關電晶體116關斷)。當開啟時，開關電晶體116將驅動電晶體的柵極端子(和存儲電容118的柵極側端子)電連接至參考電壓線102。如下文結合圖1B將進一步說明地，參考電壓線102能夠被保持在接地電壓或其它固定參考電壓(Vref)，並且能夠在像素100的編程階段期間可選地調節參考電壓線102以提供對像素100的劣化的補償。以與開關電晶體116相同的方式，由選擇線104操作數據開關電晶體112。儘管如此，應注意，在像素100的實施中，數據開關電晶體112可選地可由第二選擇線操作。當開啟時，數據開關電晶體112將驅動電晶體的源極端子(和存儲電容118的源極側端子)電連接至數據/監測線108。
[0044]圖2B是圖2A所示的像素100的示例性操作周期的示意時序圖。像素100可以在監測階段121、編程階段122和發光階段中進行操作。在監測階段121期間，選擇線104為高電平，且開關電晶體116和數據開關電晶體112都導通。數據/監測線108被固定於校準電壓(Veal)。由於數據開關電晶體112導通，所以校準電壓Vcal被施加至0LED110的陽極端子。選擇Vcal的值使得:施加在0LED110的陽極端子和陰極端子之間的電壓小於0LED110的操作電壓V_D，並且因此0LED110不抽取電流。通過將Vcal設置在足以關閉OLEDl 10 ( 即，充分確保OLEDl 10不抽取電流)的電平，在監測階段121期間流經驅動電晶體114的電流不會流過0LED110，而是流經數據/監測線108。因而，通過在監測階段121期間將數據/監測線108固定在Vcal，數據/監測線108上的電流是經過驅動電晶體114抽取的電流。隨後，數據/監測線108可連接至監測系統(例如，圖1所示的監測系統12)，以在監測階段121期間測量電流並由此提取用於指示像素100的劣化的信息。例如，通過使用參考電流值對在監測階段121期間測量的數據/監測線108上電流進行分析，能夠確定驅動電晶體的閾值電壓(Vt)。通過基於分別施加至驅動電晶體114的柵極端子和源極端子的參考電壓Vref和校準電壓Vcal的值將測量的電流與期望電流進行比較，來執行閾值電壓的上述確定。例如,可以對關係
[0045]Imeas=Ids= β (Vgs - Vt)2= β (V`ref - Vcal - Vt)2
[0046]進行重組以獲得
[0047]Vt=Vref - Vcal- (Imeas/ β )1/2。
[0048]額外地或替代地，可根據分段法(stepwise method)來提取像素100的劣化(如，Vt的值)，其中在Imeas和期望電流之間進行比較，並根據比較(如，基於Imeas是否小於或大於期望電流的確定結果)來逐漸地更新Imeas的值。注意，雖然上文說明了在監測階段121期間測量數據/監測線108上的電流，但監測階段121可包括在固定數據/監測線108上的電流的同時測量數據/監測線108上的電壓。而且，監測階段121還可包括通過例如測量負載兩端的電壓降、測量經由電流傳送器提供的與數據/監測線108上的電流有關的電流，或者通過測量從接收數據/監測線108上的電流的電流控制電壓源輸出的電壓來間接地測量數據/監測線108上的電流。
[0049]在編程階段122期間，選擇線104保持為高電平，且開關電晶體116和數據開關電晶體112因此保持導通。參考電壓線102能夠保持被固定於Vref或能夠可選地調整了適於消除像素100的劣化(例如，在監測階段121期間確定的劣化)的補償電壓(Vcomp)。例如，Vcomp可以是足以消除驅動電晶體114的閾值電壓Vt的漂移的電壓。電壓Vref (或Vcomp)被施加至存儲電容118的柵極側端子118g。而且，在編程階段122期間，數據/監測線108被調整為編程電壓(VpiOg)，該編程電壓VpiOg被施加至存儲電容118的源極側端子118s。在編程階段122期間，通過由參考電壓線102上的Vref (或Vcomp)和數據/監測線108上的Vprog之間的差值給定的電壓對存儲電容118充電。
[0050]根據本發明的一個方面，通過在編程階段122期間將補償電壓Vcomp施加至存儲電容118的柵極側端子118g來補償像素100的劣化。隨著像素100由於例如機械應力、老化、溫度差異等而劣化，驅動電晶體114的閾值電壓Vt可能漂移(例如，增大)，且因此驅動電晶體114兩端需要更大的柵極-源極電壓Vgs以保持流經0LED110的期望驅動電流。在實施中，可以在監測階段121期間首先經由數據/監測線108測量Vt的漂移，並接著在編程階段122期間通過將獨立於編程電壓Vprog的補償電壓Vcomp施加至存儲電容118的柵極側端子118g來補償Vt的漂移。額外地或替代地，可通過調整施加至存儲電容118的源極側端子118s的編程電壓Vprog來進行補償。此外，編程電壓VpiOg優選地是在編程階段122期間足以關閉0LED110的電壓，以能夠在編程階段122期間防止0LED110發光。
[0051]在像素100的發光階段123期間，選擇線104為低電平，且開關電晶體116和數據開關電晶體112都關斷。存儲電容118保持被充電有如下驅動電壓:該驅動電壓是由在編程階段122期間施加在存儲電容118兩端的Vref (或Vcomp)與Vprog之間的差值給定的。在開關電晶體116和數據開關電晶體112關斷之後，存儲電容118保持驅動電壓，並且驅動電晶體114從電壓電源線106提取驅動電流。接著，驅動電流經由OLEDl 10而被傳輸，從而OLEDl 10根據流經OLEDl 10的電流量發光。在發光階段123期間，OLEDl 10的陽極端子(和存儲電容的源極側端子118s)可以從在編程階段122期間施加的編程電壓VpiOg變化為0LED110的操作電壓V_。此外，隨著驅動電流流經0LED110，OLEDl 10的陽極端子的電壓可能在發光階段123的整個過程中變化(例如，增大)。然而，在發光階段123期間，SP使0LED110的陽極上的電壓可能變化，存儲電容118仍自調整驅動電晶體114的柵極端子上的電壓以保持驅動電晶體114的柵極-源極電壓。例如，源極側端子118s上的調節(例如，增大)被反映在柵極側端子118g上以保持在編程階段122期間被充電至存儲電容118上的驅動電壓。
[0052]雖然使用η型電晶體(其可以是薄膜電晶體並且可以由非晶矽形成)圖示了圖2Α所示的驅動電路，但也可以將圖2Α所示的驅動電路和圖2Β所示的操作周期擴展成具有一個或多個P型電晶體且具有薄膜電晶體之外的其它電晶體的互補電路。
[0053]圖3Α是像素130的示例性像素電路構造的電路圖。像素130的驅動電路用於編程、監測和驅動像素130。像素130包括用於傳輸流經0LED146的驅動電流的驅動電晶體148。OLED146類似於圖2A所示的OLEDl 10且根據流經0LED146的電流發光。0LED146可由任何電流驅動型發光器件代替。具有適當修改以包含結合像素130所描述的連接線的像素130可在結合圖1所描述的顯示系統50的顯示面板20中使用。
[0054]像素130的驅動電路還包括存儲電容156、第一開關電晶體152和第二開關電晶體154、數據開關電晶體144和發光電晶體150。像素130連接至參考電壓線140、數據/參考線132、電壓電源線136、數據/監測(data/monitor)線138、選擇線134和發光線142。驅動電晶體148根據驅動電晶體148的柵極端子和驅動電晶體148的源極端子之間的柵極-源極電壓(Vgs)以及驅動電晶體148的閾值電壓(Vt)從電壓電源線136提取電流。驅動電晶體148的漏極-源極電流和柵極-源極電壓之間的關係類似於結合圖2A和2B所描述的驅動電晶體114的操作。
[0055]在像素130中，存儲電容156通過發光電晶體150而跨接於驅動電晶體148的柵極端子和漏極端子。存儲電容156具有第一端子156g (為方便起見，稱之為柵極側端子156g)和第二端子156s (為方便起見，稱之為源極側端子156s)。存儲電容156的柵極側端子156g通過發光電晶體150而電連接至驅動電晶體148的柵極端子。存儲電容156的源極側端子156s電連接至驅動電晶體148的源極端子。因此，當發光電晶體150導通時，驅動電晶體148的柵極-源極電壓Vgs是存儲電容156上的充電電壓。發光電晶體150根據發光線142進行操作(例如，在發光線142被設定為高電平時發光電晶體150導通，且反之亦然)。如下文將進一步說明，存儲電容156能夠由此在像素130的發光階段期間保持驅動電晶體148兩端的驅動電壓。
[0056]驅動電晶體148的漏極端子電連接至電壓電源線136。驅動電晶體148的源極端子電連接到0LED146的陽極端子。0LED146的陰極端子可以接地或者能夠可選地連接至諸如電源線Vss等第二電壓電源線。因而，0LED146與驅動電晶體148的電流路徑串聯連接。類似於結合圖2A和2B對0LED110的說明，一旦0LED146的陽極端子和陰極端子之間的電壓降達到0LED146的操作電壓(VQlED)，OLED146根據流經0LED146的電流發光。
[0057]第一開關電晶體152、第二開關電晶體154和數據開關電晶體144均根據選擇線134進行操作(例如，當選擇線134處於高電平時，電晶體144、152和154導通，且當選擇線134處於低電平時，電晶體144、152和154關斷)。當導通時，第一開關電晶體152將驅動電晶體148的柵極端子電連接至參考電壓線140。如下文結合圖3B所說明地，參考電壓線140可保持在固定的第一參考電壓(Vrefl)。在像素130的實施中，數據開關電晶體144和/或第二開關電晶體154能夠可選地由第二選擇線操作。當導通時，第二開關電晶體154將存儲電容156的柵極側端子156g電連接至數據/參考線132。當導通時，數據開關電晶體144將數據/監測線138電連接至存儲電容156的源極側端子156s。
[0058]圖3B是用於操作圖3A所示的像素130的時序圖。如圖3B所示，像素130可在監測階段124、編程階段125和發光階段126中進行操作。
[0059]在像素130的監測階段124期間，選擇線134被設定為高電平而發光線142被設定為低電平。第一開關電晶體152、第二開關電晶體154和數據開關電晶體144都導通且發光電晶體150關斷。數據/監測線138被固定在校準電壓(Vcal)，且參考電壓線140被固定在第一參考電壓Vrefl。參考電壓線140通過第一開關電晶體152將第一參考電壓Vrefl施加至驅動電晶體148的柵極端子，且數據/監測線138通過數據開關電晶體144將校準電壓Vcal施加到驅動電晶體148的源極端子。因此，第一參考電壓Vrefl和校準電壓Vcal固定了驅動電晶體148的柵極-源極電壓Vgs。驅動電晶體148根據由此限定的柵極-源極電位差從電壓電源線136抽取電流。校準電壓Vcal也被施加至0LED146的陽極，並且校準電壓Vcal有利地被選擇為足以關閉0LED146的電壓。例如，校準電壓Vcal能夠使0LED146的陽極端子與陰極端子之間的電壓降小於0ELD146的操作電壓VMD。通過關閉0LED146，流經驅動電晶體148的電流全部被引導至數據/監測線138而不流經0LED146。類似於結合圖2A和2B中的像素100對監測階段121的說明，能夠將在像素130的數據/監測線138上測量的電流用於提取像素130的劣化信息，例如用於指示驅動電晶體148的閾值電壓Vt的信息。
[0060]在編程階段125期間，選擇線134被設定為高電平且發光線142被設定為低電平。類似於監測階段124，第一開關電晶體152、第二開關電晶體154和數據開關電晶體144都導通，且同時發光電晶體150關斷。數據/監測線138被設定成編程電壓(VpiOg)，參考電壓線140被固定在第一參考電壓Vrefl，且數據/參考線132被設定成第二參考電壓(Vref 2)。在編程階段125期間，第二參考電壓Vref2因而被施加至存儲電容156的柵極側端子156g，且同時編程電壓Vprog被施加至存儲電容156的源極側端子156s。在實施中，在編程階段125期間，數據/參考線132被設定(調整)成補償電壓(Vcomp)，而不是保持固定於第二參考電壓Vref 2。然後，根據第二參考電壓Vref 2 (或補償電壓Vcomp)與編程電壓Vprog之間的差值對存儲電容156充電。本發明的實施還包括編程階段125的如下操作:編程電壓Vprog被施加到數據/參考線132，且同時數據/監測線138被固定於第二參考電壓Vref2或補償電壓Vcomp。在任一操作中，存儲電容156被充電有由Vprog與Vref2 (或Vcomp)之間的差值給定的電壓。類似於結合圖2A和2B所描述的像素100的操作，施加至柵極側端子156g的補償電壓Vcomp是用於消除像素電路130的諸如在監測階段124期間測量到的劣化等劣化(例如，驅動電晶體148的閾值電壓Vt的增大)的適當電壓。
[0061]在編程階段125期間編程電壓Vprog被施加至0LED146的陽極端子。在編程階段125期間編程電壓Vprog有利地被選擇成足以關閉OLED146。例如，編程電壓Vprog能夠有利地使0LED146的陽極端子與陰極端子之間的電壓降小於0LED146的操作電壓VMD。額外地或替代地，在第二參考電壓Vref2被施加至數據/監測線138的實施中，第二參考電壓Vref2能夠被選擇為將0LED146保持在關閉狀態的電壓。
[0062]在編程階段125期間，驅動電晶體148有利地與存儲電容156隔離，且同時存儲電容156經由數據/參考線132和/或數據/監測線138接收編程信息。通過使用在編程階段125期間關斷的發光電晶體150將驅動電晶體148與存儲電容156隔離，有利地防止了驅動電晶體148在編程階段125期間導通。圖2A中的像素電路100提供了的電路示例缺少用於在編程階段122期間使驅動電晶體114與存儲電容118隔離的構件。通過此示例，在像素100中，在編程階段122期間，在存儲電容兩端建立了足以導通驅動電晶體114的電壓。一旦存儲電容118上的電壓變得足夠，驅動電晶體114開始從電壓電源線106抽取電流。電流不流經在編程階段122期間被反向偏置的0LED110，而是來自驅動電晶體114的電流流經數據開關電晶體112。因此，當電流經過數據開關電晶體112傳輸時，由於數據開關電晶體112的非零電阻而在數據開關電晶體112兩端形成電壓降。數據開關電晶體112兩端的電壓降使得施加至存儲電容118的源極側端子118的電壓不同於數據/監測線108上的編程電壓Vprog。該差異是由流經數據開關電晶體112的電流和數據開關電晶體112的內部電阻確定的。
[0063]再次參照圖3A和3B，像素130的發光電晶體150通過確保在編程階段125期間在存儲電容156上建立的電壓不會在編程階段125期間被施加在驅動電晶體148的柵極端子和源極端子之間而解決了上述影響。發光電晶體150使存儲電容156的一個端子與驅動電晶體斷開連接，以確保驅動電晶體在像素130的編程階段125期間不被導通。發光電晶體150使得能夠以不取決於開關電晶體144的電阻的電壓來編程像素電路130(如，對存儲電容156充電)。此外，可按照以下方式選擇施加至參考電壓線140的第一參考電壓Vrefl:由Vrefl與VpiOg之間的差值給定的柵極-源極電壓足以防止驅動電晶體148在編程階段125期間導通。
[0064]在像素130的發光階段126期間，選擇線134被設定為低電平，且同時發光線142被設定為高電平。第一開關電晶體152、第二開關電晶體154和數據開關電晶體144都關斷。發光電晶體150在發光階段126期間導通。通過導通發光電晶體150，存儲電容156被連接於驅動電晶體148的柵極端子和源極端子之間。驅動電晶體148根據存儲在存儲電容156上且被施加在驅動電晶體148的柵極端子和源極端子之間的驅動電壓從電壓電源線136抽取驅動電流。由於數據開關電晶體144關斷，0LED146的陽極端子不再被數據/監測線138設定為編程電壓，並且0LED146因此被開啟且0LED146的陽極端子處的電壓調整為0LED146的操作電壓VMD。通過存儲電容156自調整驅動電晶體148的源極端子的電壓和/或柵極端子的電壓以消除這兩個電壓中一者或另一者的變化，存儲電容156保持存儲電容156上被充電的驅動電壓。例如，如果源極側端子156s上的電壓在發光階段126期間由於例如0LED146的陽極端子處於操作電壓V_D而變化，存儲電容156調整驅動電晶體148的柵極端子上的電壓，以保持驅動電晶體148的柵極端子與源極端子之間的驅動電壓。
[0065]雖然使用η型電晶體(其可以是薄膜電晶體並且可以由非晶矽形成)圖示了圖3Α所示的驅動電路，但也可以將圖3Α所示的像素130的驅動電路和圖3Β所示的操作周期擴展成具有一個或多個P型電晶體且具有除薄膜電晶體之外的其它電晶體的互補電路。
[0066]圖4Α是像素160的示例性像素電路構造的電路圖。像素160的驅動電路用於編程、監測和驅動像素160。像素160包括用於傳輸流經0LED172的驅動電流的驅動電晶體174。OLED172類似於圖2Α所示的0LED110，且根據流經0LED172的電流發光。0LED172可以由任何電流驅動型發光器件代替。具有連接至數據驅動器和地址驅動器等的合適的連接線的像素160可被用於結合圖1所描述的顯示系統50的顯示面板20。
[0067]像素160的驅動電路還包括存儲電容182、數據開關電晶體180、監測電晶體178和發光電晶體176。像素160連接到數據線162、電壓電源線166、監測(monitor)線168、選擇線164和發光線170。驅動電晶體174根據驅動電晶體174的柵極端子與驅動電晶體174的源極端子之間的柵極-源極電壓(Vgs)以及驅動電晶體174的閾值電壓(Vt)從電壓電源線166提取電流。驅動電晶體174的漏極-源極電流和柵極-源極電壓之間的關係類似於結合圖2A和2B所描述的驅動電晶體114的操作。
[0068]在像素160中，存儲電容182通過發光電晶體176而跨接於驅動電晶體174的柵極端子和漏極端子。存儲電容182具有第一端子182g (為方便起見，稱之為柵極側端子182g)和第二端子182s (為方便起見，稱之為源極側端子182s)。存儲電容182的柵極側端子182g電連接至驅動電晶體174的柵極端子。存儲電容182的源極側端子1823通過發光電晶體176電連接至驅動電晶體174的源極端子。因而，當發光電晶體176被導通時，驅動電晶體174的柵極-源極電壓Vgs是存儲電容182上的充電電壓。發光電晶體176根據發光線170進行操作(例如，在發光線170被設定為高電平時，發光電晶體176被導通，且反之亦然)。如下文將進一步說明，存儲電容182能夠由此在像素160的發光階段期間保持驅動電晶體174兩端的驅動電壓。
[0069]驅動電晶體174的漏極端子電連接至電壓電源線166。驅動電晶體174的源極端子電連接至0LED172的陽極端子。0LED172的陰極端子可以接地或能夠可選地連接至諸如電源線Vss等第二電壓電源線。因而，0LED172與驅動電晶體174的電流路徑串聯連接。類似於結合圖2A和2B對0LED110的說明，一旦0LED172的陽極端子與陰極端子之間的電壓降達到0LED172的操作電壓(VQlED)，OLED172根據流過0LED172的電流發光。
[0070]數據開關電晶體180和監測電晶體178均根據選擇線168進行操作(例如，當選擇線168處於高電平時，電晶體178和180被導通，且當選擇線168處於低電平時，電晶體178和180關斷)。當導通時，數據開關電晶體180將驅動電晶體174的柵極端子電連接至數據線162。在像素160的實施中，數據開關電晶體180和/或監測電晶體178能夠可選地由第二選擇線操作。當導通時，監測電晶體178將存儲電容182的源極側端子182s電連接至監測線164。當導通時，數據開關電晶體180將數據線162電連接至存儲電容182的柵極側端子182g。
[0071]圖4B是用於操作圖4A所示的像素160的時序圖。如圖4B所示，像素160可在監測階段127、編程階段128和發光階段129中進行操作。
[0072]在像素160的監測階段127期間，選擇線164和發光線170都被設定為高電平。數據開關電晶體180、監測電晶體178和發光電晶體170都被導通。數據線162被固定在第一校準電壓(Vcall)，且監測線168被固定在第二校準電壓(Vcal2)。第一校準電壓Vcall通過數據開關電晶體180被施加至驅動電晶體174的柵極端子。第二校準電壓Vcal2通過監測電晶體178和發光電晶體176被施加至驅動電晶體174的源極端子。因此，第一校準電壓Vcall和第二校準電壓Vcal2固定了驅動電晶體174的柵極-源極電壓Vgs，且驅動電晶體174根據它的柵極-源極電壓Vgs從電壓電源線166抽取電流。第二校準電壓Vcal2還被施加至0LED172的陽極，且有利地被選擇為足以關閉0LED172的電壓。通過在監測階段127期間關閉OLED172，確保了流經驅動電晶體174的電流不流過OLED174，而是經由發光電晶體176和監測電晶體178被傳輸至監測線168。類似於結合圖2A和2B中的像素100對監測階段121的說明，能夠將在監測線168上測量的電流用於提取像素160的劣化信息，例如用於指示驅動電晶體174的閾值電壓Vt的信息。
[0073]在編程階段128期間，選擇線164被設定為高電平且發光線170被設定為低電平。數據開關電晶體180和監測電晶體178被導通，且同時發光電晶體176關斷。數據線162被設定成編程電壓(VpiOg)，且監測線168被固定在參考電壓(Vref)。監測線164能夠可選地被設定成補償電壓(Vcomp)而不是參考電壓Vref。存儲電容182的柵極側端子182g被設定成編程電壓Vprog,且源極側端子182s被設定成參考電壓Vref (或補償電壓Vcomp)。由此，根據編程電壓Vprog和參考電壓Vref (或補償電壓Vcomp)之間的差值對存儲電容182充電。在編程階段128期間對存儲電容182充電的電壓被稱為驅動電壓。驅動電壓是這樣的電壓:其適於施加在驅動電晶體172兩端以產生將使0LED172發出期望量的光的期望驅動電流。類似於結合圖2A和2B所描述的像素100的操作，施加至源極側端子182s的補償電壓Vcomp是用於消除像素電路160的諸如在監測階段127期間測量到的劣化等劣化(如，驅動電晶體174的閾值電壓Vt的增大)的適當電壓。額外地或替代地，能夠通過調整施加至柵極側端子182g的編程電壓VpiOg來補償像素160的劣化。
[0074]在編程階段128期間，驅動電晶體174通過發光電晶體176而與存儲電容182隔離，發光電晶體176在編程階段128期間使驅動電晶體174的源極端子與存儲電容182斷開連接。類似於結合圖3A和3B對發光電晶體150的操作的說明，通過在編程階段128期間使驅動電晶體174和存儲電容182隔離，有利地防止了驅動電晶體174在編程階段128期間被導通。通過防止驅動電晶體174導通，由於沒有電流經過開關電晶體傳輸，所以在編程階段128期間施加至存儲電容182的電壓有利地與開關電晶體的電阻無關。在像素160的構造中，發光電晶體176還有利地在編程階段128期間使存儲電容182與0LED172斷開連接，這防止了在編程階段128期間存儲電容182受到0LED172的內部電容的影響。
[0075]在像素160的發光階段129期間，選擇線164被設定為低電平而發光線170被設定為高電平。在發光階段129期間，數據開關電晶體180和監測電晶體178關斷並且發光電晶體176導通。通過導通發光電晶體176，存儲電容182連接在驅動電晶體174的柵極端子和源極端子之間。驅動電晶體174根據存儲在存儲電容182上的驅動電壓從電壓電源線166抽取驅動電流。0LED172開啟且0LED172的陽極端子處的電壓調整成0LED172的操作電壓V_D。存儲電容182自調整驅動電晶體174的源極端子的電壓和/或柵極端子的電壓以消除這兩個電壓中一者或另一者的變化，由此存儲電容182保持驅動電壓。例如，如果源極側端子182s上的電壓在發光階段129期間由於例如0LED172的陽極端子處於操作電壓Vmd而變化，存儲電容182調整驅動電晶體174的柵極端子上的電壓，以保持驅動電晶體174的柵極端子與源極端子之間的驅動電壓。
[0076]雖然使用η型電晶體(其可以是薄膜電晶體並且可以由非晶矽形成)圖示了圖4Α所示的驅動電路，但也可以將圖4Α所示的像素160的驅動電路和圖4Β所示的操作周期擴展成具有一個或多個P型電晶體且具有除薄膜電晶體之外的其它電晶體的互補電路。
[0077]圖5Α是像素200的示例性像素電路構造的電路圖。像素200的驅動電路用於編程、監測和驅動像素200。像素200包括用於傳輸流經0LED220的驅動電流的驅動電晶體214。0LED220類似於圖2Α所示的0LED110，且根據流經0LED220的電流發光。0LED220可以由任何電流驅動型發光器件代替。具有連接至數據驅動器和地址驅動器等的適當連接線的像素200可在結合到圖1所描述的顯示系統50的顯示面板20中。
[0078]像素200的驅動電路還包括存儲電容218、數據開關電晶體216、監測電晶體212和發光電晶體222。像素200連接到數據線202、電壓電源線206、監測(monitor)線208、選擇線204和發光線210。驅動電晶體214根據驅動電晶體214的柵極端子與驅動電晶體214的源極端子之間的柵極-源極電壓(Vgs)和驅動電晶體214的閾值電壓(Vt)從電壓電源線206提取電流。驅動電晶體214的漏極-源極電流和柵極-源極電壓之間的關係類似於結合圖2A和2B所描述的驅動電晶體114的操作。
[0079]在像素200中，存儲電容218通過發光電晶體222而跨接於驅動電晶體214的柵極端子和漏極端子。存儲電容218具有第一端子218g(為方便起見，稱之為柵極側端子218g)和第二端子218s (為方便起見，稱之為源極側端子218s)。存儲電容218的柵極側端子218g電連接至驅動電晶體214的柵極端子。存儲電容218的源極側端子218s通過發光電晶體
222而電連接至驅動電晶體214的源極端子。因而，當發光電晶體222被導通時，驅動電晶體214的柵極-源極電壓Vgs是存儲電容218上的充電電壓。發光電晶體222根據發光線210進行操作(如，在發光線210被設定為高電平時發光電晶體222被導通，反之亦然)。如下文將進一步說明，存儲電容218能夠由此在像素200的發光階段期間保持驅動電晶體214兩端的驅動電壓。
[0080]驅動電晶體214的漏極端子電連接至電壓電源線206。驅動電晶體214的源極端子通過發光電晶體222電連接至0LED220的陽極端子。0LED220的陰極端子可以接地或能夠可選地連接到諸如電源線Vss等第二電壓電源線。因而，0LED220與驅動電晶體214的電流路徑串聯連接。類似於結合圖2A和2B對0LED110的說明，一旦0LED220的陽極端子和陰極端子之間的電壓降達到0LED220的操作電壓(Vmd)，0LED220根據流經0LED220的電流發光。
[0081]數據開關電晶體216和監測電晶體212均根據選擇線204進行操作(例如，當選擇線204處於高電平時，電晶體212和216被導通，且當選擇線204處於低電平時，電晶體212和216被關斷)。當導通時，數據開關電晶體216將驅動電晶體214的柵極端子電連接至數據線202。在像素200的實施中，數據開關電晶體216和/或監測電晶體212能夠可選地由第二選擇線操作。當導通時，監測電晶體212將存儲電容218的源極側端子218s電連接至監測線208。當導通時，數據開關電晶體216將數據線202電連接至存儲電容218的柵極側端子218g。
[0082]圖5B是用於在編程階段和發光階段中操作圖5A所示的像素200的時序圖。如圖5B所示，像素200可在編程階段223和發光階段224中進行操作。圖5C是用於在TFT監測階段225中操作圖5A所示的像素200以測量驅動電晶體214的各個方面的時序圖。圖是用於在OLED監測階段226中操作圖5A所示的像素200以測量0LED220的各個方面的時序圖。
[0083]在操作(驅動)像素200的示例性實施中，可針對視頻顯示的各幀在編程階段223和發光階段224中操作像素200。還可可選地在監測階段225和監測階段226中的一者或兩者中操作像素200以監測像素200由於驅動電晶體214而產生的劣化或0LED220的劣化，或監測上述兩種劣化。像素200可在監測階段225和226中間歇地、周期性地進行操作或根據排序和優先級算法(sorting and prioritization algorithm)進行操作，以動態地確定和識別顯示器中的需要更新劣化信息以用於提供補償的像素。因此，與經由像素200顯示的單個幀相對應的驅動順序可包括編程階段223和發光階段224，且能夠可選地包括監測階段225和226中的一者或兩者。
[0084]在編程階段223期間，選擇線204被設定為高電平且發光線210被設定為低電平。數據開關電晶體216和監測電晶體212導通，而發光電晶體222關斷。數據線202被設定為編程電壓(VpiOg)，並且監測線208被固定在參考電壓(Vref)。監測線208能夠可選地被設定成補償電壓(Vcomp)而不是參考電壓Vref。存儲電容218的柵極側端子218g被設定成編程電壓Vprog且源極側端子218s被設定成參考電壓Vref (或補償電壓Vcomp)。由此，根據編程電壓Vprog與參考電壓Vref (或補償電壓Vcomp)之間的差對存儲電容218充電。在編程階段223期間對存儲電容218充電的電壓被稱為驅動電壓。驅動電壓是這樣的電壓:其適於施加在驅動電晶體兩端以產生將使0LED220發出期望量的光的期望驅動電流。類似於結合圖2A和2B所描述的像素100的操作，可選地施加至源極側端子218s的補償電壓Vcomp是用於消除像素電路200的諸如在監測階段225和226期間測量到的劣化等劣化(如，驅動電晶體214的閾值電壓Vt的增大)的適當電壓。額外地或替代地，能夠通過調整施加到柵極側端子218g的編程電壓Vprog來補償像素200的劣化。
[0085]此外，類似於結合圖3A和3B所描述的像素130，發光電晶體222確保了驅動電晶體214在編程階段223期間與存儲電容218隔離。通過使存儲電容218的源極側端子218s與驅動電晶體214斷開連接，發光電晶體222確保了驅動電晶體在編程期間不被導通，以使得沒有電流流經開關電晶體。如先前所討論，通過經由發光電晶體222使驅動電晶體214與存儲電容218隔離，確保了在編程階段223期間在存儲電容218上充電的電壓與開關電晶體的電阻無關。
[0086]在像素200的發光階段224期間，選擇線204被設定為低電平而發光線210被設定為高電平。在發光階段224期間，數據開關電晶體216和監測電晶體212關斷且發光電晶體222被導通。通過導通發光電晶體222，存儲電容218被連接在驅動電晶體214的柵極端子與源極端子之間。驅動電晶體214根據存儲在存儲電容218上的驅動電壓從電壓電源線206抽取驅動電流。0LED220開啟且0LED220的陽極端子處的電壓調整成0LED220的操作電壓V_D。存儲電容218通過自調整驅動電晶體214的源極端子的電壓和/或柵極端子的電壓以消除這兩個電壓中一者或另一者的變化，由此保持驅動電壓。例如，如果源極側端子218s上的電壓在發光階段224期間由於例如0LED220的陽極端子處於操作電壓V_D而變化，存儲電容218調整驅動電晶體214的柵極端子上的電壓，以保持驅動電晶體214的柵極端子與源極端子之間的驅動電壓。
[0087]在像素200的TFT監測階段225期間，選擇線204和發光線210都被設定成高電平。數據開關電晶體216、監測電晶體212和發光電晶體222都導通。數據線202被固定在第一校準電壓(Vcall)，且監測線208被固定在第二校準電壓(￥0&12)。第一校準電壓￥0&11通過數據開關電晶體216被施加至驅動電晶體214的柵極端子。第二校準電壓Vcal2通過監測電晶體212和發光電晶體222被施`加至驅動電晶體214的源極端子。因此，第一校準電壓VcalI和第二校準電壓Vcal2固定了驅動電晶體214的柵極-源極電壓Vgs,且驅動電晶體214根據它的柵極-源極電壓Vgs從電壓電源線206抽取電流。第二校準電壓Vcal2也被施加至0LED220的陽極，且有利地被選擇為足以關閉0LED220的電壓。通過在TFT監測階段225期間關閉0LED220，確保了流經驅動電晶體214的電流不流過0LED220，而是經由發光電晶體222和監測電晶體212被傳輸至監測線208。類似於結合圖2A和2B中的像素100對監測階段121的說明，能夠將在監測線208上測量的電流用於提取像素200的劣化信息，例如用於指示驅動電晶體214的閾值電壓Vt的信息。
[0088]在像素200的OLED監測階段226期間，選擇線204被設定成高電平而發光線210被設定為低電平。數據開關電晶體216和監測電晶體212導通，而發光電晶體222關斷。數據線202被固定在參考電壓Vref，且監測線拉出(source)或灌入(sink)監測線208上的固定電流。監測線208上的固定電流通過監測電晶體212被施加至0LED220，且使0LED220處於它的操作電壓V_D。因此，通過將固定電流施加至監測線208並測量監測線208的電壓，能夠提取0LED220的操作電壓V_D。
[0089]還需注意，在圖5B至圖中，在每個操作階段內，與選擇線被設定成特定電平相t匕，通常以更長的持續時間來設定發光線的電平。通過在操作周期期間延遲、縮短或延長選擇線204和/或發光線210所保持的值的持續時間，能夠在後續的操作周期之前將像素200的各個方面更精確地位於穩定的點。例如，對於編程操作周期223，通過在將選擇線204設定為高電平之前將發光線210設定為低電平，使得驅動電晶體214能夠在經由數據開關電晶體216將新的編程信息施加至驅動電晶體之前停止驅動電流。雖然針對像素200圖示了在像素200的不同操作周期之前和之後延遲或設置穩定時間(settling time)的特徵，但也可對本文所披露的其它電路(例如，像素100、130、170等)的操作周期進行類似的修改。
[0090]雖然使用η型電晶體(其可以是薄膜電晶體並且可以由非晶矽形成)圖示了圖5Α所示的驅動電路，但也可以將圖5Α所示的像素200的驅動電路和圖5Β至圖所示的操作周期擴展成具有一個或多個P型電晶體且具有除薄膜電晶體之外的其它電晶體的互補電路。
[0091 ] 圖6Α是像素240的示例性像素電路構造的電路圖。像素240的驅動電路用於編程、監測和驅動像素240。像素240包括用於傳輸流經0LED256的驅動電流的驅動電晶體252。0LED256類似於圖2Α所示的0LED110，且根據流過0LED256的電流發光。0LED256可以由任何電流驅動型發光器件代替。具有連接至數據驅動器、地址驅動器和監測系統等的連接線的像素240可被用於結合圖1所描述的顯示系統50的顯示面板20中。
[0092]像素240的驅動電路還包括存儲電容262、數據開關電晶體260、監測電晶體258和發光電晶體254。像素240連接至數據/監測(data/monitor)線242、電壓電源線246、第一選擇線244、第二選擇線245和發光線250。驅動電晶體252根據驅動電晶體252的柵極端子和驅動電晶體252的源極端子兩端的柵極-源極電壓(Vgs)和驅動電晶體252的閾值電壓(Vt)從電壓電源線246提取電流。驅動電晶體252的漏極-源極電流和柵極-源極電壓之間的關係類似於結合圖2A和2B所描述的驅動電晶體114的操作。
[0093]在像素240中，存儲電容262通過發光電晶體254而跨接於驅動電晶體252的柵極端子和漏極端子。存儲電容262具有第一端子262g (為方便起見，稱之為柵極側端子262g)和第二端子262s (為方便起見，稱之為源極側端子262s)。存儲電容262的柵極側端子262g電連接至驅動電晶體252的柵極端子。存儲電容262的源極側端子262s通過發光電晶體254而電連接至驅動電晶體252的源極端子。因而，當發光電晶體254導通時，驅動電晶體252的柵極-源極電壓Vgs是存儲電容262上的充電電壓。發光電晶體254根據發光線250進行操作(例如，在發光線250被設定為高電平時，發光電晶體254被導通，反之亦然)。如下文將進一步說明地，存儲電容262能夠由此在像素240的發光階段期間保持驅動電晶體252兩端的驅動電壓。
[0094]驅動電晶體252的漏極端子電連接至電壓電源線246。驅動電晶體252的源極端子通過發光電晶體254電連接至0LED256的陽極端子。0LED256的陰極端子可以接地或者能夠可選地連接至諸如電源線Vss等第二電壓電源線。因而，0LED256與驅動電晶體252的電流路徑串聯連接。類似於結合圖2A和2B對0LED110的說明，一旦0LED256的陽極端子和陰極端子之間的電壓降達到0LED256的操作電壓(Vmd)，0LED256根據流過0LED256的電流發光。[0095]數據開關電晶體260根據第一選擇線244進行操作(例如，當第一選擇線244被設定為高電平時，數據開關電晶體260被導通；當第一選擇線244被設定為低電平時，數據開關電晶體260被關斷)。類似地，監測電晶體258根據第二選擇線245進行操作。當導通時，數據開關電晶體260將存儲電容262的柵極側端子262g電連接至數據/監測線242。當導通時，監測電晶體258將存儲電容262的源極側端子262s電連接至數據/監測線242。
[0096]圖6B是用於在編程階段和發光階段中操作圖6A所示的像素240的時序圖。如圖6B所示，像素240可在編程階段227和發光階段228中進行操作。圖6C是用於操作圖6A所示的像素240以測量驅動電晶體252的各個方面的時序圖。圖6D是用於操作圖6A所示的像素240以測量0LED256的各個方面的時序圖。
[0097]在操作(驅動)像素240的示例性實施中，可針對視頻顯示的各幀在編程階段227和發光階段228中操作像素240。還可以可選地在監測階段一者或兩者中操作像素240以監測像素240由於驅動電晶體252而產生的劣化或0LED256的劣化，或監測上述兩種劣化。
[0098]在編程階段227期間，第一選擇線244被設定為高電平，第二選擇線245被設定為低電平且發光線250被設定為低電平。數據開關電晶體260導通，而發光電晶體254和監測電晶體258關斷。數據/監測線242被設定成編程電壓(Vprog)。能夠根據補償信息可選地調整編程電壓VpiOg，以補償像素240的劣化。存儲電容262的柵極側端子262g被設定成編程電壓Vprog，並且在沒有電流流經0LED256時源極側端子262s處於與0LED256的陽極端子相對應的電壓。由此，根據編程電壓VpiOg對存儲電容262充電。在編程階段227期間對存儲電容262充電的電壓被稱為驅動電壓。驅動電壓是這樣的電壓:其適於施加在驅動電晶體252兩端以產生將使0LED256發出期望量的光的期望驅動電流。
[0099]此外，類似於結合圖4A和4B所描述的像素160，發光電晶體254確保了驅動電晶體252在編程階段227期間與存儲電容262隔離。通過使存儲電容262的源極側端子262s與驅動電晶體252斷開連接，發光電晶體254確保了驅動電晶體252在編程期間不被導通，以使得沒有電流流經開關電晶體。如先前所討論，通過經由發光電晶體254使驅動電晶體252與存儲電容262隔離，確保了在編程階段227期間在存儲電容262上充電的電壓與開關電晶體的電阻無關。
[0100]在像素240的發光階段228期間，第一選擇線244和第二選擇線245被設定為低電平而發光線250被設定為高電平。在發光階段228期間，數據開關電晶體260和監測電晶體258關斷且發光電晶體254導通。通過導通發光電晶體254，存儲電容262連接於驅動電晶體252的柵極端子和源極端子兩端。驅動電晶體252根據存儲在存儲電容262上的驅動電壓從電壓電源線246抽取驅動電流。0LED256開啟且0LED256的陽極端子處的電壓調整成0LED256的操作電壓V_D。存儲電容262通過自調整驅動電晶體252的源極端子的電壓和/或柵極端子的電壓以消除這兩個電壓中一者或另一者的變化，由此保持驅動電壓。例如，如果源極側端子262s上的電壓在發光階段228期間由於例如0LED256的陽極端子處於操作電壓Vmd而變化，存儲電容262調整驅動電晶體252的柵極端子上的電壓，以保持驅動電晶體252的柵極端子和源極端子兩端的驅動電壓。
[0101]TFT監測操作包括充電階段229和讀取階段230。在充電階段229期間，第一選擇線244被設定為高電平而第二選擇線245和發光線250被設定為低電平。類似於編程階段227，使用被施加至數據/監測線242的第一校準電壓(Vcall)來對存儲電容262的柵極側端子262g充電。接下來，在讀取階段230期間，第一選擇線244被設定為低電平，且第二選擇線245和發光線250被設定為高電平。數據/監測線242被設定成第二校準電壓(Vcal2)。第二校準電壓Vcal2有利地反向偏置OLED256，使得流經驅動電晶體252的電流流至數據/監測線242。在測量電流的同時將數據/監測線242保持在第二校準電壓值Vcal2。類似於上面的說明，通過將所測量的電流與第一校準電壓Vcall和第二校準電壓Vcal2進行比較，使得能夠提取與驅動電晶體252相關的劣化信息。
[0102]OLED監測階段也包括充電階段231和讀取階段232。在充電階段231期間，第一選擇線244被設定為高電平而第二選擇線245被設定為低電平。數據開關電晶體260導通並將校準電壓(Vcal)施加至存儲電容262的柵極側端子262g。在讀取階段232期間，將數據/監測線242上電流固定，並同時測量電壓以提取0LED256的操作電壓(Vmd)。
[0103]像素240有利地將數據線和監測線合併成一根線，與不具有上述合併的像素相t匕，這使得像素240能夠被封裝在更小的區域中，並由此增加了像素密度和顯示屏解析度。
[0104]雖然使用η型電晶體(其可以是薄膜電晶體並且可以由非晶矽形成)圖示了圖6Α所示的驅動電路，但也可以將圖6Α所示的像素240的驅動電路和圖6Β至6D所示的操作周期擴展成具有一個或多個P型電晶體且具有除薄膜電晶體之外的其它電晶體的互補電路。
[0105]圖7Α是像素270的示例性像素電路構造的電路圖。除了像素270在驅動電晶體284和0LED288之間包括額外的發光電晶體286以及數據線272和監測(monitor)線278的構造不同於像素100之外，像素270在結構上類似於圖2A中的像素100。發光電晶體286也位於存儲電容292和0LED288之間，使得在像素270的編程階段期間，能夠使存儲電容292不與0LED288電連接。通過在編程期間使存儲電容292與0LED288斷開連接，防止了存儲電容292的編程由於0LED288的電容而受到影響或擾亂。除了由發光電晶體286及數據和監測線帶來的差異之外，如下文將進一步說明地，像素270還能夠以不同於像素100的方式操作。
[0106]圖7B是用於在編程階段和發光階段中操作圖7A所示的像素270的時序圖。如圖7B所示，像素270可在編程階段233和發光階段234中進行操作。圖7C是用於在TFT監測階段235中操作圖7A所示的像素270以測量驅動電晶體284的各個方面的時序圖。圖7D是用於在OLED監測階段236中操作圖7A所示的像素270以測量0LED288的各個方面的時序圖。
[0107]在操作(驅動)像素270的示例性實施中，可針對視頻顯示的各幀在編程階段233和發光階段234中操作像素270。還可以可選地在監測階段235和236中的一者或兩者中操作像素270以監測像素270由於驅動電晶體284而產生的劣化或0LED288的劣化，或監測上述兩種劣化。像素270可在監測階段235和236中間歇地、周期性地進行操作，或者根據排序和優先級算法進行操作，以動態地確定和識別顯示器中的需要更新劣化信息以用於提供補償的像素。因此，與通過像素270顯示的單個幀相對應的驅動順序可以包括編程階段233和發光階段234，且能夠可選地包括監測階段235和236中的一者或兩者。
[0108]在編程階段233期間，選擇線274被設定為高電平且發光線280被設定為低電平。數據開關電晶體290和監測電晶體282被導通，而發光電晶體286被關斷。數據線272被設定成編程電壓(Vprog)，且監測線278被固定在參考電壓(Vref)。監測線278能夠可選地被設定成補償電壓(Vcomp)而不是參考電壓Vref。存儲電容292的柵極側端子292g被設定成編程電壓Vprog且源極側端子292s被設定成參考電壓Vref (或補償電壓Vcomp)。由此，根據編程電壓Vprog和參考電壓Vref (或補償電壓Vcomp)之間的差對存儲電容292充電。在編程階段233期間對存儲電容292充電的電壓被稱為驅動電壓。驅動電壓是這樣的電壓:其適於施加在驅動電晶體兩端以產生將使0LED288發出期望量的光的期望驅動電流。類似於結合圖2A和2B所描述的像素100的操作，可選地被施加至源極側端子292s的補償電壓Vcomp是用於消除像素電路270的諸如在監測階段235和236期間測量到的劣化等劣化(如，驅動電晶體284的閾值電壓Vt的增大)的適當電壓。額外地或替代地，能夠通過對施加至柵極側端子292g的編程電壓VpiOg的調整來補償像素270的劣化。
[0109]在像素270的發光階段234期間，選擇線274被設定為低電平而發光線280被設定為高電平。在發光階段234期間，數據開關電晶體290和監測電晶體282被關斷且發光電晶體286被導通。通過導通發光電晶體286，存儲電容292被連接於驅動電晶體284的柵極端子和源極端子之間。驅動電晶體284根據存儲在存儲電容292上的驅動電壓從電壓電源線276抽取驅動電流。0LED288開啟且0LED288的陽極端子處的電壓調整成0LED288的操作電壓VMD。存儲電容292通過自調整驅動電晶體284的源極端子的電壓和/或柵極端子的電壓以消除這兩個電壓中一者或另一者的變化，由此保持驅動電壓。例如，如果源極側端子292s上的電壓在發光階段234期間由於例如0LED288的陽極端子處於操作電壓V_D而變化，存儲電容292調整驅動電晶體284的柵極端子上的電壓，以保持驅動電晶體284的柵極端子和源極端子之間的驅動電壓。
[0110]在像素270的TFT監測階段235期間，選擇線274被設定成高電平而發光線280被設定成低電平。數據開關電晶體290和監測電晶體282被導通，而發光電晶體286關斷。數據線272被固定在第一校準電壓(Vcall)，且監測線278被固定在第二校準電壓(Vcal2)。第一校準電壓Vcall通過數據開關電晶體290被施加至驅動電晶體284的柵極端子。第二校準電壓Vcal2通過監測電晶體282被施加至驅動電晶體284的源極端子。因此，第一校準電壓Vcall和第二校準電壓Vcal2固定了驅動電晶體284的柵極-源極電壓Vgs，並且驅動電晶體284根據它的柵極-源極電壓Vgs從電壓電源線276抽取電流。發光電晶體286關斷，這使得在TFT監測階段235期間將0LED288從驅動電晶體284的電流路徑中移除。因而，來自驅動電晶體284的電流經由監測電晶體282被傳輸至監測線278。類似於結合圖2A和2B中的像素100對監測階段121的說明，能夠將在監測線278上測量的電流用於提取像素270的劣化信息，例如用於指示驅動電晶體284的閾值電壓Vt的信息。
[0111]在像素270的OLED監測階段236期間，選擇線274和發光線280被設定為高電平。數據開關電晶體290、監測電晶體282和發光電晶體286都被導通。數據線272被固定在參考電壓Vref，且監測線拉出或灌入監測線278上的固定電流。監測線278上的固定電流通過監測電晶體282被施加至0LED288，且使0LED288處於它的操作電壓V_D。因此，通過將固定電流施加到監測線278並測量監測線278的電壓，能夠提取0LED288的操作電壓V_D。
[0112]雖然使用η型電晶體(其可以是薄膜電晶體並且可以由非晶矽形成)圖示了圖7Α所示的驅動電路，但也可以將圖7Α所示的像素270的驅動電路和圖7Β至圖7D所示的操作周期擴展成具有一個或多個P型電晶體且具有除薄膜電晶體之外的其它電晶體的互補電路。
[0113]這裡披露的電路通常是指彼此連接或耦合的電路元器件。在多數情況下，這裡所指的連接是通過直接連接實現的，即在連接點之間除了導線之外不存在任何電路元件。儘管沒有總是明確地說明，但這類連接能夠通過在顯示面板的基板上限定的導電溝道來實現(例如，通過沉積在各種連接點之間的導電透明氧化物來實現)。銦錫氧化物是一種此類導電透明氧化物。在一些情況下，耦合和/或連接的元器件可通過連接點之間的電容性耦合來進行耦合，以使得連接點通過該電容元件串聯連接。雖然沒有直接連接，但此類電容性耦合連接仍使得這些連接點能夠電壓變化而相互影響，上述電壓變化通過經由電容性耦合作用且不存在DC偏置的情況下而被反映在另一連接點處。
[0114]此外，在一些情況下，本文所述的各種連接和耦合能夠通過藉助兩個連接點之間的其它電路元件的非直接連接來實現。一般而言，布置在連接點之間的一個或多個電路元件可以是二極體、電阻、電晶體、開關等。在連接是非直接連接的情況下，兩個連接點之間的電壓和/或電流經由用於連接的電路元件而充分相關，以至於這兩個連接點能夠(經由電壓變化、電流變化等)相互影響，同時仍能夠實現與本文所述的效果相同的效果。電路設計領域的普通技術人員應當理解，在一些示例中，可以對電壓和/或電流進行調節，以應對用於提供非直接連接的額外的電路元件。
[0115]這裡披露的任何電路可根據多種不同的製造技術來製造，這些技術包括例如多晶娃、非晶娃、有機半導體、金屬氧化物和傳統的CMOS。這裡披露的任何電路可通過相對應的互補電路結構來進行修改(如，η型電晶體可被轉換成P型電晶體，反之亦然)。
[0116]可使用兩個或多個計算系統或設備來替換這裡披露的任何一個控制器。因此，需要時還可以實施諸如冗餘、複製等分布式處理的原理和優點，以提高這裡披露的控制器的魯棒性和性能。
[0117]本文中披露的示例性確定方法和處理的操作可通過機器可讀指令來實施。在這些示例中，機器可讀指令包括如下設備的執行算法:(a)處理器、(b)控制器、和/或(C) 一個或多個其它合適的處理設備。所述算法可以包含在諸如快閃記憶體、CD-ROM、軟盤、硬碟驅動器、數字視頻(多功能)磁碟(DVD)或其它存儲設備等有形介質所存儲的軟體中，但本領域普通技術人員應當容易理解，整個和/或部分算法也可按照公知的方式由處理器之外的設備執行且/或包含在固件或專用硬體中(如，它可由專用集成電路(ASIC)、可編程邏輯設備(PLD)、現場可編程邏輯器件(FPLD)、現場可編程門陣列(FPGA)、離散邏輯元件等實施)。例如，基線數據確定方法中的任何或所有組成部分可由軟體、硬體和或固件來實施。而且，這裡闡述的機器可讀指令中的一些或所有指令可手動地實施。
[0118]雖然已經圖示和說明了本發明的特定實施例和應用，但應當理解，本發明不限於本文中披露的精確結構和組成，且在不脫離所附的權利要求所限定的精神和範圍的情況下，各種變形、改變和變化根據上述說明是顯而易見的。
【權利要求】
1.一種用於補償顯示器陣列中的像素的系統，所述系統包括: 像素電路，在編程周期期間根據編程信息對所述像素電路編程，且在發光周期期間根據所述編程信息驅動所述像素電路以發光，所述像素電路包括: 發光器件，所述發光器件在所述發光周期期間發光， 驅動電晶體，所述驅動電晶體在所述發光周期期間傳輸經過所述發光器件的電流， 存儲電容，在所述編程周期期間，所述存儲電容被充電有至少部分地基於所述編程信息的電壓，以及 發光控制電晶體，所述發光控制電晶體被布置為在所述發光周期期間選擇性地連接所述發光器件、所述驅動電晶體和所述存儲電容中的至少兩者，使得電流根據所述存儲電容上的電壓經由所述驅動電晶體被傳輸通過所述發光器件；以及 驅動器，所述驅動器通過根據所述編程信息對所述存儲電容充電來經由數據線編程所述像素電路； 監測器，所述監測器提取用於指示所述像素電路的老化劣化的電壓或電流；以及 控制器，所述控制器操作所述監測器和所述驅動器，並且所述控制器被設置用於: 從所述監測器接收劣化量的指示； 接收用於指示將從所述發光器件發出的亮度的量的數據輸入； 基於所述劣化量，確`定補償量以提供至所述像素電路；而且 將所述編程信息提供至所述驅動器以編程所述像素電路，其中，所述編程信息至少部分地基於所接收的數據輸入和所確定的補償量。
2.根據權利要求1所述的系統，其中，所述像素電路還包括: 數據開關電晶體，所述數據開關電晶體根據選擇線進行操作以將所述驅動電晶體的源極端子連接至所述數據線，所述數據線連接至所述監測器以在監測周期期間測量經過所述驅動電晶體的電流。
3.根據權利要求2所述的系統，其中，所述數據開關電晶體連接至所述發光器件，且其中，所述數據線在所述監測周期期間被固定在校準電壓，所述校準電壓足以關閉所述發光器件使得在所述監測周期期間經過所述驅動電晶體的電流不會經過所述發光器件傳輸。
4.根據權利要求2所述的系統，其中，所述監測器包括電壓檢測器，所述電壓檢測器用於經由所述數據開關電晶體監測所述發光器件的操作電壓。
5.根據權利要求1所述的系統，其中，所述發光控制電晶體連接於所述驅動電晶體的柵極端子與所述存儲電容之間，使得在所述發光控制電晶體被關斷時的所述編程周期期間，所述驅動電晶體的柵極端子與所述存儲電容隔離。
6.根據權利要求5所述的系統，所述系統還包括參考開關電晶體，所述參考開關電晶體連接在所述存儲電容和參考線之間，使得在所述編程周期期間，根據施加至所述參考線的參考電壓和施加在所述數據線上的編程電壓之間的差來對所述存儲電容充電。
7.根據權利要求6所述的系統，其中，所述參考線在所述編程階段期間提供補償電壓，所述補償電壓基於由所述控制器確定的所述補償量。
8.根據權利要求1所述的系統，所述系統還包括: 數據開關電晶體，所述數據開關電晶體根據選擇線進行操作以在編程周期和監測周期期間將所述驅動電晶體的源極端子連接至所述數據線；第一參考開關電晶體，所述第一參考開關電晶體根據所述選擇線進行操作以在所述編程周期期間將所述驅動電晶體的柵極端子連接至第一參考線，使得所述驅動電晶體在所述編程周期期間被關斷；以及 第二參考開關電晶體，所述第二參考開關電晶體根據所述選擇線進行操作以將第二參考線連接至所述存儲電容的與所述數據開關電晶體相連接的一個端子之外的另一端子，使得在所述數據開關電晶體、所述第一參考開關電晶體和所述第二參考電晶體被導通時的所述編程周期期間，根據施加在所述數據線上的編程電壓與施加在所述第二參考線上的參考電壓或補償電壓之間的差對所述存儲電容充電。
9.根據權利要求8所述的系統，其中，所述數據線連接至所述監測器以在所述像素電路的監測周期期間測量經過所述驅動電晶體的電流。
10.根據權利要求8所述的系統，所述系統還包括成行和成列地布置的多個相似的像素電路以形成顯示面板，並且其中，所述控制器還用於接收所述多個像素電路中每個像素電路的老化劣化的指示，用於確定所述多個像素電路中每個像素電路的劣化量，並用於根據所確定的各個補償量來編程所述多個像素電路中每個像素電路。
11.根據權利要求1所述的系統，其中，所述發光控制電晶體在所述發光周期期間將所述存儲電容連接於所述驅動電晶體的柵極端子和源極端子之間，所述像素電路還包括: 數據開關電晶體，所述數據開關電晶體根據選擇線進行操作以將所述數據線連接至所述存儲電容的與所述驅動電晶體的所述柵極端子相連接的端子；以及 監測開關電晶體，所述監測開關電晶體根據所述選擇線進行操作以將監測線連接至所述存儲電容的與所述發光電晶體相連接的端子，所述監測線連接至所述監測器以在所述監測周期期間測量經過所述驅動電晶體的電流。
12.根據權利要求1所述的系統，其中，所述監測線在所述監測周期期間被固定在校準電壓，所述校準電壓足以關閉所述發光器件，使得在所述監測周期期間經過所述驅動電晶體的電流不會經過所述發光器件傳輸。
13.根據權利要求11所述的系統，其中，所述發光控制電晶體連接於所述存儲電容與所述發光器件之間，由此在所述編程階段期間使所述存儲電容與所述發光器件隔離，以防止施加至所述存儲電容的電壓受到所述發光器件的內部電容的影響。
14.根據權利要求11所述的系統，其中，所述發光控制電晶體連接於所述驅動電晶體的所述源極端子與所述發光器件之間，由此在所述發光控制電晶體被關斷時防止所述驅動電晶體向所述發光器件傳輸電流。
15.根據權利要求14所述的系統，其中，所述發光電晶體的與所述驅動電晶體相連接的端子也連接至所述存儲電容器和所述監測開關電晶體。
16.根據權利要求1所述的系統，其中，所述像素電路還包括: 數據開關電晶體，所述數據開關電晶體根據第一選擇線進行操作以將所述數據線連接到所述存儲電容的與所述驅動電晶體的柵極端子相連接的端子；以及 監測開關電晶體，所述監測開關電晶體根據第二選擇線進行操作以將所述數據線連接至所述存儲電容的與所述發光電晶體相連接的端子，所述監測線在所述監測階段期間連接至所述監測器以測量經過所述驅動電晶體的電流。
17.根據權利要求1所述的系統，其中，所述發光器件是有機發光二極體。
18.一種用於驅動發光器件的像素電路，所述像素電路包括: 驅動電晶體，所述驅動電晶體用於根據施加在所述驅動電晶體兩端的驅動電壓來驅動經過發光器件的電流； 存儲電容，在編程周期期間以所述驅動電壓對所述存儲電容充電； 發光控制電晶體，所述發光控制電晶體用於連接所述驅動電晶體、所述發光器件和所述存儲電容中的至少兩者，使得在所述發光周期期間根據所述存儲電容被充電的電壓傳輸經過所述驅動電晶體的電流；以及 至少一個開關電晶體，在監測周期期間，所述至少一個開關電晶體將經過所述驅動電晶體的電流路徑連接至監測器，所述監測器用於接收基於經過所述驅動電晶體的電流的老化信息。
19.根據權利要求18所述的像素電路，其中，所述發光控制電晶體與所述發光器件串聯連接，以防止在所述編程周期期間在所述像素電路被編程時所述驅動電晶體傳輸電流經過所述至少一個開關電晶體。
20.根據權利要求19所述的像素電路，其中，所述像素電路以與所述至少一個開關電晶體的電阻無關的方式被編程。
21.根據權利要求18所述的像素電路，其中，所述存儲電容在所述發光周期期間經由所述發光控制電晶體連接在所述驅動電晶體的柵極端子與源極端子之間，並且其中，所述存儲電容在編程周期期間與所述驅動電晶體的柵極端子或源極端子中的至少一者斷開連接。
22.根據權利要求18所述的像素電路，所述像素電路還包括: 數據開關電晶體，所述數據開關電晶體根據選擇線進行操作以在所述編程周期期間將所述數據線連接至所述存儲電容的與所述驅動電晶體的柵極端子相連接的端子；並且其中，所述至少一個開關電晶體是監測開關電晶體，所述檢測開關電晶體根據所述選擇線或另一選擇線進行操作，以在所述監測周期期間將用於指示所述像素電路的劣化量的電流或電壓傳輸至所述監測器，所述監測開關電晶體連接至所述發光控制電晶體和所述存儲電容。
23.根據權利要求18所述的像素電路，其中，所述發光電晶體和所述存儲電容在所述驅動電晶體的柵極端子和源極端子之間串聯連接。
24.根據權利要求18所述的像素電路，其中，所述發光器件包括有機發光二極體。
25.一種用於驅動發光器件的像素電路，所述像素電路包括: 驅動電晶體，所述驅動電晶體用於根據施加在所述驅動電晶體兩端的驅動電壓來驅動流經發光器件的電流； 存儲電容，在編程周期期間以所述驅動電壓對所述存儲電容充電； 一個或多個開關電晶體，所述一個或多個開關電晶體用於在所述編程周期期間將所述存儲電容連接至一個或多個數據線或參考線，所述數據線或參考線用於提供這樣的電壓:該電壓足以使所述存儲電容充有所述驅動電壓；以及 發光控制電晶體，所述發光控制電晶體根據發光線進行操作，以在所述編程周期期間使所述存儲電容與所述發光器件斷開連接，使得所述存儲電容以與所述發光器件的電容無關地被充電。
26.根據權利要求25所述的像素電路，其中，所述發光控制電晶體串聯連接在所述驅動電晶體和所述發光器件之間，使得在所述發光控制電晶體被導通時，所述發光器件從所述驅動電晶體接收電流。
27.—種顯示系統，所述顯示系統包括: 像素電路，在編程周期期間根據編程信息對所述像素電路編程，且在發光周期期間根據所述編程信息驅動所述像素電路以發光，所述像素電路包括: 發光器件，所述發光器件在所述發光周期期間發光， 驅動電晶體，所述驅動電晶體在所述發光周期期間傳輸流經所述發光器件的電流，所述電流是根據所述驅動電晶體的柵極和源極端子之間的電壓而被傳輸的， 存儲電容，在所述編程周期期間，所述存儲電容被充電有至少部分地基於所述編程信息的電壓，所述存儲電容連接在所述驅動電晶體的柵極端子與源極端子之間，以及 第一開關電晶體，所述第一開關電晶體將所述驅動電晶體的源極端子連接至數據線；驅動器，所述驅動器通過向所述存儲電容的與所述驅動電晶體的所述源極端子相連接的端子施加電壓，經由所述數據線編程所述像素電路； 監測器，所述監測器提取用於指示所述像素電路的老化劣化的電壓或電流；以及 控制器，所述控制器操作所述監測器和所述驅動器，並且所述控制器被設置用於: 從所述監測器接收劣化量的指示； 接收用於指示將從所述發光器件發出的亮度的量的數據輸入； 基於所述劣化量，確定補償量以提 供至所述像素電路；且 向所述驅動器提供所述編程信息以編程所述像素電路，其中，所述編程信息至少部分地基於所接收的數據輸入和所確定的補償量。
28.根據權利要求27所述的顯示系統，其中，所述像素電路還包括第二開關電晶體，所述第二開關電晶體將所述驅動電晶體的所述柵極端子連接至參考線。
29.根據權利要求28所述的顯示系統，其中，所述第一開關電晶體和所述第二開關電晶體根據共用的選擇線進行操作。
30.根據權利要求29所述的顯示系統，其中，所述控制器還用於在所述編程周期期間在所述參考線上施加參考電壓，使得根據所述參考電壓與所述數據線上的電壓之間的差對所述存儲電容充電。
31.根據權利要求29所述的顯示系統，其中，所述控制器還用於在所述編程周期期間在所述參考線上施加補償電壓，其中，所述編程電壓基於所述所確定的補償量。
32.根據權利要求27所述的顯示系統，所述顯示系統還包括成行和成列地布置的多個相似的像素電路以形成顯示面板，並且其中，所述控制器用於提取所述顯示面板中的每個像素電路的老化劣化的指示，用於確定所述顯示面板中的每個像素電路的補償量，並用於根據所確定的各個補償量來編程所述顯示面板中的每個像素電路。
33.根據權利要求27所述的顯示系統，其中，所述發光器件包括發光二極體。
【文檔編號】G09G3/32GK103562989SQ201280026000
【公開日】2014年2月5日 申請日期:2012年5月26日 優先權日:2011年5月27日
【發明者】戈爾拉瑪瑞扎·恰吉 申請人:伊格尼斯創新公司