動態數據校正裝置的製作方法

2023-10-31 11:55:07 2

專利名稱：：動態數據校正裝置的製作方法
技術領域：
：本實用新型涉及一種通信領域中的動態數據校正裝置。
背景技術：
：在連接主系統和子系統的串行通訊通道上，由於幹擾或其他原因，通訊數據有可能出現錯誤，比如數據丟位、丟字節、通訊幀破損、校驗碼出錯等等。大部分情況下，這些錯誤都帶有突發的性質，持續時間極短，短暫出錯後系統通常能夠迅速自動恢復正常。由於系統中通過串行通道傳輸的數據都是非關鍵控制數據，大部分僅用於監視和觀察，數據的刷新頻率的要求也比較低(l秒或以上)，因此這種短暫的通訊幹擾不會對系統整體安全、穩定運行造成影響。在採用雙機熱備技術的控制系統中，主數字控制單元(DPU)—旦檢測到此現象便認為出現了故障，立即會從主DPU運行切換至輔DPU運行。雖然不影響系統的正常運行，但會產生風險一一當輔DPU因為內部故障死機無法切換回主DPU繼續運行時，如果相關人員不能及時發現將運行方式手動切回主DPU運行時，主、輔DPU將均處於"備用"狀態，此時相關的控制將會失靈。這種情況一旦發生在負責主要的保護和調節控制的DPU上時將導致4幾組跳閘。因此，由於串行通訊錯誤導致DPU控制失去備用功能成為控制系統中的重大隱患。
實用新型內容本實用新型的目的在於提供一種可對通訊數據進行動態緩存，過濾錯誤消息，保證短時間的個別通訊錯誤不會傳遞到DPU之中的動態數據校正裝置。本實用新型的動態數據校正裝置，包括CPU,用於緩存數據、過濾錯誤消息；電源模塊，用於為動態數據校正裝置供電；與CPU信號連接的存儲器，用於在停電時保存系統設定；接口模塊，用於提供上下行串行通訊接口和編程/調試/配置接口；以及將接口模塊與CPU連接的驅動電路，用於驅動外圍電路信號。優選地，所述CPU包括兩組串行通訊通道和內置RAM,所述內置RAM用於所述兩組串行通訊通道的協議處理緩衝區以及控制數據緩存表。優選地，所述電源模塊為DC/DC穩壓電源，輸入電壓24VDC,輸出電壓3.3VDC和5VDC,分別為數字電路和外圍接口電路供電。優選地，所述存儲器為內置式的Flash晶片。優選地，所述接口模塊包括用於上行串行通訊通道的一個25針D型串口母頭、用於下4亍通訊通訊通道的一個254十D型串口/^頭和一個編程/調試/配置接口。優選地，所述驅動電路包括每路串行通訊通道配套的一組RS485/RS422驅動晶片和編程/調試/配置接口配套的外圍接口驅動晶片。優選地，所述動態悽"居;〖交正裝置還包括外部WatchDog晶片。本實用新型的有益之處在於，在不破壞系統內部現有結構的前提下，極大提高了通訊通道對外部幹擾的承受能力，不會給系統帶來不確定的風險，從整體上提高了系統的安全性和穩定性。為了更好地理解本實用新型，參考以下附圖圖l是本實用新型的動態數據校正裝置的硬體示意圖2是上述動態數據校正裝置的軟體示意圖。具體實施方式以下結合附圖及實施例對本實用新型進行詳細說明。本實用新型的動態數據校正裝置包括CPU1、電源模塊2、存儲器3、接口模塊、驅動電路，其中，CPU1用於緩存數據、過濾錯誤消息，電源模塊2用於為動態數據校正裝置供電，存儲器3與CPU1信號連接，用於在停電時保存系統設定，接口模塊用於提供上下行數據和調試通道，將接口模塊與CPU1連接的驅動電路用於驅動外圍電路信號。在一實施例中，CPU1^是供兩組串^亍通訊通道4。CPU內置2K以上RAM空間用於兩個串行通訊通道的協議處理緩衝區以及控制數據緩存表。電源模塊2為DC/DC穩壓電源，輸入電壓24VDC,輸出電壓3.3VDC和5VDC,分別為數字電路和外圍接口電路供電。存儲器3為內置式的Flash晶片，用於在停電時保存系統設定。接口模塊包括用於上行串行通道的一個25針D型串口母頭5、用於下行通訊通道的一個25針D型串口公頭6和一個編程/調試/配置接口7。通訊接口內部進行光耦隔離處理，增強抗幹擾性能。D型串行接口管腳定義如表l所示tableseeoriginaldocumentpage5表lD型串行接口管腳定義驅動電路包括每路串行通道配套的一組RS485/RS422驅動晶片8和編程/調試/配置接口配套的外圍接口驅動晶片9。其中，RS485/RS422驅動晶片8將用於上行串行通道的一個25針D型串口母頭5、用於下行通訊通道的一個25針D型串口公頭6分別與CPU1的串行通訊通道4相連接，外圍接口驅動晶片9將編程/調試/配置接口7與CPUl相連接。在另一實施例中，動態數據校正裝置還包括外部WatchDog晶片，用於監控系統正常運行。動態數據校正裝置通過配套電纜連接到原系統中由主、輔DPU連出的二轉一電纜和遠程系統通訊電纜之間。這種連接方式將主、輔DPU都隱藏到了數據校正儀背後，來往於DPU的遠程通訊數據全部運轉在數據校正儀的監控之下。這種方式能夠最大程度的保證通訊數據的準確性。如圖2所示，CPU的軟體設計方案包括以下模塊硬體平臺驅動程序，主要包括串行接口驅動程序10、WatchDog驅動程序、Flash/FR細驅動程序ll等；M0DBUSRTU主站協議解析糹莫塊12;M0DBUSRTU/人站協議解析模塊13;下行通訊管理程序模塊14,負責處理與下層控制設備之間的通訊事件管理；上行通訊管理程序模塊15，負責處理與上位設備(DPU)之間的通訊事件管理；數據緩衝區管理程序模塊16，提供數據讀、寫管理；動態數據索引管理程序^t塊17;以及其他編程/調試/配置管理程序模塊18。本實用新型的動態數據校正裝置具備以下功能和特點外型小巧，便於現場櫃體內安裝；DC24V供電，內部採用DC/DC穩壓電源；採用高性能、低功耗的嵌入式處理器晶片；提供一路下行RS485/RS422接口，實現M0DBUSRTU主站協議，負責連接遠程I/Oi殳備；提供兩^各上行RS485/RS422接口，實現M0DBUSRTU乂人站協議，通過特別設計的鏈4妄電纜，分別與主、輔DPU^=莫塊通訊；靈活配置通訊參數，可以在線動態改變通訊數據位、停止位、校驗位和校驗方式；實時分析通訊數據，必要時對通訊數據進行動態糾錯；在設備內部進行數據緩存，當外部通訊出錯時向DPU模塊發送緩存數據；提供大約300點的模擬量緩存，大約500點的開關量數據；動態、智能檢測DPU通訊配置，自動跟隨上位系統進行調整，重新定位數據源，可以極大減輕運行後的維護工作。上述實施例僅供說明本實用新型之用，而並非是對本實用新型的限制，有關
技術領域：
的普通技術人員，在不脫離本實用新型範圍的情況下，還可以做出各種變化和變型，因此，所有等同的技術方案也應屬於本實用新型的範疇，本實用新型的專利保護範圍應由各權利要求限定。權利要求1.一種動態數據校正裝置，包括CPU，用於緩存數據，過濾錯誤消息；電源模塊，用於為動態數據校正裝置供電；與CPU信號連接的存儲器，用於在停電時保存系統設定；接口模塊，用於提供上下行串行通訊接口和編程/調試/配置接口；將接口模塊與CPU連接的驅動電路，用於驅動外圍電路信號。2.根據權利要求1所述的動態數據校正裝置，其特徵在於，所述CPU包括兩組串行通訊通道和內置RAM,所述內置RAM用於所述兩組串行通訊通道的協議處理緩衝區以及控制數據緩存表。3.根據權利要求1所述的動態數據校正裝置，其特徵在於，所述電源模塊為DC/DC穩壓電源，輸入電壓24VDC，輸出電壓3.3VDC和5VDC,分別為數字電路和外圍接口電路供電。4.根據權利要求l所述的動態數據校正裝置，其特徵在於，所述存儲器為內置式的Flash晶片。5.根據權利要求1所述的動態數據校正裝置，其特徵在於，所述接口模塊包括用於上行串行通訊通道的一個25針D型串口母頭、用於下行串行通訊通道的一個25針D型串口公頭和一個編程/調試/配置接口。6.根據權利要求l所述的動態數據校正裝置，其特徵在於，所述驅動電路包括與每路串行通道配套的一組RS485/RS422驅動晶片和與編程/調試/配置接口配套的外圍接口驅動晶片。7.根據權利要求1所述的動態數據校正裝置，其特徵在於，所述動態數據校正裝置還包括外部WatchDog晶片。專利摘要一種動態數據校正裝置，包括CPU，用於緩存數據、過濾錯誤消息；電源模塊，用於為動態數據校正裝置供電；與CPU信號連接的存儲器，用於在停電時保存系統設定；接口模塊，用於提供上下行數據和調試通道；將接口模塊與CPU連接的驅動電路，用於驅動外圍電路信號。本設計可對通訊數據進行動態緩存，過濾錯誤消息，保證短時間的個別通訊錯誤不會傳遞到DPU之中，保證了控制系統運行的可靠性。文檔編號H04L1/22GK201323588SQ200820234090公開日2009年10月7日申請日期2008年12月31日優先權日2008年12月31日發明者垚張,王雁軍申請人:中國神華能源股份有限公司;北京國華電力有限責任公司;三河發電有限責任公司