一種基於體電場調製的ldmos器件的製作方法

2023-10-27 08:06:02 2

專利名稱：一種基於體電場調製的ldmos器件的製作方法
技術領域：
本發明屬於半導體器件設計技術領域，具體涉及一種基於體電場調製的LDMOS器件。
背景技術：
LDMOS(Lateral Double-diffused M0SFET，橫向擴散金屬氧化物半導體)器件由於源、柵和漏三個電極均在矽片的表面，易與集成電路中其他器件集成，因此常被廣泛應用於高壓功率集成電路(PIC)中，以滿足耐高壓、實現功率控制等方面的要求；與電晶體相比，LDMOS在關鍵的器件特性方面，如增益、線性度、開關性能、散熱性能以及減少級數等方面具有明顯的優勢。眾所周知，LDMOS器件的擊穿電壓(Breakdown Voltage, BV)由其橫向擊穿電壓和縱向擊穿電壓兩者中較低的一者決定；因此，優化橫向及縱向電場是獲得較高擊穿電壓的關鍵。很多技術已經被開發用於優化橫向電場，例如場限環、場板、橫向變摻雜、 RESURF(Reduced Surface Field，降低表面電場)等，目前橫向電場的優化幾乎不再是問題。因此，LDMOS的擊穿電壓其實真正是受限於縱向擊穿電壓，為了得到更高的器件擊穿電壓，就必須優化縱向電場(相對於表面的橫向電場，縱向電場位於器件內，因此也被稱為體電場)。圖1所示為一種傳統的LDMOS器件的結構，其縱向電場分布如圖2所示，由半導體物理可知，電壓為電場的積分，因此，圖2中的陰影部分的面積就是縱向擊穿電壓的值，這種LDMOS器件的縱向擊穿電壓相對較低；為了得到更高的器件擊穿電壓，就必須優化縱向電場，就是要增大陰影部分的面積。張波、段寶興和李肇基在標題為具有η+浮空層的體電場降低LDMOS結構耐壓分析 (半導體學報，Vol. 27No. 4Apr. 2006)的文章中公開了一種基於浮空層降低體電場的LDMOS 結構，該LDMOS結構如圖3所示，其在襯底中垂直方向上增加一層或多層與襯底摻雜類型相反的摻雜層；這樣相當於引入了多個PN結，每個PN結會引入一個電場，可把體內的縱向電場調製成如圖4所示的分布；從圖4中可知，相比於傳統的LDMOS器件的結構，其電場積分面積(即縱向擊穿電壓)有所提高，然而該電場分布並不是均勻的，電場峰值之間還有空白區域；因此，其電場積分面積還有進一步提高的可能性。

發明內容
針對現有技術所存在的上述技術缺陷，本發明提供了一種基於體電場調製的 LDMOS器件，進一步提高整體器件的擊穿電壓，優化器件的整體性能。—種基於體電場調製的LDMOS器件，包括第一導電類型襯底層和設於第一導電類型襯底上的第二導電類型漂移層；所述的第一導電類型襯底層內設有浮空區，所述的浮空區由若干第一導電類型浮空層和若干第二導電類型浮空層在水平方向上交替疊加而成。所述的第一導電類型襯底層的摻雜濃度為1 X IO13 1 X K^atom/cm3。
所述的第二導電類型漂移層的摻雜濃度為lX1013 lXl(f°atOm/Cm3。所述的第一導電類型浮空層的摻雜濃度為IX IOw IX 1021atOm/cm3。所述的第二導電類型浮空層的摻雜濃度為IXlOw lX1021atOm/cm3。所有第一導電類型浮空層的摻雜濃度不完全相同；或所有第一導電類型浮空層的摻雜濃度完全相同且與第一導電類型襯底層的摻雜濃度不同。所述的第一導電類型襯底層的長度為0. 1 400 μ m，厚度為0. 1 1000 μ m ；所述的第一導電類型浮空層或第二導電類型浮空層的長度為0. 1 1000 μ m，厚度為0. 1 200 μ Hlo調節第一導電類型浮空層和第二導電類型浮空層的長度和厚度可優化LDMOS器件的縱向電場，控制提高器件的縱向擊穿電壓。本發明通過在襯底層中添加交替排列的Ρ/Ν浮空區，利用電荷補償的方法，優化了 LDMOS器件的縱向電場，得到均勻的縱向電場分布，提高了整體器件的擊穿電壓，進一步優化了器件的性能。


圖1為傳統LDMOS器件的結構示意圖。圖2為傳統LDMOS器件的縱向電場分布圖。圖3為現有基於浮空層的LDMOS器件的結構示意圖。圖4為現有基於浮空層的LDMOS器件的縱向電場分布圖。圖5為本發明LDMOS器件的結構示意圖。
圖6為本發明LDMOS器件的縱向電場分布圖。圖7為傳統LDMOS器件、現有基於浮空層的LDMOS器件和本發明LDMOS器件的擊穿電流電壓曲線圖。
具體實施例方式為了更為具體地描述本發明，下面結合附圖及具體實施方式
對本發明的技術方案進行詳細說明。如圖3所示，一種基於體電場調製的LDMOS器件，包括P型襯底層1 ；設於P型襯底層1上的N型漂移層2 ；從左到右依次設於N型漂移層2上的P型摻雜區7、第一氧化層12和第一 N+型重摻雜區8 ；從左到右依次設於P型摻雜區7上的P+型重摻雜區5、第二 N+型重摻雜區6和第二氧化層13 ；設於P+型重摻雜區5上的源金屬電極10 ；設於第一 N+型重摻雜區8上的漏金屬電極9 ；設於第二氧化層13上的柵金屬電極11 ；P型襯底層1內設有浮空區，浮空區由五個P型浮空層3和四個N型浮空層4在水平方向上交替疊加而成。其中Ρ型襯底層1的摻雜濃度為1. 5Χ 1014atOm/cm3，N型漂移層2的摻雜濃度為1 X 1016atom/cm3, P型浮空層3的摻雜濃度為2. 1 X 1015atom/cm3, N型浮空層4的摻雜濃度為2. 1 X 1015atom/cm3, P+型重摻雜區5的摻雜濃度為5 X 1019atom/cm3，第一 N+型重摻雜區8的摻雜濃度為5X 1019atom/Cm3，第二 N+型重摻雜區6的摻雜濃度為5 X 1019atOm/cm3， P型摻雜區7的摻雜濃度從上往下成高斯分布，表面摻雜濃度為1. 5X 1017atOm/Cm3。P型襯底層1的長度為95 μ m,厚度為80 μ m ;P型浮空層3和N型浮空層4的長度為55 μ m，厚度為5μπι。本實施方式的LDMOS器件通過在襯底中添加交替排列的Ρ/Ν浮空區，利用電荷補償原理，優化縱向電場，可得到如圖6所示的均勻的縱向電場分布，其電場積分面積(即縱向擊穿電壓)相對傳統LDMOS器件和現有基於浮空層的LDMOS器件明顯提高。對傳統LDMOS器件、現有基於浮空層的LDMOS器件和本實施方式LDMOS器件分別進行擊穿仿真，三者的擊穿電流電壓曲線如圖7所示；A為傳統LDMOS器件的擊穿電流電壓曲線，B為現有基於浮空層的LDMOS器件的擊穿電流電壓曲線，C為本實施方式LDMOS器件的擊穿電流電壓曲線；可發現本實施方式LDMOS器件的擊穿電流電壓的性能明顯優於傳統 LDMOS器件和現有基於浮空層的LDMOS器件。
權利要求
1.一種基於體電場調製的LDMOS器件，包括第一導電類型襯底層和設於第一導電類型襯底上的第二導電類型漂移層；其特徵在於所述的第一導電類型襯底層內設有浮空區，所述的浮空區由若干第一導電類型浮空層和若干第二導電類型浮空層在水平方向上交替疊加而成。
2.根據權利要求1所述的基於體電場調製的LDMOS器件，其特徵在於所述的第一導電類型襯底層的摻雜濃度為1 X IO13 1 X 1022atOm/cm3。
3.根據權利要求1所述的基於體電場調製的LDMOS器件，其特徵在於所述的第二導電類型漂移層的摻雜濃度為ι χ IO13 1 X l(f°at0m/Cm3。
4.根據權利要求1所述的基於體電場調製的LDMOS器件，其特徵在於所述的第一導電類型浮空層的摻雜濃度為lX1014 lX1021atom/Cm3。
5.根據權利要求1所述的基於體電場調製的LDMOS器件，其特徵在於所述的第二導電類型浮空層的摻雜濃度為lX1014 lX1021atom/Cm3。
6.根據權利要求1所述的基於體電場調製的LDMOS器件，其特徵在於所述的第一導電類型襯底層的長度為0. 1 400 μ m,厚度為0. 1 1000 μ m。
7.根據權利要求1所述的基於體電場調製的LDMOS器件，其特徵在於所述的第一導電類型浮空層或第二導電類型浮空層的長度為0. 1 ΙΟΟΟμπι，厚度為0. 1 200μπι。
全文摘要
本發明公開了一種基於體電場調製的LDMOS器件，包括第一導電類型襯底層和設於第一導電類型襯底上的第二導電類型漂移層；第一導電類型襯底層內設有浮空區，浮空區由若干第一導電類型浮空層和若干第二導電類型浮空層在水平方向上交替疊加而成。本發明通過在襯底層中添加交替排列的P/N浮空區，利用電荷補償的方法，優化了LDMOS器件的縱向電場，得到均勻的縱向電場分布，提高了整體器件的擊穿電壓，進一步優化了器件的性能。
文檔編號H01L29/06GK102306659SQ201110265578
公開日2012年1月4日 申請日期2011年9月8日 優先權日2011年9月8日
發明者張世峰, 張斌, 胡佳賢, 韓雁 申請人:浙江大學