寬輸入共模電壓比較器的製作方法
2023-10-11 16:16:34 2
專利名稱：寬輸入共模電壓比較器的製作方法
技術領域：
本發明涉及集成電路。更為具體地，本發明提供一種用於比較電壓的器件和方法。僅作為實例，本發明已應用到寬輸入共模電壓比較器。但應認識到本發明具有更寬的可應用範圍。
背景技術：
集成電路或「IC」已從製造在矽單晶片上的少數互連器件發展到數百萬的器件。現在的IC提供了遠遠超過最初想像的性能和複雜度。為了實現複雜度和電路密度(即，能封裝到給定晶片面積上的器件數目)的改善，也稱作器件「幾何形狀」的最小的器件特徵尺寸已隨著IC的每一代而變小。現在正以小於四分之一微米寬的特徵尺寸來製造半導體器件。
增加電路密度不僅改善了IC的複雜度和性能，還對消費者提供了更低成本的部件。IC製造設施可價值數億甚至數十億美元。每個製造設施會具有一定的晶片產量，並且每個晶片在其上會具有一定數目的IC。因此，通過使IC的單個器件更小，可在每個晶片上製造更多的器件，由此增加了製造設施的產量。使器件更小很有挑戰性，因為給定工藝、器件布局和/或系統設計通常只對一定的特徵尺寸有效。
這種限制的例子是電壓比較器的性能。例如，電壓比較器可集成在不同的集成電路中。寬輸入共模電壓比較器通常使用兩個比較器，適應高共模電壓的NMOS比較器和適應低共模電壓的PMOS比較器。兩個比較器的輸出在求和電路內結合在一起以產生單端輸出。但是，由於在NMOS和PMOS比較器中使用的電路類型，延遲可能出現在比較器的輸出之間。
通過上述內容可見，對寬輸入共模電壓比較器的改進設計是需要的。
發明內容
本發明涉及集成電路。更為具體地，本發明提供了用於比較電壓的器件和方法。僅作為實例，本發明已應用到寬輸入共模電壓比較器。但應認識到本發明具有更寬的可應用範圍。
在本發明的一個特定實施例中，提供了寬輸入共模電壓比較器。寬輸入共模電壓比較器包括配置成接收差分輸入的第一比較器。第一比較器還配置成適應高共模電壓。寬輸入共模電壓比較器還包括配置成接收差分輸入的第二比較器。第二比較器還配置成適應低共模電壓。另外，比較器內的主動器件(active device)的閾值電壓在-100mV至100mV之間。此外，寬輸入共模電壓比較器包括配置成接收第一和第二比較器的輸出以產生單端輸出的求和電路。
在本發明的另一個特定實施例中，提供了低共模電壓比較器。低共模電壓比較器包括耦合到地的電流沉(current sink)。低共模電壓比較器還包括閾值電壓在-100mV至100mV之間的第一和第二輸入電晶體。第一和第二輸入電晶體耦合到電流沉。此外，低共模電壓比較器包括耦合到輸入電晶體的第一和第二輸出。另外，低共模電壓比較器包括耦合到第一和第二輸出且還耦合到電壓源的負載電路。
在本發明的又一個特定實施例中，提供了低共模電壓比較器。低共模電壓比較器包括在其源極端子耦合到地的第一原生(native)NMOS。低共模電壓比較器還包括第二和第三原生NMOS電晶體。第二和第三原生NMOS電晶體耦合到第一原生NMOS電晶體的漏極端子，並接收輸入差分電壓作為柵極電壓。低共模電壓比較器還包括在其漏極端子耦合到第二原生NMOS電晶體的漏極端子的第一PMOS電晶體。第一PMOS電晶體的漏極端子還耦合到第一PMOS電晶體的柵極端子。此外，低共模電壓比較器包括在其漏極端子耦合到第三原生NMOS電晶體的漏極端子的第二PMOS電晶體。第二PMOS電晶體的漏極端子還耦合到第二PMOS電晶體的柵極端子。另外，低共模電壓比較器包括在其柵極端子耦合到第一PMOS電晶體的柵極端子的第三PMOS電晶體。第三PMOS電晶體的漏極端子耦合到第一輸出。另外，低共模電壓比較器包括在其柵極端子耦合到第二PMOS電晶體的柵極端子的第四PMOS電晶體。第四PMOS電晶體的漏極端子耦合到第一輸出。第一、第二、第三和第四PMOS電晶體在它們的源極端子耦合到電壓源。
通過本發明的方法可實現超過傳統技術的許多益處。例如，本技術提供了使用依賴與傳統技術工藝的便易。在一些實施例中，提供了大大地減少在兩個子比較器之間的延遲的寬輸入共模電壓比較器。通過減少在比較器之間的延遲，可在電壓比較器內實現更大的準確性和精確性。這還可以導致對電路的減少的歪斜(skew)量和減少的容限。依賴與實施例，可實現一個或更多的這些益處。這些和其他益處將更完全地在本說明書中描述並將在下面更為具體地描述。
參考下列的詳細說明和附圖可更完全地理解本發明的多個附加目的、特徵和優勢。
圖1是簡化的寬輸入共模電壓比較器的傳統實施；圖2是示出寬輸入共模電壓比較器的傳統實施的增益對共模電壓的圖；圖3A和3B是示出傳統的在寬輸入共模電壓比較器中使用的子比較器的電路實施的圖；圖4是示出寬輸入共模電壓比較器的輸入和輸出值的示範性的圖；圖5是根據本發明的一個實施例的寬輸入共模電壓比較器的簡化的示範性實施；圖6A和6B是示出在根據本發明的一個實施例的寬輸入共模電壓比較器中使用的子比較器的電路實施的簡化的示範性圖；圖7是示出根據本發明的一個實施例的寬輸入共模電壓比較器的輸入和輸出值的示範性曲線圖；以及圖8和圖9示出了根據本發明的一個實施例的在電壓掃描和輸出期間示出比較器輸入共用電壓的模擬測試的示範性結果。
具體實施例方式
本發明涉及集成電路。更為具體地，本發明提供了用於比較電壓的器件和方法。僅作為實例，本發明已應用到寬輸入共模電壓比較器。但應認識到本發明具有更寬的可應用範圍。
圖1是簡化的寬輸入共模電壓比較器的傳統實施。差分輸入4輸入到寬輸入共模比較器14中作為差分信號。比較器14可用作與放大信號的其它放大器串聯使用的前比較器。例如，輸入可使用對兩個輸入端子都共用的共模電壓來發射。差分輸入4輸入到處理不同共模電壓電平的兩個子比較器6和8中。例如，比較器6設計成適應可從1.5到3V的共模電壓的高電平。比較器8設計成適應可從0.05到2V的低共模電壓。例如，比較器6可使用NMOS電路作為主動器件來實施，而比較器8可使用PMOS電路作為主動器件來實施，如圖3A和3B中所示。在兩個比較器的範圍之間可略微重疊。兩個比較器6和8的輸出在求和電路10中求和以產生單端輸出12。
兩個子比較器在寬輸入共模比較器14內可以是需要的，以適應不同的共模電壓。圖2是示出寬輸入共模電壓比較器的傳統實施的增益對共模電壓的曲線圖。比較器的增益在不同的共模電壓示出。例如，低共模比較器在低共模電壓顯示了大增益20，該增益20隨著共模電壓的增加而逐漸減小並達到零。高共模比較器在高共模電壓顯示了高增益22，該增益22隨著共模電壓減小而減少。對高共模電壓輸入，增益的大部分通過高共模比較器，而對低共模電壓，增益的大部分通過低共模比較器。如前所述，可有一定程度的重疊範圍26，該範圍26對兩個子比較器都共用，在該重疊範圍處兩個比較器都被使用。這兩種比較器(高共模和低共模)在不同的輸入共模電壓下呈現出不同的性能特點。
圖3A和3B是示出傳統的在寬輸入共模電壓比較器中使用的子比較器的電路實施的圖。例如，圖3A是可用於高共模比較器的電路實施的例子，而圖3B是可用於低共模比較器的電路實施的例子。在圖3A中，差分輸入IN1(30)和IN2(32)用作主動NMOS電路34的柵極電壓。電壓Vb1(36)用作對耦合到地的NMOS電路38的偏置電壓。當NMOS電路34使用Vb1(36)通過NMOS電路38耦合時，NMOS電路38起到電流沉的作用。兩個PMOS電路40和42用作在輸出OUT1(44)和OUT2(46)前的負載。兩個輸出可用作可非常低並需要在後級放大的輸入電壓。例如，輸入電壓可在100mV和400mV之間。在圖3A中所示電路中的電流方向向下，從電壓源到地。
在圖3B中，差分輸入IN1(52)和IN2(54)用作主動PMOS器件50的柵極電壓。Vb2(56)用作PMOS電路58的柵極電壓，所述PMOS電路58當被耦合時起到P型電流源的作用。結果，因為PMOS電路58起到電流源而不是電流沉的作用，圖3B的電流方向與圖3A的電流方向相反。兩個NMOS電路60和62用作輸出OUT1和OUT2前的負載。另外，由於在兩個子比較器中流動的電流的不同方向，需要一對倒相級或複製電路64和66以在輸出前倒相信號或改變電流方向。
圖4是示出寬輸入共模電壓比較器的輸入和輸出值的示範性圖。對寬輸入共模電壓比較器的輸入顯示為兩個元件信號80和82。共模電壓可視作在兩個輸入端子之間的共享電壓，而差分電壓是在兩個元件信號80和82之間的差。但是，由於在比較器中使用的不同電路，兩個高共模比較器和低共模比較器的輸出可相互滯後量Δt。當頻率較高時，量Δt對求和輸出可具有增大的效應。這種延遲可導致通過寬輸入共模電壓比較器返回的不正確或延遲的值。高和低共模比較器可能需要新的電路設計來減少或消除這種延遲。
圖5是根據本發明的一個實施例的寬輸入共模電壓比較器的簡化的示範性實施。類似圖1，差分輸入104提供到寬輸入共模比較器114作為差分信號。差分信號104輸入到處理不同的共模電壓電平的兩個子比較器106和108。例如，比較器106設計成適應可從1.5到3V的高共模電壓電平。比較器108設計成適應可從0.05到2V的低共模電壓。在兩個比較器的範圍之間可略微重疊。兩個比較器106和108的輸出在求和電路10中求和以產生單端輸出112。類似於圖3A中所示，比較器106可實施為NMOS比較器。但是比較器108使用具有降低的閾值電壓的主動器件來實施。主動器件的降低的閾值電壓允許它們給對於低共模電壓範圍起作用的比較器。例如在比較器108內使用的原生NMOS器件的閾值電壓可從-100mV變到100mV。比較而言，用作主動器件的傳統NMOS電晶體的閾值電壓從0.4V變到0.6V。當然，還可以有其它的變化、修改和替選。
圖6A和6B是示出在根據本發明的一個實施例的寬輸入共模電壓比較器中使用的子比較器的電路實施的簡化的示範性圖。例如，附圖示出了利用可在輸入共模電壓為低時使用的原生器件的比較器的示範性示圖。這些圖只是例子，不應不當地限制權利要求的範圍。本領域技術人員可認識到許多變化、替選和修改。圖6A和6B表示提供了對相同電路的詳細和抽象的變化水平的簡化的圖。
差分輸入IN1(302)和IN2(304)用作作為主動器件使用的原生NMOS電路MN1(306)和MN2(308)柵極電壓。和PMOS器件相比，原生NMOS器件的減少的閾值電壓允許它們以較低電壓被接通。例如，閾值電壓Vt可在-100mV至100mV之間，而為接通所需的柵極源極偏置電壓Vgs可等於零，從而允許原生NMOS器件的近似直接的接通。因為NMOS器件較高的閾值電壓將導致在低共模電壓下電路不工作，所以取代原生NMOS器件而包括的NMOS器件將不工作。另外，原生NMOS器件的形成與標準CMOS邏輯工藝兼容，並且在器件形成期間不需要另外的光刻掩模。
電流沉310在一端上耦合到原生NMOS器件MN1(306)和MN2(308)的源極端子，在另一端上耦合到地。和在圖3B中所示的低共模電壓比較器的電流方向相比，在電路內的電流方向向下，從電壓源到地。原生NMOS器件MN1(306)和MN2(308)的漏極端子連接到輸出點OUT1(312)和OUT2(314)以及起到電路負載作用的負載塊316。當然，可以有其它變化、修改和替選。
在圖6B中，電流沉310實施為原生NMOS器件320，其中偏置電壓Vb1(322)用作柵極電壓。原生NMOS主動器件MN1(324)和MN2(326)以和圖6A中相似的方式接收輸入電壓IN1(328)和IN2(330)作為柵極電壓。例如，原生NMOS主動器件MN1(324)和MN2(326)的源極端子可耦合到原生NMOS器件320的漏極端子。負載塊310使用用作複製電路的兩個PMOS器件332和334來實施。輸出OUT1(336)和OUT2(338)耦合到負載器件332和334。當然，可以有其它變化、修改和替選。
圖7是示出根據本發明的一個實施例的寬輸入共模電壓比較器的輸入和輸出值的示範性圖。這個圖只是例子，不應不當地限制權利要求的範圍。本領域技術人員可認識到許多變化、替選和修改。差分輸入350和352輸入到寬輸入共模比較器中。由於用於低共模電壓的原生NMOS比較器的電流方向和用於高共模電壓的NMOS比較器的電流方向相同，在原生NMOS比較器內不再需要倒相器來倒相電流方向，所以可大大地降低延遲量Δt。當然，可以有其它變化、修改和替選。
圖8和圖9示出了顯示根據本發明的一個實施例的在電壓掃描和輸出期間的比較器輸入共用電壓的模擬測試的示範性結果。電壓輸入到用於測試的示範性模擬比較器中。在振蕩段400期間，差分電壓在一對值之間振蕩，而在穩定段402期間，差分電壓保持在相同值，這可以通過改變共用電壓而逐步移動。段400和段402的靠攏(close up)可在圖9中看到。在圖8和圖9的底部曲線上示出的輸出在輸出中沒有顯示延遲。圖8示出到比較器的輸入信號，其中差分電壓總是穩定的，但共模電壓從在0至2.4V之間的值範圍中掃描。圖8的下部分示出比較器的單端輸出電壓。圖9示出示範性信號段400的靠攏。可見示範性的比較器能快速地接收輸入電壓而沒有數據損失。另外，對多種共模電壓輸入可得到提高的比較器穩定性。
應理解，這裡描述的例子和實施例只是用於說明的目的，本領域技術人員將認識到根據其的不同的修改或變化，所述修改或變化將包括在本申請的精神和範圍以及所附權利要求的範圍內。
權利要求
1.一種低共模電壓比較器，包括第一原生NMOS電晶體，在其源極端子耦合到地；第二和第三原生NMOS電晶體，所述第二和第三原生NMOS電晶體耦合到所述第一原生NMOS電晶體的漏極端子，並接收輸入的差分電壓作為柵極電壓；第一PMOS電晶體，在其漏極端子耦合到所述第二原生NMOS電晶體的漏極端子；所述第一PMOS電晶體的漏極端子還耦合到所述第一PMOS電晶體的柵極端子；第二PMOS電晶體，在其漏極端子耦合到所述第三原生NMOS電晶體的漏極端子；所述第二PMOS電晶體的漏極端子還耦合到所述第二PMOS電晶體的柵極端子；第三PMOS電晶體，在其柵極端子耦合到所述第一PMOS電晶體的柵極端子，所述第三PMOS電晶體的漏極端子耦合到第一輸出；以及第四PMOS電晶體，在其柵極端子耦合到所述第二PMOS電晶體的柵極端子，所述第四PMOS電晶體的漏極端子耦合到第一輸出；其中所述第一、第二、第三和第四PMOS電晶體在它們的源極端子耦合到電壓源。
2.如權利要求1的低共模電壓比較器，其中所述原生NMOS器件的閾值電壓在-100mV至100mV之間。
3.如權利要求1的低共模電壓比較器，其中所述低共模電壓比較器配置成處理在0.05-2V之間的電壓。
4.一種低共模電壓比較器，包括耦合到地的電流沉；具有在-100mV至100mV之間的閾值電壓的第一和第二輸入電晶體，所述第一和第二輸入電晶體還耦合到所述電流沉；第一和第二輸出，所述第一和第二輸出耦合到所述輸入電晶體，以及負載電路，所述負載電路耦合到所述第一和第二輸出還耦合到電壓源。
5.如權利要求4的低共模電壓比較器，其中所述第一和第二輸入電晶體是NMOS電晶體。
6.如權利要求5的低共模電壓比較器，其中所述第一和第二輸入電晶體是原生NMOS電晶體。
7.如權利要求4的低共模電壓比較器，其中所述電流沉使用原生NMOS電晶體來實施。
8.如權利要求7的低共模電壓比較器，其中起到所述電流沉作用的所述原生NMOS電晶體在其源極端子耦合到地，並在其漏極端子耦合到所述第一和第二輸入電晶體的源極端子。
9.如權利要求4的低共模電壓比較器，其中所述負載電路使用PMOS電晶體來實施。
10.如權利要求4的低共模電壓比較器，其中所述低共模電壓比較器配置成處理在0.05-2V之間的電壓。
11.一種寬輸入共模電壓比較器，包括配置成接收差分輸入的第一比較器，所述第一比較器還配置成適應高共模電壓；配置成接收差分輸入的第二比較器，所述第二比較器還配置成適應低共模電壓並且在所述比較器內的主動器件的閾值電壓在-100mV至100mV之間；以及配置成接收所述第一和第二比較器的輸出以產生單端輸出的求和電路。
12.如權利要求11的寬輸入共模電壓比較器，還包括配置成接收並放大所述單端輸出的放大器。
13.如權利要求11的寬輸入共模電壓比較器，其中在所述第一比較器內的所述主動器件為NMOS電晶體。
14.如權利要求11的寬輸入共模電壓比較器，其中在所述第二比較器內的所述主動器件為原生NMOS電晶體。
15.如權利要求11的寬輸入共模電壓比較器，其中在所述第一比較器內的所述主動器件為PMOS電晶體。
16.如權利要求11的寬輸入共模電壓比較器，其中在所述第二比較器內的所述負載使用PMOS電晶體而實施。
17.如權利要求11的寬輸入共模電壓比較器，其中所述第一比較器配置成適應在1.5-3V之間的共模電壓。
18.如權利要求11的寬輸入共模電壓比較器，其中所述第二比較器配置成適應在0.05-2V之間的共模電壓。
全文摘要
提供一種用於寬輸入共模電壓比較器的設計，該設計減小了在來自子比較器的輸出之間的延遲。寬輸入共模電壓比較器包括配置成接收差分輸入的第一比較器。所述第一比較器進一步配置成適應高共模電壓。寬輸入共模電壓比較器還包括配置成接收差分輸入的第二比較器。所述第二比較器進一步配置成適應低共模電壓。另外，在所述比較器內的主動器件的閾值電壓在－100mV至100mV之間。此外，寬輸入共模電壓比較器包括配置成接收第一和第二比較器的輸出以產生單端輸出的求和電路。
文檔編號H03K19/0944GK101064503SQ20061002632
公開日2007年10月31日 申請日期2006年4月30日 優先權日2006年4月30日
發明者喻騫宇, 俞大立 申請人:中芯國際集成電路製造(上海)有限公司