一種脈寬調製信號接收電路的製作方法
2023-10-28 14:58:42
一種脈寬調製信號接收電路的製作方法
【專利摘要】本實用新型公開了一種脈寬調製信號接收電路，包括解碼電路，以及用於接收脈寬信號並產生控制解碼電路工作信號的脈寬信號接收及控制電路；所述解碼電路將接收到的脈寬信號轉換為數位訊號輸出。脈寬信號接收及控制電路通過時鐘輸入埠CLK和數據輸入埠PWM接收脈寬調製信號，然後輸出門控時鐘信號LOG1_CLK、復位控制信號LOG2和鎖存時鐘信號LOG4；解碼電路接收門控時鐘信號，復位控制信號和鎖存時鐘信號，將脈寬信號轉換為二進位數位訊號，通過輸出埠D0、D1、D2、D3、D4和D5輸出，其中D5為最高位，D0為最低位。本實用新型減少了通信所用的管腳數量、大大簡化了電路結構、減小了晶片面積和功耗。
【專利說明】一種脈寬調製信號接收電路
【技術領域】
[0001]本實用新型涉及混合信號集成電路【技術領域】，具體涉及一種脈寬調製信號接收電路。
【背景技術】
[0002]隨著集成電路技術的發展，對晶片間通信的高速接口提出了越來越高的要求，需要實現通信的接口電路儘量管腳數量少、結構簡單、面積小和功耗低。常見的晶片間通信有SPI和I2C接口電路，但是它們所需管腳數量多、結構複雜、面積大並且功耗高。
【發明內容】
[0003]本實用新型為了解決現有技術的不足，提出了一種脈寬調製信號接收電路，可實現晶片間的高速通信，並且所需管腳數量少、結構簡單、面積小和功耗低。
[0004]本實用新型技術方案是:一種脈寬調製信號接收電路，包括解碼電路，以及用於接收脈寬信號並產生控制解碼電路工作信號的脈寬信號接收及控制電路；所述解碼電路將接收到的脈寬信號轉換為數位訊號輸出。
[0005]所述脈寬信號接收及控制電路包括:第一 D觸發器、第二 D觸發器、第三D觸發器、第四D觸發器、第五D觸發器、第六D觸發器、第七D觸發器、第八D觸發器、第九D觸發器、
第一與門、第一或門、第一或非門和第二或非門。
[0006]其中第一 D觸發器的時鐘輸入端連接至時鐘信號輸入端CLK，第一 D觸發器的數據輸入端連接至脈寬信號輸入端PWM，第一 D觸發器的正向輸出端連接至第二 D觸發器的數據輸入端；
[0007]第二 D觸發器的時鐘輸入端連接至時鐘信號輸入端CLK，第二 D觸發器的數據輸入端連接至第一 D觸發器的正向輸出端，第二 D觸發器的正向輸出端連接至第三D觸發器的數據輸入端；
[0008]第三D觸發器的時鐘輸入端連接至時鐘信號輸入端CLK，第三D觸發器的數據輸入端連接至第二 D觸發器的正向輸出端，第三D觸發器的正向輸出端連接至第四D觸發器的數據輸入端，第三D觸發器的反向輸出端連接至第一或門的一個輸入端和第一或非門的一個輸入端；
[0009]第四D觸發器的時鐘輸入端連接至時鐘信號輸入端CLK，第四D觸發器的數據輸入端連接至第三D觸發器的正向輸出端；第四D觸發器的正向輸出端連接至第五D觸發器的數據輸入端；
[0010]第五D觸發器的時鐘輸入端連接至時鐘信號輸入端CLK,第五D觸發器的數據輸入端連接至第四D觸發器的正向輸出端；第五D觸發器的正向輸出端連接至第六D觸發器的數據輸入端；
[0011]第六D觸發器的時鐘輸入端連接至時鐘信號輸入端CLK，第六D觸發器的數據輸入端連接至第五D觸發器的正向輸出端，第六D觸發器的正向輸出端連接至第七D觸發器的數據輸入端、第一或門的一個輸入端和第二或非門的一個輸入端；
[0012]第七D觸發器的時鐘輸入端連接至時鐘信號輸入端CLK，第七D觸發器的數據輸入端連接至第六D觸發器的正向輸出端、第一或門的一個輸入端和和第二或非門的一個輸入端；第七D觸發器的正向輸出端連接至第八D觸發器的數據輸入端；
[0013]第八D觸發器的時鐘輸入端連接至時鐘信號輸入端CLK，第八D觸發器的數據輸入端連接至第七觸發器的正向輸出端；第八D觸發器的正向輸出端連接至第九D觸發器的數據輸入端；
[0014]第九D觸發器的時鐘輸入端連接至時鐘信號輸入端CLK，第九D觸發器的數據輸入端連接至第八D觸發器的正向輸出端；第九D觸發器的反向輸出端連接至第一或非門的一個輸入端和第二或非門的一個輸入端；
[0015]第一與門的一個輸入端連接至時鐘信號輸入端CLK，第一與門的另一個輸入端連接至第一或非門的輸出端L0G3，第一與門的輸出端連接至控制信號端L0G1_CLK ；
[0016]第一或門的一個輸入端連接至第三D觸發器的反向輸出端及第一或非門的一個輸入端，第一或門的另一個輸入端連接至第六D觸發器的數據輸出端、第七D觸發器的數據輸入端和第二或非門的一個輸入端，第一或門的輸出端連接至控制信號端L0G2 ；
[0017]第一或非門的一個輸入端連接至第三D觸發器的反向輸出端及第一或門的一個輸入端，第一或非門的另一個輸入端連接至第九D觸發器的反向輸出端及第二或非門的一個輸入端，第一或非門的輸出端連接至控制信號端L0G3 ；
[0018]第二或非門的一個輸入端連接至第六D觸發器的正向輸出端、第七D觸發器的數據輸入端和第一或門的一個輸入端，第二或非門的另一個輸入端連接至第九D觸發器的反向輸出端及第一或非門的一個輸入端，第二或非門的輸出端連接至控制信號端L0G4;
[0019]所述解碼電路包括:第十D觸發器、第十一 D觸發器、第十二 D觸發器、第十三D觸發器、第十四D觸發器、第十五D觸發器、第十六D觸發器、第十七D觸發器、第十八D觸發器、第十九D觸發器、第二十D觸發器、第二十一 D觸發器、第二十二 D觸發器、第二十三D觸發器和第三或非門。
[0020]其中第十D觸發器的時鐘輸入端連接至脈寬信號接收及控制電路的輸出端L0G1_CLK,第十D觸發器的數據輸入端連接至第三或非門的輸出端,第十D觸發器的正向輸出端連接至第十一 D觸發器的數據輸入端和第三或非門的一個輸入端，第十D觸發器的復位端連接至脈寬信號接收及控制電路的輸出端L0G2 ；
[0021]第十一 D觸發器的時鐘輸入端連接至脈寬信號接收及控制電路的輸出端L0G1_CLK，第十一 D觸發器的數據輸入端連接至第十D觸發器的正向輸出端和第三或非門的一個輸入端，第十一 D觸發器的正向輸出端連接至第十二 D觸發器的時鐘輸入端和第三或非門的另一個輸入端，第十一 D觸發器的復位端連接至脈寬信號接收及控制電路的輸出端L0G2 ；
[0022]第十二 D觸發器的時鐘輸入端連接至第十一 D觸發器的正向輸出端及第三或非門的一個輸入端，第十二 D觸發器的數據輸入端連接至自身的反向輸出端及第十三D觸發器的時鐘輸入端，第十二 D觸發器的正向輸出端連接至第十八D觸發器的數據輸入端，第十二D觸發器的復位端連接至脈寬信號接收及控制電路的輸出端L0G2 ；
[0023]第十三D觸發器的時鐘輸入端連接至第十二 D觸發器的反向輸出端及第十二 D觸發器的數據輸入端，第十三D觸發器的數據輸入端連接至自身的反向輸出端及第十四D觸發器的時鐘輸入端，第十三D觸發器的正向輸出端連接至第十九D觸發器的數據輸入端，第十三D觸發器的復位端連接至脈寬信號接收及控制電路的輸出端L0G2 ；
[0024]第十四D觸發器的時鐘輸入端連接至第十三D觸發器的反向輸出端及第十三D觸發器的數據輸入端，第十四D觸發器的數據輸入端連接至自身的反向輸出端及第十五D觸發器的時鐘輸入端，第十四D觸發器的正向輸出端連接至第二十D觸發器的數據輸入端，第十四D觸發器的復位端連接至脈寬信號接收及控制電路的輸出端L0G2 ；
[0025]第十五D觸發器的時鐘輸入端連接至第十四D觸發器的反向輸出端及第十四D觸發器的數據輸入端，第十五D觸發器的數據輸入端連接至自身的反向輸出端及第十六D觸發器的時鐘輸入端，第十五D觸發器的正向輸出端連接至第二十一 D觸發器的數據輸入端，第十五D觸發器的復位端連接至脈寬信號接收及控制電路的輸出端L0G2 ；
[0026]第十六D觸發器的時鐘輸入端連接至第十五D觸發器的反向輸出端及第十五D觸發器的數據輸入端，第十六D觸發器的數據輸入端連接至自身的反向輸出端及第十七D觸發器的時鐘輸入端，第十六D觸發器的正向輸出端連接至第二十二 D觸發器的數據輸入端，第十六D觸發器的復位端連接至脈寬信號接收及控制電路的輸出端L0G2 ；
[0027]第十七D觸發器的時鐘輸入端連接至第十六D觸發器的反向輸出端及第十六D觸發器的數據輸入端，第十七D觸發器的數據輸入端連接至自身的反向輸出端，第十七D觸發器的正向輸出端連接至第二十三D觸發器的數據輸入端，第十七D觸發器的復位端連接至脈寬信號接收及控制電路的輸出端L0G2 ;
[0028]第十八D觸發器的時鐘輸入端連接至脈寬信號接收及控制電路的輸出端L0G4，第十八D觸發器的數據輸入端連接至第十二 D觸發器的正向輸出端，第十八D觸發器的正向輸出端連接至解碼電路的輸出端DO ；
[0029]第十九D觸發器的時鐘輸入端連接至脈寬信號接收及控制電路的輸出端L0G4，第十九D觸發器的數據輸入端連接至第十三D觸發器的正向輸出端,第十九D觸發器的正向輸出端連接至解碼電路的輸出端Dl ；
[0030]第二十D觸發器的時鐘輸入端連接至脈寬信號接收及控制電路的輸出端L0G4，第二十D觸發器的數據輸入端連接至第十四D觸發器的正向輸出端，第二十D觸發器的正向輸出端連接至解碼電路的輸出端D2 ；
[0031]第二十一 D觸發器的時鐘輸入端連接至脈寬信號接收及控制電路的輸出端L0G4，第二十一 D觸發器的數據輸入端連接至第十五D觸發器的正向輸出端，第二十一 D觸發器的正向輸出端連接至解碼電路的輸出端D3 ；
[0032]第二十二 D觸發器的時鐘輸入端連接至脈寬信號接收及控制電路的輸出端L0G4，第二十二 D觸發器的數據輸入端連接至第十六D觸發器的正向輸出端，第二十二 D觸發器的正向輸出端連接至解碼電路的輸出端D4 ；
[0033]第二十三D觸發器的時鐘輸入端連接至脈寬信號接收及控制電路的輸出端L0G4，第二十三D觸發器的數據輸入端連接至第十七D觸發器的正向輸出端，第二十三D觸發器的正向輸出端連接至解碼電路的輸出端D5 ；
[0034]第三或非門的一個輸入端連接至第十D觸發器正向輸出端和第十一 D觸發器數據輸入端，第三或非門的另一個輸入端連接至第十一 D觸發器的正向輸出端和第十二 D觸發器的時鐘輸入端；
[0035]所述脈寬信號接收及控制電路通過時鐘輸入埠 CLK和數據輸入埠 PWM接收脈寬調製信號，然後輸出門控時鐘信號L0G1_CLK、復位控制信號L0G2和鎖存時鐘信號L0G4 ；解碼電路接收門控時鐘信號L0G1_CLK，復位控制信號L0G2和鎖存時鐘信號L0G4，將脈寬信號轉換為二進位數位訊號，通過輸出埠 DO、Dl、D2、D3、D4和D5輸出，其中D5為最高位，DO為最低位；
[0036]本實用新型與傳統現有技術相比，具有的優點和效果是:減少了通信所用的管腳數量、大大簡化了電路結構、減小了晶片面積和功耗。
【專利附圖】
【附圖說明】
[0037]圖1是本實用新型所述的一種脈寬調製信號接收電路原理圖；
【具體實施方式】
[0038]參見圖1，一種脈寬調製信號接收電路包括脈寬信號接收及控制電路100和解碼電路200 ;脈寬信號接收及控制電路100用於接收脈寬信號，並產生控制信號控制解碼電路200工作；解碼電路200將接收到的脈寬信號轉換為數位訊號輸出。
[0039]所述脈寬信號接收及控制電路100包括:第一 D觸發器DFFl、第二 D觸發器DFF2、第三D觸發器DFF3、第四D觸發器DFF4、第五D觸發器DFF5、第六D觸發器DFF6、第七D觸發器DFF7、第八D觸發器DFF8、第九D觸發器DFF9、第一與門AND1、第一或門0R1、第一或非門NORl和第二或非門N0R2。
[0040]其中第一 D觸發器DFFl的時鐘輸入端連接至時鐘信號輸入端CLK,第一 D觸發器DFFl的數據輸入端連接至脈寬信號輸入端PWM，第一 D觸發器DFFl的正向輸出端連接至第二 D觸發器DFF2的數據輸入端；
[0041]第二 D觸發器DFF2的時鐘輸入端連接至時鐘信號輸入端CLK，第二 D觸發器DFF2的數據輸入端連接至第一 D觸發器DFFl的正向輸出端，第二 D觸發器DFF2的正向輸出端連接至第三D觸發器DFF3的數據輸入端；
[0042]第三D觸發器DFF3的時鐘輸入端連接至時鐘信號輸入端CLK，第三D觸發器DFF3的數據輸入端連接至第二 D觸發器DFF2的正向輸出端，第三D觸發器DFF3的正向輸出端連接至第四D觸發器DFF4的數據輸入端，第三D觸發器DFF3的反向輸出端連接至第一或門ORl的一個輸入端和第一或非門NORl的一個輸入端；
[0043]第四D觸發器DFF4的時鐘輸入端連接至時鐘信號輸入端CLK，第四D觸發器DFF4的數據輸入端連接至第三D觸發器DFF3的正向輸出端；第四D觸發器DFF4的正向輸出端連接至第五D觸發器DFF5的數據輸入端；
[0044]第五D觸發器DFF5的時鐘輸入端連接至時鐘信號輸入端CLK，第五D觸發器DFF5的數據輸入端連接至第四D觸發器DFF4的正向輸出端；第五D觸發器DFF5的正向輸出端連接至第六D觸發器DFF6的數據輸入端；
[0045]第六D觸發器DFF6的時鐘輸入端連接至時鐘信號輸入端CLK，第六D觸發器DFF6的數據輸入端連接至第五D觸發器DFF5的正向輸出端，第六D觸發器DFF6的正向輸出端連接至第七D觸發器DFF7的數據輸入端、第一或門ORl的一個輸入端和第二或非門N0R2的一個輸入端；
[0046]第七D觸發器DFF7的時鐘輸入端連接至時鐘信號輸入端CLK，第七D觸發器DFF7的數據輸入端連接至第六D觸發器DFF6的正向輸出端、第一或門ORl的一個輸入端和和第二或非門N0R2的一個輸入端；第七D觸發器DFF7的正向輸出端連接至第八D觸發器DFF8的數據輸入端；
[0047]第八D觸發器DFF8的時鐘輸入端連接至時鐘信號輸入端CLK，第八D觸發器DFF8的數據輸入端連接至第七觸發器DFF7的正向輸出端；第八D觸發器DFF8的正向輸出端連接至第九D觸發器DFF9的數據輸入端；
[0048]第九D觸發器DFF9的時鐘輸入端連接至時鐘信號輸入端CLK，第九D觸發器DFF9的數據輸入端連接至第八D觸發器DFF8的正向輸出端；第九D觸發器DFF9的反向輸出端連接至第一或非門NORl的一個輸入端和第二或非門N0R2的一個輸入端；
[0049]第一與門ANDl的一個輸入端連接至時鐘信號輸入端CLK，第一與門ANDl的另一個輸入端連接至第一或非門N0R2的輸出端L0G3，第一與門ANDl的輸出端連接至控制信號端L0G1_CLK ；
[0050]第一或門ORl的一個輸入端連接至第三D觸發器DFF3的反向輸出端及第一或非門NORl的一個輸入端，第一或門ORl的另一個輸入端連接至第六D觸發器DFF6的數據輸出端、第七D觸發器DFF7的數據輸入端和第二或非門N0R2的一個輸入端，第一或門ORl的輸出端連接至控制信號端L0G2 ；
[0051]第一或非門NORl的 一個輸入端連接至第三D觸發器DFF3的反向輸出端及第一或門ORl的一個輸入端，第一或非門NORl的另一個輸入端連接至第九D觸發器DFF9的反向輸出端及第二或非門N0R2的一個輸入端,第一或非門NORl的輸出端連接至控制信號端L0G3 ；
[0052]第二或非門N0R2的一個輸入端連接至第六D觸發器DFF6的正向輸出端、第七D觸發器DFF7的數據輸入端和第一或門ORl的一個輸入端，第二或非門N0R2的另一個輸入端連接至第九D觸發器DFF9的反向輸出端及第一或非門NORl的一個輸入端，第二或非門N0R2的輸出端連接至控制信號端L0G4 ；
[0053]所述解碼電路200包括:第十D觸發器DFFlO、第十一 D觸發器DFFl1、第十二 D觸發器DFF12、第十三D觸發器DFF13、第十四D觸發器DFF14、第十五D觸發器DFF15、第十六D觸發器DFF16、第十七D觸發器DFF17、第十八D觸發器DFF18、第十九D觸發器DFF19、第二十D觸發器DFF20、第二十一 D觸發器DFF21、第二十二 D觸發器DFF22、第二十三D觸發器DFF23和第三或非門N0R3。
[0054]其中第十D觸發器DFFlO的時鐘輸入端連接至脈寬信號接收及控制電路100的輸出端L0G1_CLK，第十D觸發器DFFlO的數據輸入端連接至第三或非門N0R3的輸出端，第十D觸發器DFFlO的正向輸出端連接至第十一 D觸發器DFFll的數據輸入端和第三或非門N0R3的一個輸入端，第十D觸發器DFFll的復位端連接至脈寬信號接收及控制電路100的輸出端L0G2 ；
[0055]第十一 D觸發器DFFll的時鐘輸入端連接至脈寬信號接收及控制電路的輸出端L0G1_CLK，第十一 D觸發器DFFll的數據輸入端連接至第十D觸發器DFFlO的正向輸出端和第三或非門N0R3的一個輸入端，第十一 D觸發器DFFlI的正向輸出端連接至第十二 D觸發器DFF12的時鐘輸入端和第三或非門N0R3的另一個輸入端，第十一 D觸發器DFFlI的復位端連接至脈寬信號接收及控制電路100的輸出端LOG2 ；
[0056]第十二 D觸發器DFF12的時鐘輸入端連接至第十一 D觸發器DFFlI的正向輸出端及第三或非門N0R3的一個輸入端，第十二 D觸發器DFF12的數據輸入端連接至自身的反向輸出端及第十三D觸發器DFF13的時鐘輸入端，第十二 D觸發器DFF12的正向輸出端連接至第十八D觸發器DFF18的數據輸入端，第十二 D觸發器DFF12的復位端連接至脈寬信號接收及控制電路100的輸出端L0G2 ；
[0057]第十三D觸發器DFF13的時鐘輸入端連接至第十二 D觸發器DFF12的反向輸出端及第十二 D觸發器DFF12的數據輸入端，第十三D觸發器DFF13的數據輸入端連接至自身的反向輸出端及第十四D觸發器DFF14的時鐘輸入端，第十三D觸發器DFF13的正向輸出端連接至第十九D觸發器DFF19的數據輸入端，第十三D觸發器DFF13的復位端連接至脈寬信號接收及控制電路100的輸出端L0G2 ；
[0058]第十四D觸發器DFF14的時鐘輸入端連接至第十三D觸發器DFF13的反向輸出端及第十三D觸發器DFF13的數據輸入端，第十四D觸發器DFF14的數據輸入端連接至自身的反向輸出端及第十五D觸發器DFF15的時鐘輸入端，第十四D觸發器DFF14的正向輸出端連接至第二十D觸發器DFF20的數據輸入端，第十四D觸發器DFF14的復位端連接至脈寬信號接收及控制電路100的輸出端L0G2 ；
[0059]第十五D觸發器DFF15的時鐘輸入端連接至第十四D觸發器DFF14的反向輸出端及第十四D觸發器DFF14的數據輸入端，第十五D觸發器DFF15的數據輸入端連接至自身的反向輸出端及第十六D觸發器DFF16的時鐘輸入端,第十五D觸發器DFF15的正向輸出端連接至第二十一 D觸發器DFF21的數據輸入端，第十五D觸發器DFF15的復位端連接至脈寬信號接收及控制電路100的輸出端L0G2 ；
[0060]第十六D觸發器DFF16的時鐘輸入端連接至第十五D觸發器DFF15的反向輸出端及第十五D觸發器DFF15的數據輸入端，第十六D觸發器DFF16的數據輸入端連接至自身的反向輸出端及第十七D觸發器DFF17的時鐘輸入端，第十六D觸發器DFF16的正向輸出端連接至第二十二 D觸發器DFF22的數據輸入端，第十六D觸發器DFF16的復位端連接至脈寬信號接收及控制電路100的輸出端L0G2 ；
[0061]第十七D觸發器DFF17的時鐘輸入端連接至第十六D觸發器DFF16的反向輸出端及第十六D觸發器DFF16的數據輸入端，第十七D觸發器DFF17的數據輸入端連接至自身的反向輸出端，第十七D觸發器DFF17的正向輸出端連接至第二十三D觸發器DFF23的數據輸入端，第十七D觸發器DFF17的復位端連接至脈寬信號接收及控制電路100的輸出端L0G2 ；
[0062]第十八D觸發器DFF18的時鐘輸入端連接至脈寬信號接收及控制電路100的輸出端L0G4，第十八D觸發器DFF18的數據輸入端連接至第十二 D觸發器DFF12的正向輸出端，第十八D觸發器DFF18的正向輸出端連接至解碼電路200的輸出端DO ；
[0063]第十九D觸發器DFF19的時鐘輸入端連接至脈寬信號接收及控制電路100的輸出端L0G4，第十九D觸發器DFF19的數據輸入端連接至第十三D觸發器DFF13的正向輸出端，第十九D觸發器DFF19的正向輸出端連接至解碼電路200的輸出端Dl ；
[0064]第二十D觸發器DFF20的時鐘輸入端連接至脈寬信號接收及控制電路100的輸出端L0G4，第二十D觸發器DFF20的數據輸入端連接至第十四D觸發器DFF14的正向輸出端，第二十D觸發器DFF20的正向輸出端連接至解碼電路200的輸出端D2 ；
[0065]第二H^一 D觸發器DFF21的時鐘輸入端連接至脈寬信號接收及控制電路100的輸出端L0G4，第二十一 D觸發器DFF21的數據輸入端連接至第十五D觸發器DFF15的正向輸出端，第二十一 D觸發器DFF21的正向輸出端連接至解碼電路200的輸出端D3 ；
[0066]第二十二 D觸發器DFF22的時鐘輸入端連接至脈寬信號接收及控制電路100的輸出端L0G4，第二十二 D觸發器DFF22的數據輸入端連接至第十六D觸發器DFF16的正向輸出端，第二十二 D觸發器DFF22的正向輸出端連接至解碼電路200的輸出端D4 ；
[0067]第二十三D觸發器DFF23的時鐘輸入端連接至脈寬信號接收及控制電路100的輸出端L0G4，第二十三D觸發器DFF23的數據輸入端連接至第十七D觸發器DFF17的正向輸出端，第二十三D觸發器DFF23的正向輸出端連接至解碼電路200的輸出端D5 ；
[0068]第三或非門N0R3的一個輸入端連接至第十D觸發器DFFlO正向輸出端和第十一 D觸發器DFFll數據輸入端，第三或非門N0R3的另一個輸入端連接至第十一 D觸發器DFFll的正向輸出端和第十二 D觸發器DFF12的時鐘輸入端。[0069]所述脈寬信號接收及控制電路100通過時鐘輸入埠 CLK和數據輸入埠 PWM接收脈寬調製信號，然後輸出門控時鐘信號L0G1_CLK、復位控制信號L0G2和鎖存時鐘信號L0G4 ;解碼電路200接收門控時鐘信號L0G1_CLK，復位控制信號L0G2和鎖存時鐘信號L0G4，將脈寬信號轉換為二進位數位訊號，通過輸出埠 DO、Dl、D2、D3、D4和D5輸出，其中D5為最高位，DO為最低位；
[0070]本實用新型與傳統現有技術(SPI和I2C)相比僅需要2個管腳，結構也非常簡單，減少了通信所用的管腳數量、大大簡化了電路結構、減小了晶片面積和功耗。
[0071]以上顯示和描述了本實用新型的基本原理和主要特徵和本實用新型的優點。本行業的技術人員應該了解，本實用新型不受上述實施例的限制，上述實施例和說明書中描述的只是說明本實用新型的原理，在不脫離本實用新型精神和範圍的前提下，本實用新型還會有各種變化和改進，這些變化和改進都落入要求保護的本實用新型範圍內。本實用新型要求保護範圍由所附的權利要求書及其等效物界定。
【權利要求】
1.一種脈寬調製信號接收電路，其特徵在於:包括解碼電路，以及用於接收脈寬信號並產生控制解碼電路工作信號的脈寬信號接收及控制電路；所述解碼電路將接收到的脈寬信號轉換為數位訊號輸出。
2.根據權利要求1所述的一種脈寬調製信號接收電路，其特徵在於:所述脈寬信號接收及控制電路包括:第一 D觸發器、第二 D觸發器、第三D觸發器、第四D觸發器、第五D觸發器、第六D觸發器、第七D觸發器、第八D觸發器、第九D觸發器、第一與門、第一或門、第一或非門和第二或非門； 所述第一 D觸發器的時鐘輸入端連接至時鐘信號輸入端CLK，第一 D觸發器的數據輸入端連接至脈寬信號輸入端PWM，第一 D觸發器的正向輸出端連接至第二 D觸發器的數據輸入端; 所述第二 D觸發器的時鐘輸入端連接至時鐘信號輸入端CLK,第二 D觸發器的正向輸出端連接至第三D觸發器的數據輸入端； 所述第三D觸發器的時鐘輸入端連接至時鐘信號輸入端CLK,第三D觸發器的正向輸出端連接至第四D觸發器的數據輸入端，第三D觸發器的反向輸出端分別連接至第一或門的一個輸入端和第一或非門的一個輸入端； 所述第四D觸發器的時鐘輸入端連接至時鐘信號輸入端CLK ;第四D觸發器的正向輸出端連接至第五D觸發器的數據輸入端； 所述第五D觸發器的時鐘輸入端連接至時鐘信號輸入端CLK ;第五D觸發器的正向輸出端連接至第六D觸發器的數據輸入端； 所述第六D觸發器的時鐘輸入端連接至時鐘信號輸入端CLK，第六D觸發器的正向輸出端分別連接至第七D觸發器的數據輸入端、第一或門的一個輸入端和第二或非門的一個輸入端; 所述第七D觸發器的時鐘輸入端連接至時鐘信號輸入端CLK，第七D觸發器的數據輸入端分別連接至第六D觸發器的正向輸出端、第一或門的一個輸入端和和第二或非門的一個輸入端；第七D觸發器的正向輸出端連接至第八D觸發器的數據輸入端； 所述第八D觸發器的時鐘輸入端連接至時鐘信號輸入端CLK，第八D觸發器的正向輸出端連接至第九D觸發器的數據輸入端； 所述第九D觸發器的時鐘輸入端連接至時鐘信號輸入端CLK ;第九D觸發器的反向輸出端連接至第一或非門的一個輸入端和第二或非門的一個輸入端； 所述第一與門的一個輸入端連接至時鐘信號輸入端CLK，第一與門的另一個輸入端連接至第一或非門的輸出端L0G3，第一與門的輸出端連接至控制信號端L0G1_CLK ；第一或門的一個輸入端連接至第三D觸發器的反向輸出端及第一或非門的一個輸入端，第一或門的另一個輸入端連接至第六D觸發器的數據輸出端、第七D觸發器的數據輸入端和第二或非門的一個輸入端，第一或門的輸出端連接至控制信號端L0G2 ； 第一或非門的一個輸入端連接至第三D觸發器的反向輸出端及第一或門的一個輸入端，第一或非門的另一個輸入端連接至第九D觸發器的反向輸出端及第二或非門的一個輸入端，第一或非門的輸出端連接至控制信號端L0G3 ； 第二或非門的一個輸入端連接至第六D觸發器的正向輸出端、第七D觸發器的數據輸入端和第一或門的一個輸入端，第二或非門的另一個輸入端連接至第九D觸發器的反向輸出端及第一或非門的一個輸入端，第二或非門的輸出端連接至控制信號端L0G4。
3.根據權利要求1所述的一種脈寬調製信號接收電路，其特徵在於:所述解碼電路包括:第十D觸發器、第十一 D觸發器、第十二 D觸發器、第十三D觸發器、第十四D觸發器、第十五D觸發器、第十六D觸發器、第十七D觸發器、第十八D觸發器、第十九D觸發器、第二十D觸發器、第二十一 D觸發器、第二十二 D觸發器、第二十三D觸發器和第三或非門；所述第十D觸發器的時鐘輸入端連接至脈寬信號接收及控制電路的輸出端L0G1_CLK，第十D觸發器的數據輸入端連接至第三或非門的輸出端，第十D觸發器的正向輸出端連接至第十一 D觸發器的數據輸入端和第三或非門的一個輸入端，第十D觸發器的復位端連接至脈寬信號接收及控制電路的輸出端L0G2 ； 所述第十一 D觸發器的時鐘輸入端連接至脈寬信號接收及控制電路的輸出端L0G1_CLK，第十一 D觸發器的數據輸入端連接至第三或非門的一個輸入端，第十一 D觸發器的正向輸出端連接至第十二D觸發器的時鐘輸入端和第三或非門的另一個輸入端，第十一 D觸發器的復位端連接至脈寬信號接收及控制電路的輸出端L0G2 ； 所述第十二 D觸發器的時鐘輸入端連接至第三或非門的一個輸入端，第十二 D觸發器的數據輸入端連接至自身的反向輸出端及第十三D觸發器的時鐘輸入端，第十二 D觸發器的正向輸出端連接至第十八D觸發器的數據輸入端，第十二 D觸發器的復位端連接至脈寬信號接收及控制電路的輸出端L0G2 ； 所述第十三D觸發器的時鐘輸入端連接至第十二 D觸發器的反向輸出端及第十二 D觸發器的數據輸入端，第十三D觸發器的數據輸入端連接至自身的反向輸出端及第十四D觸發器的時鐘輸入端，第十三D觸發器的正向輸出端連接至第十九D觸發器的數據輸入端，第十三D觸發器的復位端連接至脈寬信號接收及控制電路的輸出端L0G2 ； 所述第十四D觸發器的時鐘輸入端連接至第十三D觸發器的反向輸出端及第十三D觸發器的數據輸入端，第十四D觸發器的數據輸入端連接至自身的反向輸出端及第十五D觸發器的時鐘輸入端，第十四D觸發器的正向輸出端連接至第二十D觸發器的數據輸入端，第十四D觸發器的復位端連接至脈寬信號接收及控制電路的輸出端L0G2 ； 所述第十五D觸發器的時鐘輸入端連接至第十四D觸發器的反向輸出端及第十四D觸發器的數據輸入端，第十五D觸發器的數據輸入端連接至自身的反向輸出端及第十六D觸發器的時鐘輸入端，第十五D觸發器的正向輸出端連接至第二十一 D觸發器的數據輸入端，第十五D觸發器的復位端連接至脈寬信號接收及控制電路的輸出端L0G2 ； 所述第十六D觸發器的時鐘輸入端連接至第十五D觸發器的反向輸出端及第十五D觸發器的數據輸入端，第十六D觸發器的數據輸入端連接至自身的反向輸出端及第十七D觸發器的時鐘輸入端，第十 六D觸發器的正向輸出端連接至第二十二 D觸發器的數據輸入端，第十六D觸發器的復位端連接至脈寬信號接收及控制電路的輸出端L0G2 ； 第十七D觸發器的時鐘輸入端連接至第十六D觸發器的反向輸出端及第十六D觸發器的數據輸入端，第十七D觸發器的數據輸入端連接至自身的反向輸出端，第十七D觸發器的正向輸出端連接至第二十三D觸發器的數據輸入端，第十七D觸發器的復位端連接至脈寬信號接收及控制電路的輸出端L0G2 ； 所述第十八D觸發器的時鐘輸入端連接至脈寬信號接收及控制電路的輸出端L0G4，第十八D觸發器的數據輸入端連接至第十二 D觸發器的正向輸出端，第十八D觸發器的正向輸出端連接至解碼電路的輸出端DO ； 所述第十九D觸發器的時鐘輸入端連接至脈寬信號接收及控制電路的輸出端L0G4，第十九D觸發器的數據輸入端連接至第十三D觸發器的正向輸出端,第十九D觸發器的正向輸出端連接至解碼電路的輸出端Dl ； 所述第二十D觸發器的時鐘輸入端連接至脈寬信號接收及控制電路的輸出端L0G4，第二十D觸發器的數據輸入端連接至第十四D觸發器的正向輸出端，第二十D觸發器的正向輸出端連接至解碼電路的輸出端D2 ； 所述第二十一 D觸發器的時鐘輸入端連接至脈寬信號接收及控制電路的輸出端L0G4，第二十一 D觸發器的數據輸入端連接至第十五D觸發器的正向輸出端，第二十一 D觸發器的正向輸出端連接至解碼電路的輸出端D3 ； 所述第二十二 D觸發器的時鐘輸入端連接至脈寬信號接收及控制電路的輸出端L0G4，第二十二 D觸發器的數據輸入端連接至第十六D觸發器的正向輸出端，第二十二 D觸發器的正向輸出端連接至解碼電路的輸出端D4 ； 所述第二十三D觸發器的時鐘輸入端連接至脈寬信號接收及控制電路的輸出端L0G4，第二十三D觸發器的數據輸入端連接至第十七D觸發器的正向輸出端，第二十三D觸發器的正向輸出端連接至解碼電路的輸出端D5 ； 所述第三或非門的一個輸入端連接至第十D觸發器正向輸出端和第十一 D觸發器數據輸入端，第三或非門的另一個輸入端連接至第十一 D觸發器的正向輸出端和第十二 D觸發器的時鐘輸入端。
【文檔編號】H03K19/0175GK203491999SQ201320423697
【公開日】2014年3月19日 申請日期:2013年7月16日 優先權日:2013年7月16日
【發明者】申向順, 李波, 李衛斌, 王紅麗, 姜恩春 申請人:陝西北鬥恆通信息科技有限公司