一種1Hz‑1GHz時鐘產生電路及方法與流程
2023-10-08 23:59:35 1
本發明屬於時鐘信號技術領域，具體涉及一種1hz-1ghz時鐘產生電路及方法。
背景技術：
隨著自動測試技術的發展，對時鐘信號的要求越來越高，主要體現在：第一，要求時鐘頻率範圍寬，低頻段頻率相比以往更低，而高頻段頻率相比以往更高；第二，要求時鐘的解析度高，能以很小的頻率解析度實現對時鐘頻率的靈活設置；第三，對時鐘的信號質量要求高，包括相位噪聲、頻率穩定度等。
傳統的時鐘一般利用晶體或晶振直接實現或者對其進行倍頻分頻實現，頻率一般為固定頻點，如10mhz、100mhz等。近年來，有些時鐘電路採用了dds(直接的數字頻率合成器)直接產生時鐘信號，這種電路產生的時鐘信號可以具有較高的頻率解析度。
現有的兩種時鐘產生方法如圖1所示，圖1(a)採用晶體或晶振直接產生或者通過倍頻分頻產生的時鐘，其頻率較為固定，一般為單一頻點，使用場合比較固定，使用場合變化後通常需要重新設計電路；圖1(b)單純採用dds產生時鐘的方法雖然能夠實現一定頻段內具有較高頻率解析度的時鐘信號，但是其產生的信號最高頻率受到了參考時鐘頻率的制約(不到其參考時鐘頻率的1/2，一般為0.4倍)，頻率範圍較窄。
技術實現要素：
針對現有技術中存在的上述技術問題，本發明提出了一種1hz-1ghz時鐘產生電路及方法，設計合理，克服了現有技術的不足，具有良好的效果。
為了實現上述目的，本發明採用如下技術方案：
一種1hz-1ghz時鐘產生電路，包括直接數字頻率合成器、帶通濾波器、分頻器、fpga、第一鎖相環單元、第二鎖相環單元以及多路復用器；
直接數字頻率合成器，被配置為用於產生150mhz～300mhz的頻率；
帶通濾波器，被配置為用於對直接數字頻率合成器產生的150mhz～300mhz信號進行濾波；
分頻器，被配置為用於對一路150mhz～300mhz信號進行2/4/8/16/32次分頻；
fpga，被配置為用於產生1hz～4.6875mhz的頻率；
第一鎖相環單元包括第一頻率合成器、第一環路濾波器和第一壓控振蕩器；
第一頻率合成器，被配置為用於將第一壓控振蕩器產生的信號與參考信號的頻率相位進行比較；
第一環路濾波器，被配置為用於對第一頻率合成器產生的信號進行濾波；
第一壓控振蕩器，被配置為用於產生800mhz的信號；
第二鎖相環單元包括第二頻率合成器、第二環路濾波器和第二壓控振蕩器；
第二頻率合成器，被配置為用於將第二壓控振蕩器產生的信號與直接數字頻率合成器產生的信號頻率相位進行比較；
第二環路濾波器，被配置為用於對第二頻率合成器產生的信號進行濾波；
第二壓控振蕩器，被配置為用於產生300mhz～1ghz的信號；
多路復用器，被配置為用於將四路不同頻段的信號合為一路，實現頻段覆蓋1hz～1ghz、頻率解析度達到μhz級的時鐘信號；
直接數字頻率合成器採用頻率為800mhz的參考信號作為參考時鐘，產生頻率為150mhz～300mhz的信號至帶通濾波器濾波，經過帶通濾波器濾波後分別進入分頻器、多路復用器以及第二鎖相環單元，通過分頻器分頻後產生的信號，其中一路進入多路復用器，另外一路取4.6875mhz～9.375mhz頻段進入fpga進行分頻，經過分頻後得到1hz～4.6875mhz的信號進入多路復用器，進入第二鎖相環單元的信號通過其第二壓控振蕩器產生300mhz～1ghz的信號進入多路復用器，多路復用器將產生的1hz～4.6875mhz信號、4.6875mhz～150mhz信號、150mhz～300mhz以及300mhz～1ghz四路信號合為一路，實現頻段覆蓋1hz～1ghz、頻率解析度達到μhz級的時鐘信號。
此外，本發明還提到一種1hz-1ghz時鐘產生方法，該方法採用如上所述的1hz-1ghz時鐘產生電路，包括如下步驟：
步驟1：用內部10mhz恆溫晶振或者外部10mhz信號作為參考，通過第一鎖相環單元的第一壓控振蕩器產生800mhz的參考信號；
步驟2：直接數字頻率合成器採用頻率為800mhz的參考信號作為參考時鐘，產生頻率為150mhz～300mhz的信號；
步驟3：直接數字頻率合成器產生的150mhz～300mhz信號經過帶通濾波器濾波後，分為三路；其中第一路信號通過分頻器進行2/4/8/16/32次分頻，得到4.6875mhz～150mhz的信號；第二路信號直接進入多路復用器；第三路信號進入第二鎖相環單元；
步驟4：通過分頻器分頻後產生的4.6875mhz～150mhz的信號，其中一路直接進入多路復用器；另外一路取4.6875mhz～9.375mhz頻段進入fpga進行分頻，得到1hz～4.6875mhz的信號；
步驟5：進入第二鎖相環單元的第三路信號作為參考信號，通過第二鎖相環單元的第二壓控振蕩器產生300mhz～1ghz的信號；
步驟6：多路復用器將步驟2-步驟5產生的1hz～4.6875mhz信號、4.6875mhz～150mhz信號、150mhz～300mhz以及300mhz～1ghz四路信號合為一路，實現頻段覆蓋1hz～1ghz、頻率解析度達到μhz級的時鐘信號。
本發明所帶來的有益技術效果：
1、本發明根據四個頻段採取不同的方法，產生了頻率範圍覆蓋1hz～1ghz、頻率解析度達到μhz級的定時同步時鐘信號，產生的時鐘信號具有頻率範圍寬、頻率解析度高的特點。
2、本發明對150mhz～300mhz這一基礎頻段，採用直接數字頻率合成器實現並進行濾波，使頻率解析度高，同時保證了信號的高質量(雜散、相位噪聲等指標好)。
3、本發明對4.6875mhz～150mhz這一頻率較高、需要分頻次數有限的頻段，採用分頻次數可選的分頻器實現。
4、本發明對1hz～4.6875mhz這一頻率較低、分頻次數高、分頻次數變化多的頻段，採用fpga分頻實現。
5、本發明對高頻段300mhz～1ghz，將直接數字頻率合成器產生的150mhz～300mhz的信號作為參考信號，利用鎖相環實現，而非單純倍頻實現，使產生的時鐘信號具有較好的雜散、相位噪聲等指標，相比現有技術優勢較為突出。
6、本發明產生的時鐘信號頻率設置方便靈活，應用場合廣泛，能為多種自動測試系統提供定時同步時鐘信號。
附圖說明
圖1(a)為現有採用晶體或晶振直接產生或者通過倍頻分頻產生時鐘的示意圖。
圖1(b)為採用dds產生時鐘的示意圖。
圖2為1hz～1ghz時鐘產生電路原理示意圖。
圖3為參考時鐘產生原理示意圖。
具體實施方式
下面結合附圖以及具體實施方式對本發明作進一步詳細說明：
本發明所設計的1hz-1ghz時鐘產生電路如圖2所示。
本發明結合現有時鐘產生方法的優點，將1hz～1ghz整個頻段劃分為4個頻段：1hz～4.6875mh、4.6875mhz～150mhz、150mhz～300mhz和300mhz～1ghz，根據每一頻段的特點，分別採用不同的方法實現，四路不同頻段的信號通過多路復用器合為一路，實現頻段覆蓋1hz～1ghz、頻率解析度達到μhz級的時鐘信號發生。
其中，150mhz～300mhz是最為關鍵的頻段，這一頻段的信號利用dds直接產生，其餘各頻段的信號都是在這一頻段信號的基礎上產生，dds採用頻率為800mhz的高質量信號作為參考時鐘。800mhz的參考信號通過如圖3所示的鎖相環實現，該鎖相環可以用內部10mhz恆溫晶振(ocxo)作為參考，也可由外部10mhz信號作為參考，以實現時鐘產生電路產生的時鐘信號與外部信號的時基統一。150mhz～300mhz信號經帶通濾波器進行濾波，以消除dds產生的無關雜散信號的影響。
將一路150mhz～300mhz的信號通過分頻器進行2/4/8/16/32次分頻，得到4.6875mhz～150mhz的信號；其中一路4.6875mhz～9.375mhz的信號進入fpga進行分頻，得到1hz～4.6875mhz的信號；將一路dds產生的150mhz～300mhz的信號作為參考信號，組成鎖相環，利用壓控振蕩器(vco)產生300mhz～1ghz的信號。
四路信號根據需要，通過多路復用器進行選擇，為測試系統提供定時同步時鐘信號。
本發明根據四個頻段採取不同的方法，實現了頻率範圍覆蓋1hz～1ghz、頻率解析度達到μhz級的定時同步時鐘信號發生；對150mhz～300mhz這一基礎頻段，採用dds實現並進行濾波，實現了頻率高解析度的，同時保證了信號的高質量；對4.6875mhz～150mhz這一頻率較高、需要分頻次數有限的頻段，採用分頻次數可選的分頻器實現；對1hz～4.6875mhz這一頻率較低、分頻次數高、分頻次數變化多的頻段，採用fpga分頻實現；對高頻段300mhz～1ghz，將dds產生的150mhz～300mhz的信號作為參考信號，利用鎖相環實現，而非單純倍頻實現，使產生的時鐘信號具有較好的雜散、相位噪聲等指標。
當然，上述說明並非是對本發明的限制，本發明也並不僅限於上述舉例，本技術領域的技術人員在本發明的實質範圍內所做出的變化、改型、添加或替換，也應屬於本發明的保護範圍。