MADSADCS的自適應數字量化噪聲消除濾波器的製作方法
2023-10-09 00:04:44 4
本申請是來自題為「ADAPTIVE DIGITAL NOISE CANCELLATION FILTERS FOR MASH ADCS」(於2015年12月17日提交，序列號為62/269,085)的美國臨時專利申請的優先權的非臨時專利申請。該美國臨時專利申請的全部內容通過引用併入本文。
技術領域
本公開一般涉及模數轉換器(ADC)，更具體地涉及用於多級噪聲整形Δ-ΣADC的自適應數字量化噪聲消除濾波器。
背景技術：
在許多電子應用中，模擬輸入信號被轉換為數字輸出信號(例如，用於進一步的數位訊號處理)。例如，在精密測量系統中，電子設備設置有一個或多個傳感器以進行測量，並且這些傳感器可以生成模擬信號。然後，模擬信號將被提供給模數轉換器(ADC)作為輸入，以生成數字輸出信號用於進一步處理。在另一種情況下，天線基於攜帶空氣中的信息/信號的電磁波產生模擬信號。然後由天線產生的模擬信號作為輸入提供給ADC，以產生數字輸出信號用於進一步處理。
ADC可以應用於諸如寬帶通信系統，音頻系統，接收機系統等許多地方。ADC可以轉換表示真實世界現象(例如光，聲音，溫度或壓力)的模擬電信號，用於數據處理目的。ADC用於廣泛的應用，包括通信、能源、醫療保健、儀器儀表和測量、電機和電源控制、工業自動化和航空航天/國防。設計ADC是一項非常重要的任務，因為每個應用在速度、性能、功耗、成本和尺寸方面可能有不同的需求。隨著需要ADC的應用的增長，對精確和可靠的轉換性能的需求也在增長。
附圖說明
為了提供對本公開及其特徵和優點的更完整的理解，參考結附附圖進行的以下描述，其中相同的附圖標記表示相同的部分，其中：
圖1是Δ-Σ模數轉換器(DS ADC)的說明性系統圖；
圖2是根據本公開的一些實施例的連續時間多級噪聲整形器(CT MASH ADC)的說明性系統圖；
圖3示出根據本公開的一些實施例的具有數字量化噪聲消除的示例性兩級MASH ADC的(高電平圖)。
圖4示出根據本公開的一些實施例的具有在量化器處理注入的抖動信號的單環路調製器的模型；
圖5示出根據本公開的一些實施例的具有互相關硬體塊的示例性兩級MASH ADC；
圖6示出根據本公開的一些實施例的示例性互相關硬體塊；
圖7示出根據本公開的一些實施例的互相關硬體塊內的時間共享；
圖8示出根據本公開的一些實施例的對較低時鐘域的抽取；
圖9示出根據本公開的一些實施例的用於具有抽取的MASH ADC的數字量化噪聲消除信號路徑；
圖10是示出根據本公開的一些實施例的用於確定通過互相關來跟蹤信號傳遞函數的數字濾波器係數的方法的流程圖；和
圖11是示出根據本公開的一些實施例的用於跟蹤CT MASH ADC中的傳遞函數的方法的流程圖。。
具體實施方式
對於連續時間多級噪聲整形模數轉換器(CT MASH ADC)，量化噪聲消除通常需要傳遞函數的精確估計，例如前端調製器的噪聲傳遞函數和信號傳遞後端調製器的功能。為了提供量化噪聲消除，數字量化噪聲消除濾波器自適應地跟蹤由於積分器增益誤差，快閃記憶體-DAC定時誤差以及級間增益和定時誤差導致的傳遞函數變化。通過注入的最大長度線性反饋移位寄存器(LFSR)序列和調製器輸出之間的直接互相關來執行傳遞函數的跟蹤，然後通過用可編程有限脈衝響應(PFIR)過濾器精確地建模傳遞函數來校正這些非理想效應。
設計模數轉換器(ADC)
ADC是將由模擬信號攜帶的連續物理量轉換成表示該量的幅度的數字值(或攜帶該數字值的數位訊號)的電子裝置。該轉換涉及模擬輸入信號的量化，因此它將引入少量的誤差。通常，通過模擬輸入信號的周期性採樣來進行量化。結果是將連續時間和連續幅度模擬輸入信號轉換為離散時間和離散幅度數位訊號的數字值序列(即，數位訊號)。ADC可以通過以下應用要求來定義：其帶寬(其可以適當地轉換為數位訊號的模擬信號的頻率範圍)及其解析度(離散電平的數量，最大模擬信號可以被劃分並表示為數位訊號)。ADC還具有用於量化ADC動態性能的各種規範，包括信號與噪聲和失真比(SINAD)，有效位數(ENOB)，信噪比(SNR)，總諧波失真(THD)總諧波失真加噪聲(THD+N)和無雜散動態範圍(SFDR)。ADC具有許多不同的設計，可以根據應用要求和性能規格進行選擇。
基於Δ-Σ(DS)調製(本文中稱為「DS ADC」)的ADC已經廣泛地用於數字音頻和高精度儀器系統中。圖1是Δ-Σ模數轉換器(DS ADC)的示例性系統圖，或者在本文中有時稱為Δ-Σ調製器。DS ADC包括環路濾波器102，量化器104和反饋數模轉換器(DAC)106(即，在DS ADC的反饋路徑中的DAC)。
DS ADC通常提供能夠以低成本以高解析度將模擬輸入信號轉換為數位訊號的優點。通常，DS ADC使用DS調製器對模擬信號u進行編碼。量化器104可用於此目的，採用例如低解析度ADC作為1位ADC，閃速ADC，閃速量化器等。然後，如果適用，DS ADC可以應用數字濾波器(未示出)到DS調製器(即，量化器104)的輸出以形成更高解析度的數字輸出。可以包括具有一個或多個積分器的環路濾波器102，以為DS ADC提供誤差反饋，並幫助將來自量化器104的噪聲形成從基帶到較高頻率。通常通過取原始模擬輸入信號u和使用反饋DAC 106(其中數位化信號v被轉換回模擬信號)產生的原始模擬輸入信號的重建版本之間的差來產生誤差。DS ADC的一個關鍵特性是其將量化噪聲q(來自量化器104)推送到較高頻率(也稱為噪聲整形)的能力。噪聲整形的量取決於環路濾波器102的階數。結果，DS ADC通常能夠實現高解析度模數轉換。由於其流行性，已經提出了DS ADC和採用DS ADC的結構的許多變化。
反饋DAC 106通常處於具有模數轉換器(ADC)的反饋配置中。也就是說，ADC的輸出被饋送到反饋DAC 106的輸入，並且反饋DAC的輸出被反饋到ADC的輸入路徑。一般來說，反饋DAC 106是多位DAC，其利用由到反饋DAC的輸入位控制的多個單位元件來實現。每個單元元件，例如電流控制單元，從饋送到反饋DAC 106的輸入數字碼v生成反饋DAC的模擬輸出信號的一部分。在一些情況下，這些單位元件被稱為構成反饋DAC 106的DAC元件。在一些情況下，DAC元件被稱為單位元件，因為對於電流導引電路理想地控制相同量的電流到輸出(即，DAC元件被加權相同或具有相同的權重)。
多級噪聲整形模數轉換器(MASH ADC)
已經提出了對DS ADC的不同變化以實現適合於各種系統的各種優點。在一些應用中，DS ADC已經適應於滿足功率關注，而一些其他DS ADC已經適應以降低複雜度。在某些情況下，DS ADC已經通過提供對錯誤和/或噪聲的增強的控制來適應於滿足精度關注。例如，對於強調噪聲整形的應用，可以使用更高階的DS調製器，即在環路濾波器中使用更多的積分器和反饋路徑，用於將更多的量化噪聲整形為高頻。三角積分ADC(例如，圖1)使用與過採樣組合的量化噪聲的整形來折衷具有信號帶寬的解析度。高階噪聲整形和多位實現允許更積極的權衡，但是存在使ADC不穩定的風險。
已經引入了具有多個DS ADC的多級噪聲整形(MASH)ADC。一般來說，MASH ADC具有多個級，例如多個DS ADC。在一個示例中，MASH ADC可以具有兩個級，例如前端和後端。每個級接收相應的模擬輸入並輸出相應的數字輸出。在某些情況下，級接收相同的模擬輸出。在一些情況下，級接收不同的模擬輸入。例如，一些MASH ADC具有前端和後端，其中每個調製器的輸入不同。一些MASH ADC具有階段的實現可能不同的階段。MASH ADC通過依靠單獨穩定的Δ-Σ調製器的級聯來解決不穩定性的問題。然而，MASH ADC依賴於量化噪聲的消除，這需要模擬和數字傳遞函數之間的精確匹配。
一般來說，MASH ADC可包括用於數位化系統的信號和誤差的多個級(級聯Δ-Σ調製器)，以便滿足與帶寬，解析度和信噪比相關的設計要求。MASH ADC的一個優點是，設計級聯穩定的低階環路，同時實現(潛在不穩定的)高階環路的良好性能。在一個示例中，第一級使用第一ADC從模擬輸入信號產生數字輸出信號。可以從第一DAC模擬輸出中減去第一級中的量化器的輸入(或者等效地，來自第一環路濾波器/積分器的輸出)，以產生第一級量化噪聲。第一級量化噪聲由第二級數位化。結果是第一級產生表示其量化噪聲的模擬信號，並且第二級使用第二ADC對第一級的量化噪聲進行量化。多級方法允許減少量化噪聲，從而允許MASH ADC實現更高的性能。如果使用更多的級，則可以從第二DAC模擬輸出中減去第二級中的量化器(或者等效地，來自第二環路濾波器或積分器的輸出)的輸入，以產生第二級量化噪聲，通過第三階段量化。到量化器的輸入或來自環路濾波器/積分器的輸出可以在減法之前被延遲元件延遲。可以提供延遲元件與用於在延遲元件的輸入處從模擬信號生成DAC模擬輸出的信號路徑的可能的跨導和群延遲。為了產生MASH ADC的最終輸出，組合相應的輸出。有效地，結果是第一級的量化噪聲被第二級抑制，並且來自第二級的量化噪聲被第三級抑制(產生與單個三階環相同的噪聲抑制，當使用三個級聯的一階環路)。
圖2是根據本公開的一些實施例的1-2連續時間多級噪聲整形Δ-Σ模數轉換器(CT MASH ADC)的說明性系統圖。在該示例中，CT MASH ADC具有兩個階段：作為第一級(或前端，稱為MOD1)的第一級Δ-Σ調製器和作為第二級(或後端，稱為MOD2)。第一級(或前端)產生第一數字輸出V1。第二級(或後端)產生第二數字輸出V2。Δ-Σ調製器的階數由級中的積分器數量(反饋環路的數量)確定。第一級(前端)只有一個積分器(例如，具有產生輸出信號X1的運算放大器AMP1 202的積分器)，因此它是一階調製器。第二級(後端)具有兩個積分器(例如，具有產生輸出X2的放大器運算放大器AMP2 204的積分器，以及具有產生輸出X3的運算放大器AMP3 206的積分器)，因此它是二階調製器。雖然該示例是1-2CT MASH ADC，但是本公開可應用於各種轉換器，包括其他CT MASH ADC架構，離散時間(DT)MASH ADC架構，混合CT-DT MASH ADC架構和CT，DT或混合CT-DT管線調製器等。
返回參考圖2，由第一級前端內的閃速量化器(「FLASH1」208)提供的粗量化的殘差被饋送到第二級後端，並且被第二級後端數位化。第一級前端(或閃速量化器FLASH1 208的輸入)X1中的積分器的輸出被FLASH1 208數位化，以產生數字輸出V1。數字輸出V1被提供作為DAC「DAC2A」210的輸入以產生模擬輸出信號。X1(或延遲塊212的輸出處的X1的延遲版本)與DAC2A 210模擬輸出之間的差產生粗量化的殘差。可以提供延遲元件212以匹配用於產生DAC2A 210模擬輸出的信號路徑(即，通過FLASH1 208和DAC2A 210的路徑)的可能的跨導和群延遲。前端V1的數字輸出和後端V2被適當地組合在數字域中作為1-2CT MASH ADC的最後數字字。
量化噪聲消除
雖然提供多個級增加了複雜性和成本，但是如果能夠適當地執行量化噪聲的消除，則MASH ADC可以實現顯著的性能。圖3示出了具有數字量化噪聲消除的示例性兩級MASH ADC的(高電平圖)，其可以提供量化噪聲的消除。儘管該示例示出了兩個階段，但是通過本公開可以設想，數字量化噪聲消除可以應用於具有多於兩個級的MASH ADC。兩個ADC，ADC1 302和ADC2 304級聯布置，表示兩個分離級中的ADC。每個ADC從其輸入到其輸出具有信號傳遞函數(STF)，STF1和STF2。由ADC1 302引入的量化噪聲q出現在其輸出處。q1＝u-v1是ADC1 302的量化噪聲；q2是ADC2 304的量化噪聲。量化噪聲由相同級的噪聲傳遞函數(NTF)整形。例如，第一級q1的量化噪聲由第一級NTF1的噪聲傳遞函數整形。第二級q2的量化噪聲由第二級NTF2的噪聲傳遞函數整形。由DSTF2 306和DNTF1 308表示的傳遞函數對應於其對應的模擬對應物NTF2和NTF1的數字實現或估計。DSTF2和DNTF1是離散時間傳遞函數或連續時間傳遞函數的等效離散時間表示。在兩級的數字輸出v1，v2分別由DSTF2 306和DNTF1 308濾波之後，數位訊號例如通過求和節點310(或一些其它合適的求和電路或加法器)被組合以產生最終數字輸出
對於圖2的兩級MASH ADC，組合輸出v C給出為：
vc＝v1DSTF2-v2DNTF1
＝uSTF1DSTF2+q1(NTF1DSTF2-STF2DNTF1)-q2NTF2DNTF1 (1)
如果使模擬和數字傳遞函數完全匹配，即，如果DSTF2＝STF2和DNTF1＝NTF1，則上述表達式簡化為：
vc＝uSTF1DSTF2-q2NTF2DNTF1 (2)
因此，通過提供數字濾波器DSTF2 306和DNTF1 308對兩級的數字輸出v1，v2進行濾波，來消除來自第一級q1的量化噪聲(不再出現在組合輸出vc中)分別。來自第二級q2的量化噪聲由兩個噪聲傳遞函數(即NTF2DNTF1)的乘積整形。如果模擬和數字傳遞函數不匹配，來自第一級的量化噪聲將出現在由(NTF1DSTF2-STF2DNTF1)項整形的組合輸出。這種不期望的效應被稱為量化噪聲洩漏，並且可以顯著降低ADC的可實現的信噪比(SNR)性能。
已經探索了各種技術來減少量化噪聲洩漏。在一些情況下，可以使模擬傳遞函數儘可能準確和可預測，但是該方法僅可能用於使用開關電容器電路(離散時間實現)的某些低速實現。更有效的技術是設計低性能模擬電路，估計它們的實際/實際信號和噪聲傳遞函數，並用可編程數字濾波器補償它們的缺點(如圖1的DSTF2 306和DNTF1 308濾波器的箭頭所示3)。這種技術工作良好，只要模擬電路是足夠線性的並且是時間不變的。可以通過使ADC輸出與在第一級的量化器處注入的已知隨機信號互相關或在前景中通過注入已知信號來執行傳遞函數脈衝響應的估計。可編程數字濾波器或消除濾波器可以被實現為可編程有限脈衝響應(FIR)濾波器。
估計傳遞函數：一位抖動信號注入和互相關
連續時間MASH調製器由於其魯棒的穩定性和對於低功率，寬帶寬和高動態範圍的巨大潛力而受歡迎。如上所述，MASH結構的性能取決於數字傳遞函數與模擬傳遞函數的匹配程度。通常，最小值意味著平方方法(閉環技術)用於改善傳遞函數匹配。然而，在一些情況下，這樣的方法可能是不足的。
為了確保數字傳遞函數準確地匹配模擬對應物，數字消除濾波器自適應地跟蹤由於積分器增益誤差，閃光器到DAC定時誤差以及由此引起的前端和後端傳遞函數變化以及級間增益和定時誤差。還如上所述，可以通過使ADC輸出與在第一級的量化器(「FLASH1」208)處注入的特定信號(例如，抖動信號)交叉相關來在背景中執行傳遞函數脈衝響應的估計，或通過注入已知信號在前臺。可以使用專用硬體和/或執行指令的片上微處理器基於互相關來確定濾波器係數來執行互相關。通過注入的最大長度線性反饋移位寄存器(LFSR)序列和調製器輸出之間的直接互相關，可以通過使用可編程有限脈衝響應(PFIR)濾波器精確地建模傳遞函數來校正非理想效應。
返回參考圖2和圖3所示的示例，估計後端STF2的信號傳遞函數和前端NTF1的噪聲傳遞函數以實現數字量化噪聲消除濾波器DSTF2和DNTF1。數字抵消濾波器可以實現為可編程有限脈衝響應(FIR)濾波器(在圖2中示為DSTF2和DNTF1)。結果，可編程FIR濾波器可以適應並確保可以利用最小量化噪聲洩漏執行量化噪聲消除。
如本文所使用的互相關是指一對信號之間的相似性的測量：
L表示滯後，n是時間指數。因此，互相關是等於x[n]與y[-n]的卷積或乘法其中k是頻率。互相關是兩個數位訊號的滑點乘或滑動內積。
返回參考圖2中的示例，可以分別從前端和後端存在5位的2位補碼輸出V1和V2。除了5位V1之外，還可以為數字數據路徑注入一個與V1組合的抖動位。該抖動位允許估計傳遞函數。該位表示半LSB強度信號。具體來說，如果抖動位為1，則1/2將被添加到5位V1，如果它為0，則-1/2將被添加到5位V1。換句話說，如果抖動位為1，可以向V1中加上00000.1(2的補碼)，如果抖動位為0，則可以向V1中加11111.1(2的補碼)。
通過最大長度LFSR序列產生的一位抖動信號可以在前端量化器輸入或優選地前端量化器輸出處注入。以下概述了單個調製器的基本框架。這些概念可以應用於MASH，諸如圖2的1-2CT MASH ADC。圖4示出了用於具有在量化器(例如，圖2的「FLASH1」208)處注入的抖動信號的單環路調製器的模型)，根據本公開的一些實施例。輸入信號，量化誤差和抖動信號分別由u 402，q 404和d 406表示。NTF和STF代表噪聲和信號傳輸功能。調製器輸出v 408因此由下式給出：
考慮抖動信號和調製器輸出之間的相關性，可以獲得：
對於最大長度LFSR序列，自相關為：
抖動信號優選地具有上述自相關(其接近脈衝函數的自相關，或者換句話說，當l＝0時呈現為具有峰值1的脈衝響應，並且當l≠0時具有非常小的值)，使得可以從抖動信號和調製器輸出的互相關容易地獲得噪聲傳遞函數的脈衝響應。這種結果是由於抖動信號和不相關量化誤差之間的互相關rdq(l)，以及抖動信號和輸入信號之間的互相關rdq(l)b幾乎為零。因此，可以得出：
ntf(l)≈rdv(l)
當在前端調製器的量化器處注入抖動信號時，從上面可以看出，抖動信號和前端調製器的調製器輸出V1的互相關可以產生噪聲前端的傳遞函數(例如，關於圖3參考的NTF1)。返回參考圖2的1-2CT MASH ADC，通過DAC2A產生的量化誤差和量化器的延遲輸入(通過DELAY元件212和R21)被放大並饋送到第二級。可以看出，在前端調製器的量化器處注入的抖動信號還將允許基於交叉信號的後端的信號傳遞函數(例如，關於圖3的STF2參考)-抖動信號與後端調製器的數字輸出V2的相關性。注意，後端的信號傳遞函數估計的估計也跟蹤級間增益和定時誤差。
圖5示出根據本公開的一些實施例的具有互相關硬體塊的示例性兩級MASH ADC。第一級具有環路濾波器「LF1」510，並且第二級具有環路濾波器「LF2」520.圖5的兩級MASH ADC的電路類似於圖2所示的架構，但是具有附加如這個例子所示，通過PN塊502通過最大長度LFSR序列產生的一位抖動信號d被注入到前置量化器(「XCORR」530)和「XCORR」FLASH1「208」)輸出。由PN塊502產生的圖5中的抖動序列d的長度可以是可編程的(例如，在20和41位之間)。PN塊也可以被稱為抖動塊。
互相關塊「XCORR」530可以確定抖動信號d和前端調製器輸出V1之間的互相關函數。互相關函數是前端調製器的噪聲傳遞函數(NTF1)。類似地，互相關塊「XCORR」540可以確定抖動信號d和後端調製器輸出V2之間的互相關函數。互相關函數是後端調製器的信號傳遞函數(STF2)，互相關函數還可以包括級間增益和定時誤差。因此，基於互相關確定的信息可以產生後端STF2的信號傳遞函數和前端NTF1和數字量化噪聲消除濾波器DSTF2和DNTF1(在圖3中參考)的噪聲傳遞函數的估計，可以基於估計的傳遞函數來編程。
注意，本公開描述了用於直接估計傳遞函數(與閉環技術相反)的開環技術。具體地，開環技術觀察抖動信號和調製器輸出以估計傳遞函數。開環技術是有利的，因為利用單次估計的收斂可以更快。開環估計的更新方程可以更複雜，但是開環技術可以跟蹤信號傳遞函數隨時間的變化，其中估計的傳遞函數的係數可以在每次執行開環技術時被完全重新計算。開環技術可以比閉環技術更靈活。
互相關硬體和片上微處理器
圖5中所示的互相關塊(「XCORR」塊530和540)可以在調製器的全時鐘速率下操作。圖6示出根據本公開的一些實施例的示例性互相關硬體塊。在一些實施例中，互相關塊可以實現為多個相關器。相關器可以包括累加器602(即，專用高速硬體電路)。在一些實施例中，相關器可以包括具有圖6所示的對應延遲塊604的累加器602。可以級聯包括多個相關器。
累加器可以包括用於從累加器的累加值「VAL」增加或減去調製器輸出V1或V2(或者取決於相關器的位置的調製器輸出V1或V2的延遲版本)的加法器。調製器輸出的增加或減少可取決於抖動位以產生用於進一步處理的互相關係數(「X相關係數」)。
取決於所期望的傳遞函數的長度，可以實現多個相關器(即，互相關塊可以包括多個累加器和多個對應的延遲塊)。這種相關器的數量可以由估計的傳遞函數的脈衝響應的長度決定。如果傳遞函數被實現為FIR濾波器，則相關器的數量可以由FIR濾波器中的抽頭數量來指定。例如，如果傳遞函數被實現為具有16個抽頭的濾波器，則可以為互相關塊包括16個相關器(累加器和延遲塊)。
在一些情況下，可以在包括級間增益和延遲的第一級NTF和第二級STF的估計之間共享互相關硬體塊。有利地，一組相關器(即，一個互相關塊)可以用於例如通過時域復用來估計不同的傳遞函數，從而節省一些面積和潛在的功耗。假定傳遞函數不會非常快速地改變，則可以減少相關硬體塊的數量，以通過時間共享來降低功耗。
即使在單個互相關硬體塊內，其中的相關器(即，累加器)也可以在互相關塊中的不同抽頭集合被時間共享。給定特定傳遞函數的時間不變性，還可以減少相關器的數量(不再必須是互相關塊旨在估計的脈衝響應的抽頭的全部數量)，以降低通過時間的功率耗散共享。圖7示出根據本公開的一些實施例的單個互相關硬體塊內的時間共享。如果傳遞函數具有2n個抽頭，則可以在第一時間段期間通過現有的n個相關器704來估計前n個抽頭(抽頭0至n-1)，然後可以使用同一組n個相關器704來學習剩餘在第二時間段期間n個抽頭(抽頭n至2n-1)。由選擇信號「SEL」控制的多路復用器704可以選擇適當的抖動信號值(具有適當抽頭的抖動信號值)以提供給N個相關器中的相關器。因此，在該示例中，所需的累加器的數量減少了一半。
互相關硬體塊可以通過片上微處理器執行用於估計和更新用於量化噪聲消除的可編程數字濾波器的係數的指令來使能。互相關硬體塊可以被觸發以執行相關(即，累積)，並且當已經累積了指定數量的樣本時，將準備好的信號發送回微處理器。在累積期間，如果調製器達到定義的超範圍閾值並且傳遞函數估計不再準確，則可以觸發互相關塊以自身清除(通過來自片上微處理器的信號或其他中斷信號)，並將清除信號發送回片上微處理器。片上微處理器可以選擇要由互相關器塊執行的特定互相關器功能(例如，NTF1或STF2估計，或哪個通道)。片上微處理器可以復位交叉相關器(以開始新的估計，或如果過載事件)。片上微處理器可以選擇所需的累加長度和平均值。片上微處理器可以從相關和/或估計讀取結果。片上微處理器可以執行歸一化(由於這是開環技術)。片上微處理器可以執行抽取以降低複雜度。片上微處理器可以在數字濾波器上加載用於量化噪聲消除的係數。
抽取以減少複雜性
為了降低實現複雜性，對數據路徑中的NTF和STF建模的可編程FIR濾波器(PFIR)可以被抽取到較低時鐘域，以使得能夠執行濾波器的乘法-累積(MAC)運算具有更少的水龍頭。圖8示出根據本公開的一些實施例的對較低時鐘域的抽取。信號鏈810使用全速率PFIR係數(示為「FPFIR」框812)處理調製器輸出V，並且隨後通過兩個級聯抽取的HBF(HBF＝半帶濾波器)將信號抽取到較低時鐘域，由2)抽取(示為「DEC2」814和「DEC2」816)。信號鏈820首先通過兩個級聯抽取HBF(示為「DEC2」822和「DEC2」824)抽取到較低時鐘域來處理調製器輸出V.抽取的信號隨後由慢速率PFIR係數(示為「SPFIR」框826)濾波。信號鏈810等同於信號鏈820，並且示出了抽取對於降低複雜度是可能的。
在該示例中，為了將「FPFIR」塊812的全速率PFIR係數轉換為以例如Fs/4操作的「SPFIR」塊826的抽取PFIR係數，估計的傳遞函數脈衝響應，「FPFIR」塊812的全速率PFIR係數可以通過兩個級聯的2抽取HBF(HBF＝半帶濾波器，抽取2)來濾波。級聯濾波器被示為「DEC2」802和「DEC2」804.抽取可以由執行用於抽取估計傳遞函數脈衝響應係數(FPFIR係數)和獲得抽取係數(SPFIR係數)的指令的片上微處理器執行，。可以以較少的抽頭(但在乘法器和被乘數中具有更多的位)以較低速率執行慢速SPFIR乘法。根據所需的抽取電平，可以使用不同數量或種類的級聯抽取濾波器。
圖9示出根據本公開的一些實施例的用於具有抽取的MASH ADC的數字量化噪聲消除信號路徑。頂部信號路徑具有用於處理和抽取前端V1的調製器輸出的一個或多個(級聯)抽取濾波器(例如，塊902和904)。PFIRSTF 906表示用於實現後端的STF(圖3的DSTF2或從前端量化器輸入到具有圖2中所示的APF+Gain+STF2的後端調製器輸出的傳遞函數)的可編程FIR濾波器。PFIRSTF 906的係數可以被抽取並以慢速率(不是全速率)操作。底部信號路徑還具有用於處理和抽取後端V2的調製器輸出的一個或多個(級聯)抽取濾波器(例如，塊912和914)。PFIRNTF916表示用於實現前端的NTF(圖3的DNTF1)的可編程FIR濾波器。PFIRNTF 916的係數可以被抽取並以慢速率(不是全速率)操作。
在抽取器之後實現兩個濾波器，即PFIRSTF 906和PFIRNTF 916，使得濾波器可以以低得多的速率運行以降低複雜度。頂部和底部信號路徑包括抽取(塊902,904,912和914)，使得可以應用在較低時鐘域操作的PFIR係數，以執行先前關於圖3描述的量化噪聲消除。例如，PFIRSTF和PFIRNTF濾波器都可以在抽取器之後實現，每個抽頭只有12個抽頭。PFIRSTF和PFIRNTF濾波器的輸出被組合併提供給另一個塊，用於進一步的數字處理930以產生MASH ADC的最終輸出。
用於確定濾波器係數的方法
圖10是示出根據本公開的一些實施例的用於確定通過互相關來跟蹤信號傳遞函數的數字濾波器係數的方法的流程圖。該方法包括設置相關器以執行和讀取來自相關器的相關器結果。該方法可以包括歸一化和抽取，如果適用的話。在確定最終係數之後，該方法包括將係數加載到可編程數字濾波器。雖然互相關硬體塊包括專用硬體，但是可以實現執行指令的片上微處理器以從互相關硬體讀取以確定PFIR濾波器的濾波器係數。
以下概述圖10中所說明的方法的一個實例，其中具有16個相關器的互相關硬體塊具有多級模/數轉換器(例如，MASH ADC，管線ADC)。在該示例中，單個互相關硬體塊的16個相關器在多級ADC的兩個級之間共享，以減少找到兩個級的傳遞函數所需的硬體量。
硬體例如由片上微處理器配置以開始NTF1估計過程。在任務1002中，互相關硬體塊的16個相關器被設置為對級1，即多級ADC的第一級執行互相關。在抖動信號(例如，在第一級的閃速量化器處注入)和第一級的數字輸出之間執行互相關。在任務1004中，一旦互相關完成，就可以讀取16個互相關器結果XCORR[0:15]，並且結果形成NTF1估計的係數，即第一級的噪聲傳遞函數或NTF1[0:15]。
硬體還例如由片上微處理器配置以開始STF2估計處理。在任務1006中，互相關硬體塊的16個相關器被設置為對級2，即多級ADC的第二級執行互相關。在抖動信號(例如，在第一級的閃速量化器處注入)和第二級的數字輸出之間執行互相關。在任務1008中，一旦互相關完成，就可以讀取16個互相關器結果XCORR[0:15]，並且結果形成STF2估計的係數，即第二級的信號傳遞函數或STF2[0：15]。
在一些實施方式中，傳遞函數被歸一化。在任務1010中，NTF1係數可以歸一化為作為增益係數的STF2係數的和。換句話說，NTF1係數可以除以增益係數。在任務1012中，STF2係數可以歸一化為STF2係數或增益係數的和。換句話說，STF2係數可以除以增益係數。可選地，在任務1014中，從NTF1個係數中去除NTF1個係數的平均值。本公開設想了各種歸一化方案，包括根據實現將係數歸一化為某個其它合適的值。
在一些實現中，傳遞函數被抽取以在慢速率域中操作。在任務1016中，用抽取器傳遞函數(例如，抽取4傳遞函數)對NTF1係數進行濾波或抽取。在任務1018中，用抽取器傳遞函數(例如，抽取4傳遞函數)對STF2係數進行濾波或抽取。這兩個任務的結果是較小的係數集，例如，從16個係數到具有12個抽頭或12個係數的濾波器。
可選地，可以應用針對NTF/STF係數的過去N個估計的移動平均值。最後幾個N個計算的濾波器係數集合的移動平均值可以降低對強幹擾信號的敏感性。可選的平均模式(例如，根據平均模式在移動窗口的不同大小上的平均係數)可以減少強輸入信號的影響。平均模式或各種尺寸的不同移動窗口包括：0(無)，2,4,8和16組相關結果。
在任務1020中，將係數集加載到可編程FIR濾波器(例如，PFIRNTF和PFIRSTF濾波器(例如，圖3的DSTF2 306和DNTF1 308))中。如果使用抽取，則係數集可以被加載到可編程FIR濾波器中，該可編程FIR濾波器處理來自多級ADC(例如，圖9的PFIRSTF 906和PFIRNTF 916)的級的數字輸出信號的抽取版本。
用於跟蹤CT MASH ADC中的傳遞函數的方法
圖11是示出根據本公開的一些實施例的用於跟蹤CT MASH ADC或更廣泛地多級ADC中的傳遞函數的方法的流程圖。在任務1102中，在前端的量化器，例如在量化器的輸出端處注入抖動信號。抖動信號是最大長度LFSR序列，其行為接近脈衝響應。量化器可以是連續時間多級噪聲整形ADC(如圖2和圖5所示)的前端的快速量化器。在一些情況下，量化器可以是連續時間流水線ADC的前端的閃速量化器。
在任務1104中，可以通過抖動信號和調製器輸出的直接互相關來估計前端的噪聲傳遞函數和後端的信號傳遞函數。換言之，連續時間Σ-ΔMASH ADC的前端和後端傳遞函數通過注入的最大長度LFSR序列和調製器輸出之間的互相關直接估計。
在任務1106中，可基於所估計的傳遞函數來編程數字濾波器，例如，出於量化噪聲消除的目的。可以基於互相關函數來更新用於數字量化噪聲消除的可編程濾波器或數字濾波器的係數(例如，如圖3所示)。
在一些實施例中，例如對於任務1104的方法可以包括確定多級ADC的數字輸出信號和抖動信號的互相關函數，以確定多級ADC的傳遞函數。對於一些實施例，數字輸出信號是多級ADC的前端(例如，圖3的V1)的輸出信號。感興趣的傳遞函數是前端的噪聲傳遞函數(例如，NTF1)。可編程濾波器對多級ADC(例如，用於濾波V2的DNTF1 308)的後端的輸出信號進行濾波。對於一些實施例，數字輸出信號是多級ADC的後端(例如，圖3的V2)的輸出信號。感興趣的傳遞函數是後端的信號傳遞函數(例如，STF2)。可編程濾波器對多級ADC(例如，用於濾波V1的DSTF2 306)的前端的輸出信號進行濾波。
在一些實施例中，傳遞函數估計期間的平均模式通過減少對傳遞函數學習的強輸入幹擾來增強估計精度。該方法還可以包括對基於互相關函數計算的多個係數集合應用移動平均。係數集合的移動窗口的大小可以是可編程的。
在一些實施例中，該方法可以包括基於從多級ADC的估計信號傳遞函數計算的增益係數或者為特定實現選擇的某個其他合適值來對互相關函數進行歸一化。
在一些實施例中，以全速率執行的2級抖動的互相關簡化了對加法/減法的實現。
在一些實施例中，相關器可以被時間共享以使得能夠估計較長的脈衝響應並且減少區域利用率。
在一些實施例中，以抽取速率操作估計PFIR降低功率耗散。在數據路徑中對前端NTF和後端STF建模的PFIR通過抽取器傳遞函數對全速率PFIR係數進行抽取，以較少的抽頭執行較低速率。該方法還可以包括抽取互相關函數以確定抽取的係數(例如，如圖8所示)。更新可編程濾波器的係數包括基於抽取的係數更新係數(例如，如圖8所示)。為了使用抽取的PFIR濾波器來減少功率耗散，該方法可以包括通過一個或多個抽取濾波器對多級ADC的輸出信號進行抽取，以生成抽取的輸出信號，並且通過可編程濾波器對抽取的輸出信號進行濾波(例如，見圖9)。
基於互相關的前向模型估計識別前端NTF和後端STF，以及級間定時和增益誤差，並跟蹤由於過程，電壓和溫度變化導致的傳遞函數變化。該方法有利地跟蹤由於來自R，C和有限UGBW(單位增益帶寬)的積分器增益誤差，閃速到DAC定時誤差，以及級間延遲和增益變化導致的傳遞函數變化。結果，依賴於傳遞函數估計的數字量化噪聲消除可以執行得更好。該方法可以應用於提取其他類型的連續時間ADC的傳遞函數，例如CT管線。
示例
示例1是一種用於跟蹤多級模數轉換器(ADC)中的數字量化噪聲消除的傳遞函數的方法。該方法包括：在多級ADC的前端的量化器處注入抖動信號，其中抖動信號是最大長度線性反饋移位寄存器序列；確定所述多級ADC的數字輸出信號和所述抖動信號的互相關函數，以確定所述多級ADC的傳遞函數；以及基於所述互相關函數更新用於數字量化噪聲消除的可編程濾波器的係數。
在示例2中，示例1還可以包括作為多級ADC的前端的輸出信號的數字輸出信號；所述傳遞函數是所述前端的噪聲傳遞函數；以及所述可編程濾波器對所述多級ADC的後端的輸出信號進行濾波。
在示例3中，上述示例中的任一個可以進一步包括作為多級ADC的後端的輸出信號的數字輸出信號；所述傳遞函數是所述後端的信號傳遞函數；以及所述可編程濾波器對所述多級ADC的前端的輸出信號進行濾波。
在示例4中，上述示例中的任一個可以進一步包括抽取互相關函數以確定抽取的係數，其中更新可編程濾波器的係數包括基於抽取的係數更新係數。
在示例5中，上述示例中的任一個還可以包括通過一個或多個抽取濾波器對多級ADC的輸出信號進行抽取，以生成抽取的輸出信號；以及由所述可編程濾波器對所述抽取的輸出信號進行濾波。
在示例6中，上述示例中的任一個還可以包括基於從多級ADC的估計信號傳遞函數計算的增益係數來對互相關函數進行歸一化。
在示例7中，上述示例中的任一個可以進一步包括對基於互相關函數計算的多個係數集合應用移動平均。。
示例8是用於跟蹤多級模數轉換器(ADC)中的數字量化噪聲消除的傳遞函數的系統。該系統包括：用於產生最大長度線性反饋移位寄存器(LFSR)序列的抖動塊，所述抖動塊耦合到多級ADC的前端的量化器；互相關硬體塊，接收所述多級ADC的數字輸出和所述最大長度LFSR序列，並生成互相關函數的係數；以及基於互相關函數的係數可編程的數字量化噪聲消除濾波器。
在示例9中，上述示例中的任一個可以進一步包括互相關硬體塊，該互相關硬體塊包括：多路復用器，用於(1)選擇最大長度序列的多個值中的值，並且將所選擇的值提供給以及(2)在所述最大長度序列的多個值中選擇另一個值，並在第二時間段期間將所選擇的值提供給所述相關器。
在示例10中，上述示例中的任一個可以進一步包括互相關硬體塊，該互相關硬體塊包括：多路復用器，用於(1)選擇多級ADC的第一級的輸出，並且提供以及(2)在第二時間周期期間選擇所述多級ADC的第二級的輸出並將所述第二級的所選輸出提供給所述多個相關器。
在示例11中，上述示例中的任一個可以進一步包括作為2級抖動序列的最大長度LFSR序列。
在示例12中，上述示例中的任一個可以進一步包括互相關硬體塊，該互相關硬體塊包括：累加器，用於接收最大長度LFSR序列的值和多級ADC的數字輸出，其中，最大長度LFSR序列的值的電平確定數字輸出是被減去還是加到累加器的累加值。
在示例13中，上述示例中的任一個可以進一步包括用於對互相關函數的係數進行濾波的移動平均濾波器。
在示例14中，上述示例中的任一個可以進一步包括具有可編程移動窗口大小的移動平均濾波器。
在示例15中，上述示例中的任一個可以進一步包括用於對互相關函數進行濾波的一個或多個抽取濾波器。
在示例16中，上述示例中的任一個可以進一步包括一個或多個抽取濾波器，用於對多級ADC的數字輸出進行濾波並生成抽取的數字輸出，其中數字量化噪聲消除濾波器對抽取的數字輸出。
在示例17中，上述示例中的任一個可以進一步包括用於將互相關函數的係數歸一化為增益係數的歸一化塊。
在示例18中，上述示例中的任一個可以進一步包括具有多級ADC的片上微處理器，用於控制互相關硬體塊，從互相關讀取互相關函數的係數硬體塊，以及對數字量化噪聲消除濾波器進行編程。
在示例19中，上述示例中的任一個還可以包括作為連續時間多級噪聲整形ADC的多級ADC。
示例20是一種裝置，包括：級聯的多個連續時間模數轉換器(ADC)；用於生成接近脈衝響應的序列並將所述序列注入到所述多個ADC中的第一ADC的量化器的裝置；用於計算所述序列與所述多個ADC中的所述ADC中的一者的給定數字輸出之間的互相關函數的係數的裝置；以及用於數字量化噪聲消除的裝置，其是基於互相關函數的係數可編程的。
在示例21中，示例20可以進一步包括用於實施或實行示例1-7中的任一特徵或其組合的裝置。
其他實施注釋，變化和應用
在一些實施例中，一種裝置包括級聯的多個連續時間模數轉換器(ADC)。ADC可以形成CT MASH ADC，CT流水線ADC等。該裝置進一步包括用於生成接近脈衝響應的序列並將該序列注入到多個ADC中的第一ADC的量化器的裝置。該裝置可以包括圖5的PN塊502。該序列可以是最大長度LFSR序列。該序列可以是2級序列。可以在量化器的輸入處注入序列。該序列可以在量化器的輸出處注入。所述設備可進一步包括用於計算所述序列與所述多個ADC中的所述ADC中的一者的給定數字輸出之間的互相關函數的係數的裝置。該裝置對應於與本文描述的互相關硬體塊相關聯的各種電路(例如，在圖5-7及其附帶的描述中)。該裝置可以包括用於數字量化噪聲消除的裝置，其可以基於互相關函數的係數來編程。該裝置可以包括可編程FIR濾波器，例如圖3和圖9中所示的FIR濾波器。
在一些實施例中，用於跟蹤多級模數轉換器(ADC)中的數字量化噪聲消除的傳遞函數的系統或集成電路包括抖動塊，互相關硬體塊和一個或更多的數字量化噪聲消除濾波器。抖動塊(例如，圖5的抖動塊502)可以包括用於生成最大長度線性反饋移位寄存器(LFSR)序列的電路。抖動塊優選地耦合到多級ADC的前端的量化器的輸出(例如，如圖5所示)。互相關硬體塊接收多級ADC的數字輸出和最大長度LFSR序列，並且生成互相關函數的係數(例如，如圖5-7及其伴隨的描述所示)。數字量化噪聲消除濾波器(例如，用於濾波V1的DSTF2 306和用於濾波V2的DNTF1308)是基於互相關函數的係數可編程的。
為了減少硬體，互相關硬體塊可以包括：多路復用器，用於在最大長度序列的多個值中選擇值，並且在第一時間段期間將所選擇的值提供給相關器，並且在第一時間段期間選擇另一值最大長度序列的多個值，並且在第二時間段期間將所選擇的值提供給相關器。多路復用器由圖7中所說明的方案說明。在一些實施例中，互相關硬體塊可在多階段ADC的多個級之間共享。互相關硬體塊可以包括：多路復用器，用於選擇多級ADC的第一級的輸出，並且在第一時間段期間將所選擇的第一級的輸出提供給多個相關器，並且選擇第二級的輸出級，並且在第二時間段期間將所述第二級的所選輸出提供給所述多個相關器。返回參考圖5，可以使用一個XCORR塊而不是具有XCORR塊530和540。
通過使用2級序列作為抖動信號或最大長度LFSR序列可以大大簡化實現互相關硬體塊。在一些實施例中，互相關硬體塊包括用於接收最大長度LFSR序列的值和多級ADC的數字輸出的累加器，其中最大長度LFSR序列的值的水平確定是否數字輸出被減去或加到累加器的累加值。圖6和7及其相應的描述示出了累加器的示例。
在一些實施例中，系統或集成電路可以包括用於對互相關函數的係數進行濾波的移動平均濾波器。移動平均濾波器可以具有可編程移動窗口大小，其可以由片上微處理器(基於多級ADC的一個或多個條件，例如多級ADC的輸入或輸出信號的條件)編程，級ADC)。
為了減少數字量化噪聲濾波器的功率耗散，可以實現抽取。系統或集成電路可以包括用於對互相關函數進行濾波的一個或多個抽取濾波器，以及用於對多級ADC的數字輸出進行濾波並生成抽取數字輸出的一個或多個抽取濾波器。數字量化噪聲消除濾波器對抽取的數字輸出進行濾波。該方案由圖8和圖9示出。
在一些實施例中，系統或集成電路可以包括用於根據實現將互相關函數的係數標準化為增益係數或一些其它期望值的標準化塊。
在一些實施例中，系統或集成電路包括具有多級ADC的片上微處理器，用於控制互相關硬體塊，從互相關硬體塊讀取互相關函數的係數，以及編程數字量化噪聲消除濾波器。雖然互相關通常由專用數字電路執行，但是與歸一化，抽取，平均(或由互相關硬體塊計算的係數的其他處理)有關的操作可以由片上微處理器執行。
儘管關於在CT MASH ADC中的自適應量化噪聲消除濾波器描述了本文所描述的實施例，但所述技術可應用於其它多級ADC架構，例如CT管線ADC。此外，所述技術可用於估計MASH ADC的任一階段中的傳遞函數。該技術適用於各種MASH ADC，包括連續時間MASH ADC(使用連續時間電路)，離散時間MASH ADC(使用開關電容電路)或混合連續時間和離散時間MASH ADC。
儘管本文中的一些示例涉及1-2MASH ADC，但是自適應量化噪聲消除濾波器可應用於具有不同階調製器(例如，2-2MASH ADC)的MASH ADC或具有多於兩個級的MASH ADC。
用於自適應量化噪聲消除濾波器的本架構特別適用於其中使用MASH ADC的高速，連續時間，高精度應用。可以極大地受益於該架構的應用包括：儀器，測試，頻譜分析儀，軍事目的，雷達，有線或無線通信，行動電話(特別是因為標準繼續推動更高速度的通信)和基站。
通常用於蜂窩電信的射頻(RF)頻帶的寬度從用於2G/3G/4G平臺的35-75MHz增長到用於今天的長期演進(LTE)的100-200MHz，並且需要放鬆圖像抑制濾波已將直接中頻(IF)採樣頻率推到300+MHz。在一些實施例中，自適應數字量化噪聲消除特徵可以用在連續時間(CT)多級噪聲整形(MASH)ADC集成電路中，其在465MHz信號帶寬上實現69dB的DR，組合功率消耗為930mW±1.0V/1.8V電源。ADC集成電路可以在28nm CMOS中實現，並且在信號上實現64dB的峰值SNDR，-156dBFS/Hz的小信號噪聲譜密度(NSD)和156dB的品質因數(FOM)帶寬為465MHz。採用8GHz採樣率和465MHz的信號帶寬，過採樣率(OSR)為8.6。可以選擇1-2MASH架構以在低OSR下實現積極的噪聲整形。使用低階子迴路也有助於整個ADC的魯棒性。第一級可以是一個一階調製器，以在低OSR情況下針對給定熱噪聲要求最小化放大器的功率。第一級可以包括有源RC積分器，17級閃速ADC(FLASH1)，電流導引DAC(IDAC1)和電容DAC(CDAC1)。CDAC1實現快速直接反饋(DFB)環路以補償與所選FLASH-IDAC定時相關聯的過量環路延遲。差分200ΩR1U和625uA IDAC1LSB可以設置2V差分p-p輸入滿量程。抖動塊將1位1/2-LSB抖動信號添加到FLASH1的輸出。第一級的量化餘數經由R21和電流控制DAC(IDAC2A)注入第二級。R21被實現為全通RC晶格濾波器，以提供準確的跨導和大致匹配通過FLASH1-IDAC2A路徑的延遲的群延遲。然後殘餘電流由二階第二級數位化。第二級包括用於提供DFB環路的有源RC諧振器，17級快閃記憶體ADC(FLASH2)，電流導引DAC(IDAC2B和IDAC3)和電容DAC(CDAC2)。第二級使用反饋拓撲來最小化STF峰值，並且第二級的輸入滿量程按比例縮小以提供6級的級間增益，以最小化總體量化噪聲基底，同時防止第一級的殘餘飽和第二階段。兩個級的數字輸出V1和V2被饋送到數字後端用於進一步處理。10抽頭可編程FIR濾波器(DNCF)可以在抽取(DEC)四分之一之後實現數字量化噪聲消除和均衡。可以在集成啟動校準階段期間使用片外LMS算法來生成DNCF係數。
在一個示例實施例中，圖中的任何數量的電路可以在相關聯的電子設備的板上實現。板可以是能夠保持電子設備的內部電子系統的各種部件，並且還提供用於其他外圍設備的連接器的通用電路板。更具體地，板可以提供電連接，系統的其他部件可以通過該電連接電通信。基於特定配置需求，處理需求，計算機設計等，任何合適的處理器(包括數位訊號處理器，微處理器，支持晶片組等)，計算機可讀非暫時性存儲器元件等可以適當地耦合到板。諸如外部存儲器，附加傳感器，用於音頻/視頻顯示的控制器以及外圍設備的其它組件可以作為插入卡，經由電纜附接到板或者集成到板本身中。在各種實施例中，本文描述的功能可以仿真形式被實現為在布置在支持這些功能的結構中的一個或多個可配置(例如，可編程)元件內運行的軟體或固件。提供仿真的軟體或固件可以在包括允許處理器執行那些功能的指令的非暫時性計算機可讀存儲介質上提供。
在另一示例實施例中，附圖的電路可以被實現為獨立模塊(例如，具有被配置為執行特定應用或功能的相關組件和電路的設備)或實現為應用中的插件模塊電子設備的特定硬體。注意，本公開的特定實施例可以部分地或整體地容易地包括在片上系統(SOC)封裝中。SOC表示將計算機或其他電子系統的組件集成到單個晶片中的IC。它可以包含數字，模擬，混合信號和通常的射頻功能：所有這些可以提供在單個晶片襯底上。其他實施例可以包括多晶片模塊(MCM)，其具有位於單個電子封裝內的多個分離的IC，並且被配置為通過電子封裝彼此緊密地相互作用。在各種其它實施例中，數字濾波器可以在專用集成電路(ASIC)，現場可編程門陣列(FPGA)和其它半導體晶片中的一個或多個矽核中實現。
本文概述的所有規格，尺寸和關係(例如，處理器的數量，邏輯操作等)僅僅是為了示例和教導的目的而提供的。在不脫離本公開的精神或所附權利要求的範圍的情況下，可以相當大地改變這樣的信息。該規範僅適用於一個非限制性示例，因此，它們應當被這樣解釋。在前面的描述中，已經參考特定的處理器和/或組件布置描述了示例實施例。在不脫離本公開，所附權利要求的範圍的情況下，可以對這樣的實施例進行各種修改和改變。因此，描述和附圖被認為是說明性的而不是限制性的。
注意，利用本文提供的許多示例，可以根據兩個，三個，四個或更多個電子部件來描述交互。然而，這僅僅是為了清楚和示例的目的。應當理解，系統可以以任何合適的方式合併。沿著類似的設計替代方案，附圖的任何所示的部件，模塊和元件可以以各種可能的配置組合，所有這些都明顯在本說明書的廣泛範圍內。在某些情況下，可以通過僅參考有限數量的電氣元件來更容易地描述給定的一組流的一個或多個功能。應當理解，圖中的電路及其教導是容易擴展的，並且可以容納大量部件，以及更複雜/複雜的布置和配置。因此，所提供的示例不應限制可能應用於無數其它架構的電路的範圍或抑制電路的廣泛教導。
注意，在本說明書中，包括在「一個實施例」、「示例性實施例」、「實施例」、「另一實施例」、「一些實施例」、「各種實施例」、「其它實施例」、「替代實施例」等中的各種特徵(例如，元件，結構，模塊，組件，步驟，操作，特性等)旨在表示任何這樣的特徵包括在本公開的一個或多個實施例中，或者可以不必在相同的實施例中組合。
與自適應量化噪聲消除濾波器(例如圖10和圖11中所示的過程)相關的功能僅說明可由附圖中所說明的電路或耦合到其中的電路執行或可在其中執行的某些可能功能。圖中所示的系統(例如，數字電路或片上微處理器)。這些操作中的一些可以在適當時被刪除或移除，或者這些操作可以被顯著地修改或改變而不脫離本公開的範圍。此外，這些操作的定時可以顯著改變。前面的操作流程已經被提供用於示例和討論的目的。由在此描述的實施例提供了基本的靈活性，因為在不脫離本公開的教導的情況下可以提供任何合適的布置，時間順序，配置和定時機制。
本領域技術人員可以確定許多其它的改變，替代，變化，改變和修飾，並且本公開旨在包括所有這樣的改變，替代，變化，改變和修飾，，所附權利要求書。注意，上述裝置的所有可選特徵也可以相對於本文描述的方法或過程實現，並且示例中的細節可以在一個或多個實施例中的任何地方使用。