集成電路的製作方法

2023-10-08 21:34:09 3

專利名稱：集成電路的製作方法
技術領域：
本發明的示例性實施例涉及ー種集成電路。
背景技術：
雖然對高速集成電路的需求正在増加，但在增加集成電路的速度上已接近了物理極限。例如，在存儲器件的情況下，就進ー步降低核心區(存儲單元陣列區)的存取時間而言存在著物理極限。為了克服這樣的物理極限，存儲器件可以通過在內部並行地處理數據 井串行地輸出數據來增加輸入/輸出操作的速度。這裡，存儲器件使用並行至串行轉換器將並行處理過的內部數據轉換成串行數據，並將串行數據輸出到晶片外部。在此，除存儲器件外的多種集成電路可以在晶片(系統)內執行並行至串行數據轉換。圖I是示出將四個並行數據轉換成串行數據的操作的時序圖。並行至串行轉換是通過將加載到多個傳輸線PO至P3上的數據順序地傳送至單線S來實現的。如圖I中所示，在數據DO至D3加載到四個傳輸線PO至P3的情況下，四個線PO至P3的數據可以一個接ー個地傳送至輸出線S。因此，在並行至串行轉換中產生並使用信號CKO至CK3，所述信號CKO至CK3是確定將傳輸線PO至P3上對準的數據DO至D3傳送至輸出線S的時間點的信號。在操作中，線PO的數據DO在信號CKO被激活的時間點傳送至線S，線Pl的數據Dl在信號CKl被激活的時間點傳送至線S。另外，線P2的數據D2在信號CK2被激活的時間點傳送至線S，線P3的數據D3在信號CK3被激活的時間點傳送至線S。如上所述，並行至串行轉換是通過將加載到多個傳送線上的數據順序地傳送至輸出線來實現的。因此，使用確定將數據從多個傳輸線傳送至輸出線的時間點的信號(下文稱之為傳輸信號)。在2N: I並行至串行轉換(尤其是4:1或8:1並行至串行轉換)的情況下，可以簡單地藉助時鐘產生四個傳輸信號來產生確定傳送數據的時間點的信號。舉例而言，如圖I中所示，可以利用時鐘CLK來產生傳輸信號CK0、CK1、CK2及CK3。在使用藉助時鐘CLK產生四個傳輸信號而產生傳輸信號CKO、CKU CK2及CK3的4:1或8:1並行至串行轉換的情況下，傳輸信號CKO、CKU CK2及CK3的順序與輸出數據的順序相符。舉例而言，響應於命令而輸出的第一(或第五)數據(下文稱之為起始數據)總在傳輸信號CKO被激活的時間點輸出。因此，起始數據在傳輸信號CKO被激活的時間點輸出。DDR4半導體存儲器件使用10比特的突髮長度(BL)，其中數據的十個比特一次性串行地輸出，因此要在並行至串行轉換器中執行10:1並行至串行轉換。這裡，時鐘被劃分成2N個傳輸信號。因此，利用時鐘CLK產生的傳輸信號CK0、CK1、CK2及CK3可以用在10:1並行至串行轉換中。圖2是示出通過使用藉助時鐘CLK產生的傳輸信號CK0、CK1、CK2及CK3而將並行數據的十個比特轉換成串行數據的操作的時序圖。在響應於第一命令而輸出數據的過程中，起始數據DO與傳輸信號CKO對準且被傳送至輸出線S。在響應於第二命令而輸出數據的過程中，起始數據D0』與傳輸信號CK2對準且被傳送至輸出線S。也就是說，將起始數據傳送至線S的傳輸信號是周期性變化的。因此，在數據的十個比特響應於連續輸入的命令而連續地輸出的情況下，傳送起始數據的傳輸信號也連續地變化。如果在集成電路內實施用於此方案的並行至串行轉換電路，則可能増加其複雜性。另夕卜，如果集成電路利用並行至串行轉換電路輸出數據的八個比特，且在並行至串行轉換電路中執行額外功能，則並行至串行轉換電路的複雜性將指數式地増加。結果是，集成電路所佔據的面積以及複雜性也將指數式地增加
發明內容
本發明的示例性實施例涉及ー種並行至串行轉換電路，其利用簡單的配置對多個數據執行並行至串行轉換，以適應響應於單個命令而輸出的多個數據的數量為2N的情況，以及響應於單個命令而輸出的多個數據的數量不為2N的情況。根據本發明的一個示例性實施例，ー種集成電路包括多個數據線，通過多個脈衝信號對準的數據加載到所述多個數據線上；多個傳輸線；數據傳送単元，所述數據傳送單元被配置為響應於相關信號而將所述多個數據線的數據傳送至所述多個傳輸線；數據輸出単元，所述數據輸出單元被配置為輸出與所述多個傳輸信號之中被激活的傳輸信號相對應的傳輸線的數據；相關信號發生單元，所述相關信號發生單元被配置為當命令輸入至相關信號發生單元時利用潛伏時間值以及所述多個傳輸信號之一的邏輯值來產生相關信號；以及脈衝信號發生單元，所述脈衝信號發生單元被配置為當命令輸入時順序地激活所述多個脈衝信號。根據本發明的另ー個示例性實施例，ー種集成電路包括多個數據線；多個傳輸線；數據傳送単元，所述數據傳送單元被配置為響應於相關信號而將所述多個數據線的數據傳送至所述多個傳輸線；數據輸出単元，所述數據輸出單元被配置為輸出與所述多個傳輸信號之中被激活的傳輸信號相對應的傳輸線的數據；以及相關信號發生單元，所述相關信號發生單元被配置為當命令輸入至相關信號發生單元時利用潛伏時間值以及所述多個傳輸信號之一的邏輯值來產生相關信號。


圖I是示出將四個並行數據轉換成串行數據的操作的時序圖。圖2是示出通過使用藉助時鐘CLK產生的傳輸信號CK0、CK1、CK2及CK3而將並行數據的十個比特轉換成串行數據的操作的時序圖。圖3是根據本發明的一個示例性實施例的集成電路的配置圖。圖4是脈衝信號發生單元340及數據保留単元350的配置圖。圖5A及圖5B是示出當突髮長度為10 (第二操作模式)時集成電路的操作的波形圖。圖6是示出當突髮長度為8(第一操作模式)時集成電路的操作的波形圖。圖7是包括本發明的集成電路的一個示例性電子系統的簡化框圖。
具體實施例方式下面將參照附圖更加詳細地描述本發明的示例性實施例。然而，本發明可以用不同的方式來實施，並且不應當被理解為限於本文所提出的實施例。確切地說，提供這些實施例是為了使本說明書清楚且完整，並且將會向本領域技術人員完全傳達本發明的範圍。在本說明書中，相同的附圖標記在本發明的各個附圖和實施例中表示相同的部件。圖3是根據本發明ー個示例性實施例的集成電路的配置圖。
參見圖3，所述集成電路包括多個數據線AO至A3、B0及BI，多個傳輸線CO至C3，數據傳送単元320，數據輸出単元330，相關信號發生單元310以及脈衝信號發生單元340。數據響應於多個脈衝信號PO至P4而加載到多個數據線AO至A3、B0及BI上。數據傳送單元320根據相關信號MT而將數據線AO至A3、B0及BI的數據傳送至多個傳輸線CO至C3。數據輸出単元330輸出與多個傳輸信號CKO至CK3中被激活的傳輸信號相對應的傳輸線的數據。相關信號發生單元310在命令CMD輸入至相關信號發生單元310時利用多個傳輸信號CKO至CK3中的傳輸信號CKO的邏輯值以及潛伏時間值來產生相關信號MAT。脈衝信號發生單元340在命令CMD輸入至脈衝信號發生單元340時順序地激活多個脈衝信號PO至P4。另外，所述集成電路包括數據保留単元350，數據保留単元350在數據DO至D9響應於多個脈衝信號PO至P4而被對準且加載到多個數據線AO至A3、BO及BI上時保留數據。所述多個數據線AO至A3、BO及BI包括多個第一類型數據線AO至A3，以及ー個或更多個第二類型數據線BO及BI。所述多個脈衝信號PO至P4包括與所述多個第一類型數據線AO至A3相對應的多個第一脈衝信號PO至P3，以及與所述ー個或更多個第二類型數據線BO及BI相對應的ー個或更多個第二脈衝信號P4。圖3示出第一類型數據線AO至A3的數量為四，傳輸線CO至C3的數量為四，且第ニ類型數據線BO及BI的數量為ニ的情況。這些數量可根據實施圖3的電路的不同環境而改變。以下將參照圖3描述集成電路的操作。本發明的一個示例性實施例可以應用於響應於單個命令輸出的信號數量不是2n的集成電路。出於說明的目的，將示例性地描述集成電路為存儲器件且執行數據輸出操作的情況，其中數據突髮長度為10比特(其為不等於2N的數，其中N為自然數)。此處，數據的十個比特之中由第一類型數據線AO至A3傳送的數據DO至D7 (下文中稱之為第一類型數據)對應於從存儲單元輸出的數據，而由第二類型數據線BO及BI傳送的數據D8及D9 (下文中稱之為第二類型數據)對應於循環冗餘校驗(CRC)數據，所述循環冗餘校驗(CRC)數據表示對第一類型數據DO至D7的錯誤校驗結果。然而，本發明並不局限於上述的示例性實施例。當命令CMD輸入至集成電路(下文中為存儲器件)時，在潛伏時間過去以後開始輸出數據。命令CMD是用於數據輸出的命令。潛伏時間是從輸入命令CMD的時間點起至數據DO至D9經由數據輸出単元330輸出的時間點的時間。上述集成電路可以是存儲器件。在此情況下，命令CMD是與讀取命令相對應的信號，且潛伏時間是CAS潛伏時間(CL)。每當要響應於命令CMD而輸出數據時，輸入命令CMD。連續地輸入命令CMD以便連續地輸出多個數據，此操作可以構成存儲器件的一般操作。當突髮長度為10時，每五個時鐘輸入一次命令CMD，而當突髮長度為8吋，每四個時鐘輸入一次命令CMD。這是因為CAS至CAS延遲(t(XD)是根據突髮長度而改變的。tC⑶是用於某一存儲體的列存取後的下一列存取的最小時間。響應於命令CMD而輸出的數據數量為2n的操作模式被稱作第一操作模式，響應於命令CMD而輸出的數據數量不為2N的操作模式被稱作第二操作模式。因此，當突髮長度為8時存儲器件以第一操作模式操作，當突髮長度為10時存儲器件以第二操作模式操作。(I)存儲器件以第二操作模式(例如，突髮長度=10)操作的情況在存儲器件以第二操作模式操作的情況下，如果與第K命令CMD (其中K為自然數)相對應的第一輸出數據DO(下文中為「起始數據」)在CKO被激活的時間點輸出，則與第(K+1)命令CMD相對應的起始數據DO在CK2被激活的時間點輸出。在第二操作模式中，起始數據DO的輸出時間點不斷改變。舉例而言，如果第一起始數據DO在CKO激活的時間點輸出，則下一起始數據DO在CK2激活的時間點輸出。接著，再下一起始數據DO在CKO激活的時間點輸出。當突髮長度為10時，每五個時鐘輸入一次命令CMD。當輸入命令CMD時，從存儲單元輸出的數據DO至D7 (下文中為輸出數據)經對準並加載到第一類型數據線AO至A3上。CRC數據D8及D9經對準並加載到第二類型數據線BO及BI上。這裡，第一類型數據DO至D7成為輸出數據，第二類型數據D8及D9成為CRC數據。第二類型數據D8及D9也可以是非CRC數據，且可以表示除加載到第一類型數據線AO至A3上的2n個數據以外所添加的數據。第二類型數據D8及D9可以加載到第二類型數據線BO及BI上。數據加載操作的執行如下。數據保留単元350保留命令CMD輸入時所輸入的數據，其中數據保留時間為五個時鐘，而這又等於命令輸入間隔。脈衝信號發生單元340在命令CMD輸入時產生多個脈衝信號PO至P4。具體地，當突髮長度為10吋，多個第一脈衝信號PO至P3被激活，然後ー個或更多個第二脈衝信號P4被激活。脈衝信號PO在命令CMD輸入時被激活，且具有為2個時鐘的脈衝寬度。脈衝信號Pl至P4是分別通過將PO延遲I至4個時鐘(CLK)而產生的。脈衝信號發生單元340順序地激活多個脈衝信號PO至P4。此時，當再次輸入命令CMD時，脈衝信號發生單元340復位，且重複所述多個脈衝信號的順序產生。由數據保留単元350保留的數據DO至D9經由與門Xl至XlO連同多個脈衝信號 PO至P4之中與數據DO至D9相對應的脈衝信號而加載到數據線AO至A3、B0及BI上。脈衝信號PO至P4在恆定間隔順序地激活。舉例而言，DO在Xl處與PO組合，且經由或門Yl傳送至數據線A0。因此，DO在PO的激活周期期間加載到數據線Al上。此時，脈衝信號PO至P4的激活時間點不同。由於此差異，數據DO至D9經對準且加載到多個數據線AO至A3、BO及BI上。在第一類型數據DO至D7(輸出數據)通過多個第一脈衝信號PO至P3而加載到多個第一類型數據線AO至A3上之後，第二類型數據D8及D9 (CRC數據)響應於一個或更多個脈衝信號P4而加載到ー個或更多個第二類型數據線BO及BI上。數據傳送單元320響應於相關信號MAT而將加載到多個數據線AO至A3、B0及BI上的數據傳送至多個傳輸線CO至C3。數據輸出單元330將與傳輸信號CKO至CK3之中被激活的傳輸信號相對應的傳輸線的數據輸出至輸出線S。在圖3中，傳輸線C0、C1、C2及C3分別與傳輸信號CK0、CK1、CK2及CK3相對應。出於說明的目的，所述多個傳輸信號CKO至CK3是利用時鐘CLK產生的，並以CKO、CKU CK2及CK3的順序反覆被激活。傳輸信號的數量可以根據傳輸線的數量而改變。下文中，時鐘CLK稱作數據輸出時鐘，其也被稱作DQS。通過改變多個數據線AO至A3、BO及BI與多個傳輸線CO至C3之間的相關關係，即使在突髮長度為10時也執行數據輸出操作。即使在起始數據DO總加載到AO上時，也可以替代性地通過將用於AO的數據的傳輸線改變為CO或C2來執行預期的操作。這是因為傳輸線CO的數據在傳輸信號CKO被激活的時間點輸出，而C2的數據在CK2被激活的時間點輸出。為此，當相關信號MT被激活時，數據傳送単元320將加載到多個第一類型數據線AO至A3中的第一個數據線AO上的數據傳送至多個傳輸線CO至C3之中與第一激活傳輸信號CKO相對應的傳輸線CO。當相關信號MT被去激活時，數據傳送単元320將加載到第一類型數據線A2(其並非多個第一類型數據線AO至A3中的第一個數據線A0)上的數據傳送至多個傳輸線CO至C3之中與CKO相對應的傳輸線CO。為了以正確的順序輸出其它數據線的數據，這些數據要響應於相關信號MT被傳送至傳輸線。具體地，在第一類型數據線AO至A3的數據傳送至多個傳輸線CO至C3之後，第二類型數據線BO及BI的數據傳送至由相關信號MT選中的一個或更多個傳輸線。在圖3中，當相關信號MT被激活吋，BO及BI的數據分別被傳送至CO及Cl。當相關信號MT被去激活吋，BO及BI的數據分別被傳送至C2及C3。S卩，在圖3中，當相關信號MAT被激活吋，A0、A1、A2及A3的數據分別被傳送至CO、C1、C2及C3，然後BO及BI的數據分別被傳送至CO及Cl。當相關信號MAT被去激活吋，A0、A1、A2及A3的數據分別被傳送至C2、C3、C0及Cl，然後BO及BI的數據分別被傳送至C2及C3。作為參考，以下將描述數據傳送単元320的配置及操作。當多個脈衝PO至P4被激活吋，多個第一與門Xl至XlO以及多個第一或門Yl至Y4將多個數據DO至D9加載到多個第一數據線AO至A3和第二數據線BO及BI上。多個多路復用器LI至L4響應於相關信號MT而選擇輸入至其的第一數據線中的ー個。多個第二與門Kl至K4響應於相關信號MT而選擇傳輸線CO至C3中的兩個用於接收多個第二數據線BO及BI上的信號。多個或門Ml至M4將第一數據線AO至A3和第二數據線BO及BI的數據傳送至多個傳輸線CO至C3。數據傳送単元320的上述配置僅是示例性的，任何其它合理適用的配置也可用於執行上述操作。當輸入命令CMD時，相關信號發生單元310利用潛伏時間值CL以及多個傳輸信號CKO至CK3之一的邏輯值來產生相關信號MAT，儘管圖3中示出的是第一激活傳輸信號CKO作為輸入。更具體而言，當以ニ進位記數法表示傳輸信號CKO的值以及與命令CMD的輸入相關的潛伏時間值CL時，相關信號MT變為通過將潛伏時間的最低位CL與傳輸信號CKO 的值進行邏輯組合所獲得的結果(當潛伏時間值CL為時鐘的奇數倍時，潛伏時間值CL的最後一位為「I」 ；當潛伏時間值CL為時鐘的偶數倍時，潛伏時間值的最後一位為「0」)。
傳輸信號CKO的激活間隔為2個時鐘(為時鐘的偶數倍)，並且在傳輸信號CKO被激活之後，其花費I個時鐘(為時鐘CLK的奇數倍)，直至傳輸信號CK2被激活。因此，當輸入命令CMD時傳輸信號CKO被激活(也即，邏輯值為I)，且當潛伏時間值CL為時鐘的奇數倍(即，潛伏時間值CL的最後一位的值為0)時相關信號MT被激活。命令CMD每五個時鐘被激活一次。因此，當下一命令CMD被激活時，傳輸信號CKO處於去激活狀態(即，傳輸信號CKO的最後一位的邏輯值為0)，且相關信號MAT因為潛伏時間值CL的最後一位的值為0而被去激活。如果如上文所描述使用CKO值以及與輸入命令CMD有關的潛伏時間值CL來產生相關信號MT,則在突髮長度為10的情況下，每當輸入命令CMD時均可改變相關信號MT的 狀態。因此，起始數據DO的輸出時間點可以改變為與CKO或CK2的激活時間點相對應。上述操作同樣適用於潛伏時間值為時鐘的奇數倍(CL值為I)的情況。根據另ー實例，傳輸信號CK2可以用作產生相關信號MT的傳輸信號，儘管示出的是D觸發器311接收CKO的邏輯值且被配置為當輸入命令CMD時儲存所述值。異或門312對D觸發器311的輸出以及潛伏時間(CL)的最後位值CL執行異或運算，以產生相關信號MAT。多個傳輸線CO至C3中的ー些傳輸線(例如，圖3中的Cl及C3)具有特定的延遲值(例如，0. 5個時鐘)。當數據輸出單元330將接收的數據與對應於其的傳輸信號(CK0至CK3中的ー個)對準時，由此而輸出的所有數據都具有I個時鐘的前餘量以及0.5個時鐘(CLK)的後餘量。然而，這樣的延遲是可選的。(2)存儲器件以第一操作模式(即，突髮長度=8)操作的情況在存儲器件以第一操作模式操作的情況下，起始數據DO可以總在CKO (或CK2)的激活時間點輸出。當突髮長度為8吋，每四個時鐘輸入一次命令CMD。因此，即使連續地輸入命令CMD，輸入命令CMD時的CKO值仍恆定為」1」或恆定為」0」，這是因為傳輸信號CKO的激活間隔為2個時鐘(CLK)。因此，相關信號MT的狀態恆定地輸出為激活狀態，或恆定地輸出為去激活狀態。在第一操作模式中，當在CKO的激活時間點輸出起始數據DO時，起始數據DO總在CKO的激活時間點輸出。當在CK2的激活時間點輸出起始數據DO時，起始數據DO總在CK2的激活時間點輸出。響應於相關信號MAT的激活的多個第一類型數據線AO至A3與多個傳輸線CO至C3之間的相關關係與第二操作模式的情況相同。然而，在第一操作模式中，沒有數據被傳送至傳輸線CO至C3，因為沒有數據加載到BO及BI上。當輸入命令CMD時，僅從存儲器件的存儲單元輸出的數據DO至D7 (下文中稱之為輸出數據)經對準且加載到第一類型數據線AO至A3上。在上述實例中，第一操作模式可對應於不產生CRC數據D8及D9的操作模式。由於不產生CRC數據D8及D9 ( S卩，第二類型數據)，因此不需要用於將CRC數據加載到ー個或更多個第二類型數據線BO及BI上的ー個或更多個第二脈衝信號P4。因此，脈衝信號發生單元340順序地激活多個第一脈衝信號PO至P3，而不激活ー個或更多個第二脈衝信號P4。當輸入命令CMD吋，PO至P3被順序地激活。與第二操作模式相反的是，由於命令CMD每四個時鐘(CLK)激活一次，因此在輸入命令CMD之後PO至P3被順序地激活，且命令CMD是在P4的激活之前以及無需P4的任何激活的情況下再次輸入的。接著，脈衝信號發生單元340再次順序地激活PO至P3。數據輸出單元330的操作與第二操作模式實質上相同。即使當響應於單個命令CMD而輸出的信號數量不為2N吋，也可以以通過正確使用時鐘CLK所產生的2n個傳輸信號CKO至CK4來輸出所述信號。根據ー個示例性實施例，可使用簡單的配置來適應響應於單個命令CMD而輸出的信號數量為2N的情況，以及響應於單個命令CMD而輸出的信號數量不為2N的情況。在任ー情況下，當執行連續輸出信號或數據的操作時，伴隨信號或數據輸出的命令CMD被輸入的間隔與響應於單個命令CMD而輸出的信號數量有夫。此處，圖3的實例中的命令輸入間隔是通過突髮長度來確定的。
本發明的示例性實施例提供ー種集成電路，其調整起始數據DO輸出時傳輸信號CKO或CK2的激活時間點。這樣的調整是通過在輸入命令CMD時使用潛伏時間值CL以及傳輸信號CKO的邏輯值而產生的控制信號(對應於相關信號MAT)來執行的。在圖3中，脈衝信號發生單元340被配置為產生用於使數據保留単元350的數據DO至D9對準的脈衝。因此，當僅考慮經對準的數據的輸出時，根據本發明的ー個示例性實施例的集成電路可以包括多個傳輸線CO至C3、數據傳送単元320、數據輸出単元330、相關信號發生單元310以及脈衝信號發生單元340。數據傳送単元320根據相關信號MT所定義的對應關係而將加載到多個數據線AO至A4、BO及BI上的數據傳送至多個傳輸線CO至C3。數據輸出單元330輸出與傳輸信號CKO至CK3之中的被激活的傳輸信號相對應的傳輸線的數據。相關信號發生單元310在命令CMD輸入至相關信號發生單元310時利用多個傳輸信號CKO至CK3中的傳輸信號CKO的邏輯值以及潛伏時間值來產生相關信號MAT。脈衝信號發生單元340在命令CMD輸入至脈衝信號發生單元340時順序地激活多個脈衝信號PO至P4。另外，根據本發明示例性實施例的集成電路可以包括多個傳輸線CO至C3、數據傳送単元320、數據輸出単元330、相關信號發生單元310以及脈衝信號發生單元340。數據傳送単元320根據相關信號MT所定義的對應關係而將加載到多個數據線AO至A4上的數據傳送至多個傳輸線CO至C3。數據輸出單元330輸出與傳輸信號CKO至CK3之中被激活的傳輸信號相對應的傳輸線的數據。相關信號發生單元310在命令CMD輸入至相關信號發生單元310時利用多個傳輸信號CKO至CK3中的傳輸信號CKO的邏輯值及潛伏時間值來產生相關信號MAT。脈衝信號發生單元340在將命令CMD輸入至脈衝信號發生單元340時順序地激活多個脈衝信號PO至P3。圖4是脈衝信號發生單元340及數據保留単元350的配置圖。在集成電路為存儲器件的情況下，將參照圖4來描述脈衝信號發生單元340及數據保留単元350的配置及操作。脈衝信號發生單元340包括多個D觸發器341至347以及多個或門Al至A5。輸入的命令CMD藉助於D觸發器341而與時鐘CLK同步，且藉助於D觸發器342至345 (D觸發器346的輸出具有與D觸發器345相同的輸出及相位)及D觸發器347延遲I個時鐘(CLK)。由於命令CMD是激活周期為I個時鐘的脈衝信號，故D觸發器342至345的輸出(D觸發器346的輸出具有與D觸發器345相同的輸出及相位)與D觸發器347的輸出分別是相位差為I個時鐘且激活周期為I個時鐘的脈衝信號。可以通過利用或門Al至A5來組合D觸發器342至345 (D觸發器346的輸出具有與D觸發器345相同的輸出及相位)的輸出與D觸發器347的輸出之中相鄰的D觸發器的輸出來產生多個脈衝信號PO至P4。作為參考，將命令CMD與時鐘CLK同步的原因在於命令CMD是與系統時鐘(未示出)同步的，而不是與時鐘CLK同步的。在命令CMD與時鐘CLK同步的情況下，脈衝信號發生單元340可以不包括D觸發器341。D觸發器341至345被配置為產生多個第一脈衝信號PO至P3，D觸發器346及347被配置為產生ー個或更多個第二脈衝信號P4。無論集成電路的操作模式如何，D觸發器341至345都順序地激活所述多個第一脈衝信號PO至P3。
當輸入命令CMD吋，D觸發器346復位。此時，D觸發器346及347通過接收來自D觸發器344的經延遲的輸出信號而延遲輸出其相應的輸出信號。由於D觸發器347延遲D觸發器346的輸出，因此當D觸發器346復位時D觸發器347不產生延遲的脈衝信號。在集成電路以第二操作模式操作的情況下，由於每五個時鐘輸入一次命令CMD，因此D觸發器346及347在第一脈衝信號PO至P3被激活之後激活第二脈衝信號P4。在集成電路以第一操作模式操作的情況下，由於姆四個時鐘輸入一次命令CMD,因此命令CMD在第一脈衝信號PO至P3被激活之後再次輸入。因此，在D觸發器346輸出通過延遲D觸發器344的輸出所產生的信號之前，與時鐘CLK同步的命令CMD輸入至D觸發器346的復位端子，由此將D觸發器346復位。因此，由於D觸發器346及347進ー步延遲I個時鐘及2個時鐘輸出D觸發器344的輸出信號，因此第二脈衝信號P4不被激活。出於說明目的，未示出D觸發器341至345及347的復位端子，這是因為在集成電路的操作期間D觸發器341至345及347不被復位，因此其復位端子RST被禁止使能(即，在集成電路的操作期間，D觸發器341至345及347不被復位)。數據保留単元350包括儲存單元351及CRC處理單元352。當輸入命令CMD吋，儲存單元351儲存從存儲單元輸出的數據DATA〈0:7>。儲存單元351保留儲存的數據直至下一命令CMD輸入，並在所述下一命令CMD輸入時更新儲存的數據。CRC處理單元352通過檢查數據DATA〈0:7>的錯誤而產生CRC數據D8及D9。根據ー個實例，CRC數據D8及D9由錯誤校驗操作延遲，且CRC數據D8及D9的相位落後於數據DATA的相位2至3個時鐘(CLK)。如上文參照圖3所描述的，數據保留単元350保留數據DO至D9直至數據DO至D9通過多個脈衝信號PO至P4而被對準且加載到數據線AO至A3、BO及BI上。圖5A及圖5B是示出當突髮長度為10時(即，第二操作模式)集成電路的操作的波形圖。圖5A示出在傳輸信號CKO的激活時間點輸出與第一輸入命令CMD相對應的起始數據DO的操作。在第二操作模式中，每五個時鐘輸入一次命令CMD。第一類型數據DO至D7( S卩，輸出數據)自命令CMD輸入的時間點起至下一命令CMD輸入的時間點被保留。第二類型數據D8及D9 ( S卩，CRC數據)具有與第一類型數據DO至D7相同的保留周期，但由於CRC操作所導致的延遲，第二類型數據D8及D9的保留周期落後於第一類型數據DO至D7的保留周期2個時鐘。在第二操作模式中，當輸入命令CMD時，脈衝信號PO至P4被順序地激活。如上文參照圖4所描述的，多個脈衝信號PO至P4是通過對將命令CMD延遲恆定間隔所產生的信號進行組合而產生的。此時，DO至D7在多個第一脈衝信號PO至P3的激活周期期間被加載到多個第一類型數據線AO至A3上，且D8及D9在ー個或更多個第二脈衝信號P4的激活周期期間被加載到或ー個或更多個第二類型數據線BO及BI上。雖然時序圖上將數據DO至D7、D8及D9示出為D0-D7的組以及D8、D9的組，但是數據DO至D7、D8及D9會被加載到不同的數據線AO至A3以及BO及BI上，即使它們針對每個組具有相同的激活周期。此處，由於相關信號MT處於激活狀態，因此數據線A0、Al、A2及A3的數據分別被傳送至CO、Cl、C2及C3。另外，在多個第一類型數據線AO至A3的數據被加載到多個傳輸線CO至C3上之後，多個第二類型數據線BO及BI的數據D8及D9被加載到由相關信號MAT選中的傳輸線CO及Cl上。同時，加載到第二傳輸線Cl及第四傳輸線C3上的數據被延遲0. 5個時鐘(CLK)。圖5A示出反映出傳輸線Cl及C3的延遲值的波形。多個傳輸線CO至C3的數據在數據輸出單元330中順次地對準，且輸出至輸出線S。 由虛線指示的部分示出了以下將描述的與圖5B有關的操作。圖5B示出在CK2的激活時間點輸出與圖5A的前一命令CMD的輸入之後所輸入的命令CMD相對應的起始數據DO ( S卩，D0』)的操作。D0』至D7』加載到多個第一類型數據線AO至A3上的操作，D8』及D9』加載到ー個或更多個第二類型數據線BO及BI上的操作，以及產生多個脈衝信號PO至P4的操作與圖5A的操作實質上相同。由於相關信號MAT處於去激活狀態，因此A0、Al、A2及A3的數據分別傳送至C2、C3、CO及Cl。另外，在多個第一類型數據線AO至A3的數據加載到多個傳輸線CO至C3上以後，多個第二類型的數據線BO及BI的數據D8』及D9』加載到由相關信號MAT選中的傳輸線C2及C3上。加載到第二傳輸線Cl及第四傳輸線C3上的數據延遲0. 5個時鐘(CLK)。圖5B示出反映出傳輸線CO至C3的延遲值時的波形。多個傳輸線CO至C3的數據在數據輸出單元330中順次地對準且輸出至輸出線S。由虛線指示的部分示出了與圖5A有關的操作。之後依次重複圖5A及圖5B的上述操作。經過這些操作，每當輸入命令時，數據的十個比特被輸出作為一組。圖6是示出突髮長度為8( S卩，第一操作模式)時集成電路的操作的波形圖。在第一操作模式中，每四個時鐘輸入一次命令CMD。第一類型數據(輸出數據)DO至D7從命令CMD輸入的時間點起至下一命令CMD輸入的時間點被保留。在第一操作模式中，不產生第二類型數據(CRC數據)D8及D9。在第一操作模式中，當輸入命令CMD時，PO至P3被順序地激活。如上文參照圖5所描述的，多個第一脈衝信號PO至P3是通過對將命令CMD延遲恆定間隔所產生的信號進行組合而獲得的。此時，取代了在ー個或更多個第二脈衝信號P4被激活之前輸入命令CMD，所述ー個或更多個第二脈衝信號P4並不被激活，並且多個第一脈衝信號PO至P3被順序地激活。此時，DO至D7在多個第一脈衝信號PO至P3的激活周期加載到多個第一類型數據線AO至A3上。雖然將DO至D7示出為形成ー個組，但即使它們具有相同激活周期也會被加載到不同的線上。
在圖6中，當相關信號MAT處於激活狀態時，A0、Al、A2及A3的數據分別傳送至C0、C1、C2及C3。這樣的相關關係可以不斷維持。如果相關信號MAT處於去激活狀態，A0、A1、A2及A3的數據分別傳送至C2、C3、C0及Cl。這樣的相關關係可以不斷維持。與加載到傳輸線CO及Cl上的數據部分相比，加載到未由相關信號MT初始選中的傳輸線C2及C3上的數據延遲了 0. 5個時鐘(CLK)被選中。圖6示出反映出傳輸線CO至C3的延遲值時的波形。多個傳輸線CO至C3的數據在數據輸出單元330中串行地對準且輸出至輸出線S之後重複圖5A及圖5B的上述操作。通過這些操作，每當輸入命令時，數據的八個比特被輸出為一組。當突髮長度為8時，在傳送信號CKO (或CK2)被激活時輸出起始數據DO0圖7是包括本發明的集成電路的一個示例性電子系統的簡化框圖。參見圖7，電子系統700可以對應於計算機系統、過程控制系統或任何其它的使用了包括本發明集成電路的處理器及相關存儲器的系統。電子系統700可以包括處理器或算木/邏輯單元(ALU) 702、控制單元704、存儲器件單元706及輸入/輸出(I/O)器件708。電子系統700將具有具體指出要由處理器702對數據執行的操作的原生指令集，以及處理器702、存儲器件単元706與I/O器件708之間的其它交互。控制單元704通過經由操作的集合連續地循環來控制處理器702、存儲器件単元706及I/O器件708的所有操作，所述操作的集合引起從存儲器件706獲取指令且執行指令。在各種實施例中，存儲器件単元706包括隨機存取存儲(RAM)器件、只讀存儲(ROM)器件以及外圍器件，諸如軟盤和光碟CD-ROM驅動器。根據本發明的示例性實施例，使用指定的潛伏時間值以及傳輸信號的邏輯值，確定出傳輸信號，第一數據是響應於所述傳輸信號而輸出的。根據ー個示例性實施例，在響應於單個命令而輸出的多個數據的數量為2N的情況以及響應於單個命令而輸出的多個數據的數量不為2N的情況下，在使用相對簡單的配置及控制的同時可正確地執行對多個數據的並行至串行轉換的控制。雖然已經結合了具體的實施例來描述本發明，但是本領域技術人員應當清楚的是，在不脫離所附權利要求所限定的本發明的主g和範圍的情況下，可以進行各種修改和變型。
權利要求
1.一種集成電路，包括 多個數據線，通過多個脈衝信號對準的數據加載到所述多個數據線上； 多個傳輸線； 數據傳送單元，所述數據傳送單元被配置為響應於相關信號而將所述多個數據線的數據傳送至所述多個傳輸線； 數據輸出單元，所述數據輸出單元被配置為輸出與多個傳輸信號之中被激活的傳輸信號相對應的傳輸線的數據； 相關信號發生單元，所述相關信號發生單元被配置為當命令輸入至所述相關信號發生單元時利用潛伏時間值以及所述多個傳輸信號之一的邏輯值來產生相關信號；以及 脈衝信號發生單元，所述脈衝信號發生單元被配置為當輸入命令時順序地激活所述多個脈衝信號。
2.如權利要求I所述的集成電路，其中所述多個數據線包括多個第一類型數據線以及一個或更多個第二類型數據線，並且所述多個脈衝信號包括與所述多個第一類型數據線相對應的多個第一脈衝信號，以及與所述一個或更多個第二類型數據線相對應的一個或更多個第二脈衝信號。
3.如權利要求2所述的集成電路，其中所述集成電路具有兩個操作模式，N為自然數，響應於所述命令由所述集成電路輸出的數據的數量等於2N的操作模式為所述兩個操作模式中的第一操作模式，響應於所述命令由所述集成電路輸出的數據的數量不等於2N的操作模式為所述兩個操作模式中的第二操作模式。
4.如權利要求3所述的集成電路，其中，在所述第一操作模式中，所述脈衝信號發生單元被配置為順序地激活所述一個或更多個第一脈衝信號且去激活所述一個或更多個第二脈衝信號，在所述第二操作模式中，所述脈衝信號發生單元被配置為順序地激活所述一個或更多個第一脈衝信號且順序地激活所述一個或更多個第二脈衝信號。
5.如權利要求I所述的集成電路，其中，響應於所述多個脈衝信號中的相應的脈衝信號，所述多個數據線的數據經過與門並加載到所述多個數據線上。
6.如權利要求3所述的集成電路，其中，在所述第一操作模式中，經對準的數據加載到所述多個第一類型數據線上而不加載到所述一個或更多個第二類型數據線上，在所述第二操作模式中，經對準的數據加載到所述多個第一類型數據線以及所述一個或更多個第二類型數據線上。
7.如權利要求I所述的集成電路，其中所述命令是用於數據輸出的命令，並且每當要響應於所述命令輸出相應數量的數據時，輸入所述命令。
8.如權利要求I所述的集成電路，其中所述多個傳輸線的一部分被配置為延遲傳送至其的數據。
9.如權利要求I所述的集成電路，其中所述潛伏時間值表示從所述命令輸入至所述相關信號發生單元的時間點至所述數據輸出單元開始輸出數據的時間點的時間。
10.如權利要求3所述的集成電路，其中所述相關信號發生單元被配置為當所述多個傳輸信號被順序地激活時利用所述潛伏時間值以及所述多個傳輸信號中的第一激活傳輸信號的邏輯值來產生所述相關信號。
11.如權利要求10所述的集成電路，其中，當所述相關信號被激活時，所述數據傳送單元被配置為將加載到所述多個第一類型數據線中的第一個數據線上的數據傳送至所述多個傳輸線中與所述第一激活傳輸信號相對應的傳輸線，當所述相關信號被去激活時，所述數據傳送單元被配置為將加載到所述第一類型數據線中的另一個數據線上的數據傳送至所述多個傳輸線中與所述第一激活傳輸信號相對應的傳輸線。
12.如權利要求3所述的集成電路，其中，在所述第一操作模式中，所述第二類型數據線的數據不被傳送至所述多個傳輸線，在所述第二操作模式中，在所述第一類型數據線的數據傳送至所述多個傳輸線之中由所述相關信號選中的一個或更多個傳輸線之後，所述第二類型數據線的數據被傳送。
13.如權利要求2所述的集成電路，其中加載到所述一個或更多個第二類型數據線上的數據是循環冗餘校驗數據，所述循環冗餘校驗數據是對加載到所述一個或更多個第一類型數據線上的數據的錯誤校驗結果。
14.如權利要求I所述的集成電路，其中所述數據傳送單元包括與所述多個數據線中 的兩個數據線耦接的至少一個多路復用器，用於選擇兩個數據線之一以輸出加載到選定的數據線上的數據；以及邏輯門，所述邏輯門被耦接為接收所述至少一個多路復用器的輸出以及加載到所述多個數據線中不同於所述兩個數據線的第三個數據線上的數據。
15.如權利要求14所述的集成電路，還包括第二邏輯門，所述第二邏輯門被配置為接收所述相關信號以及所述第三數據線的數據，其中所述至少一個多路復用器被配置為接收所述相關信號，所述第一邏輯門被配置為接收所述第二邏輯門的輸出。
16.如權利要求I所述的集成電路，其中所述數據輸出單元被配置為接收所述多個傳輸信號，並響應於激活的傳輸信號而輸出與激活的傳輸信號相對應的傳輸線的數據。
17.一種集成電路，包括 多個數據線； 多個傳輸線； 數據傳送單元，所述數據傳送單元被配置為響應於相關信號而將所述多個數據線的數據傳送至所述多個傳輸線； 數據輸出單元，所述數據輸出單元被配置為輸出與多個傳輸信號中被激活的傳輸信號相對應的傳輸線的數據；及 相關信號發生單元，所述相關信號發生單元被配置為在命令輸入至所述相關信號發生單元時使用潛伏時間值以及所述多個傳輸信號之一的邏輯值來產生所述相關信號。
18.如權利要求17所述的集成電路，其中，響應於所述多個脈衝信號中的相應的脈衝信號，所述多個數據線的數據經過與門並加載到所述多個數據線上。
19.如權利要求17所述的集成電路，其中所述命令是用於數據輸出的命令，並且每當要響應於所述命令輸出相應數量的數據時，輸入所述命令。
20.如權利要求17所述的集成電路，其中所述多個傳輸線的一部分被配置為延遲傳送至其的數據。
21.如權利要求17所述的集成電路，其中所述潛伏時間值表示從所述命令輸入至所述相關信號發生單元的時間點至所述數據輸出單元開始輸出數據的時間點的時間。
22.如權利要求17所述的集成電路，其中所述相關信號發生單元被配置為當所述多個傳輸信號被順序地激活時利用所述潛伏時間值以及所述多個傳輸信號中的第一激活傳輸信號的邏輯值來產生所述相關信號。
23.如權利要求17所述的集成電路，其中，當所述相關信號被激活時，所述數據傳送單元被配置為將加載到所述多個第一類型數據線中的第一個數據線上的數據傳送至所述多個傳輸線中與所述第一激活傳輸信號相對應的傳輸線，當所述相關信號被去激活時，所述數據傳送單元被配置為將加載到所述第一類型數據線中的另一個數據線上的數據傳送至所述多個傳輸線中與所述第一激活傳輸信號相對應的傳輸線。
全文摘要
本發明公開一種集成電路，包括多個數據線，通過多個脈衝信號對準的數據加載在所述多個數據線上；多個傳輸線；數據傳送單元，所述數據傳送單元被配置為響應於相關信號而將所述多個數據線的數據傳送至所述多個傳輸線；數據輸出單元，所述數據輸出單元被配置為輸出與所述多個傳輸信號中被激活的傳輸信號相對應的傳輸線的數據；相關信號發生單元，所述相關信號發生單元被配置為當命令輸入至相關信號發生單元時使用潛伏時間值以及所述多個傳輸信號之一的邏輯值來產生相關信號；以及脈衝信號發生單元，所述脈衝信號發生單元被配置為當命令輸入時順序地激活多個脈衝信號。
文檔編號G06F13/40GK102650977SQ201110248048
公開日2012年8月29日 申請日期2011年8月26日 優先權日2011年2月28日
發明者文眞永 申請人:海力士半導體有限公司