神經元電路及其方法

2023-10-08 13:18:19

神經元電路及其方法
【專利摘要】一種穿刺域異步神經元電路，包括第一穿刺到指數電路，其用於在神經元輸入端模擬活動動力學並將電壓尖峰轉換為指數；第一可調增益電路，其用於模擬穩態的可塑性，該第一可調增益電路耦接到第一電壓型尖峰指數輸出，並具有第一電流輸出；神經元核心電路，其耦接到所述第一電流輸出以模擬神經元核心，並具有尖峰編碼電壓輸出；濾波器和比較器電路，其耦接到所述尖峰編碼電壓輸出，並具有增益控制輸出，其耦接到所述第一可調增益電路以控制所述第一可調增益電路的增益；延遲可調電路，其用於模擬軸突延遲，耦接到尖峰編碼電壓輸出，具有軸突延遲輸出。
【專利說明】神經元電路及其方法
[0001] 相關申請的交叉引用
[0002] 本申請涉及並要求2012年7月25日提交的美國臨時專利申請NO. 61/675, 736的 權利,在此將全部公開的內容併入本文。
[0003] 關於聯邦基金聲明
[0004] 本發明是在美國政府合同HRL0011-09-C-0001的支持下作出的。美國政府在本發 明中孚有一定的權利。

【技術領域】
[0005] 本公開涉及神經處理，尤其涉及神經元電路。更具體而言，本公開涉及具有可編程 活動動力學（kinetic dynamic)、穩態可塑性和軸突延遲的尖峰域神經元電路。

【背景技術】
[0006] 人類大腦包括約IO11個神經元和IO15個神經鍵。形成人類大腦的神經元、神經鍵 以及它們的網絡是非常複雜的生物系統。圖IA示出了生物神經元的簡化圖。在圖IA中， 神經元接收若干刺激性輸入電流信號Q1, i2, "--?）並產生單個輸出信號Vtjut。圖IB示出了 典型的輸出信號的示例。其包括一連串的尖峰，這些尖峰為短時脈衝。輸出信息被編碼成 這些尖峰（tl，t2…）的時序。
[0007] 附圖IC示出了神經鍵電路的簡化模型。神經鍵的輸入端被指定為接收突觸前神 經兀的輸出電壓信號。該電壓被稱為突觸前輸入電壓並被表不為Vpra。神經鍵的輸出端被 指定為將電流提供到突觸後神經元的輸入節點中。該神經鍵的輸出電流被表示為is。
[0008] 神經元計算機已用於模仿神經元和神經鍵的行為，並且已提出模仿它們行為的電 路。在2011年6月12日提交的美國專利申請No. 13/151，763中，J. Cruz-Albercht、P. Petre 和 N. Srinivasa 描述了一種"High-Order Time Encoded Based Neuron Circuit"。所描述 的電路具有多個生物機制，但不包括模擬活動動力學、穩態可塑性和軸突延遲的特徵的電 路。
[0009] 活動動力學是指與神經元的神經鍵相關聯的信號動力學。特別地，活動動力學是 指來自尖峰輸入端的神經鍵輸出響應的時間演化。這個時間響應具有指數衰減的形狀。穩 態可塑性是指神經元網絡相對於神經網絡活動性調節它們自身的應激性的的能力。這種自 我調節用於將長時間內的輸出平均尖峰率發展成目標值。軸突延遲是指一個軸突中的延 遲，軸突一般傳導電脈衝離開神經元的細胞體。該延遲與尖峰通過軸突的時間相關聯。軸 突將產生尖峰的神經元核心連接到接收該尖峰的延遲版本的目標神經鍵。
[0010] 在 2010 年 10 月 26 日發布的美國專利 No. 7, 822, 698 中，J. Cruz-Albercht 和 P. Petre 描述了 "Spike Domain and Pulse Domain Non-Linear Processors，'。美國專利 No. 7, 822, 698中描述的神經元電路具有尖峰域特徵但是不包括模擬活動動力學、穩態可塑 性和軸突延遲的特徵的電路。
[0011] J. Cruz-Albercht、M. Yung 和 Srinivasa 在 "Energy-Efficient Neuron, Synapse and STDP Circuits，'（IEEE Trans, on Biomedical Circuits and Systems, pp. 246-256, V〇1.6，N〇.3,2012年6月）中描述了另一種電路。該電路確實描述了神經元核心但是不包 括任何提供關於活動動力學、穩態可塑性和軸突延遲的特徵的電路。
[0012] J. Lazzaro 在 "Low-Power Silicon Spiking Neurons and Axons，'（IEEE Symposium on Circuitry and Systems, pp. 2220-2223, 1992 年）中還描述了另一種電路。 該論文描述了一種穩態可塑性和活動動力學的電路。然而，與神經元相關聯的神經鍵的每 個輸入端都需要一個電容器，這將需要很多的電容器。
[0013] C. Bartolozzi 等在"Silicon Synaptic Homoestasis)，'（Brain Inspired Cognitive Systems, 2006年10月）中描述了一種軸突延遲類型的電路。但是，該電路針對 每個延遲級需要兩個電容器。
[0014] 需要一種克服現有技術中上述不足的電路。鑑於模仿包括約IO11神經元和IO 15個 神經鍵的人類大腦的挑戰，因此期望在更精確地模仿神經元和神經鍵的生物學特性的同時 減少電路的複雜度。本公開的實施例就是從這些和其他的需求出發。


【發明內容】

[0015] 在公開的第一實施例中：一種尖峰域異步神經元電路，包括：第一尖峰到指數電 路，其用於在神經元輸入端模擬活動動力學並將電壓尖峰轉換為指數，該第一尖峰到指數 電路具有多個第一電壓型尖峰域輸入，並具有第一電壓型尖峰指數輸出；第一可調增益電 路，其用於模擬穩態可塑性，所述第一可調增益電路耦接到第一電壓型尖峰指數輸出，並具 有第一電流輸出；神經元核心電路，其耦接到所述第一電流輸出，以模擬神經元核心，並具 有尖峰編碼電壓輸出；濾波器和比較器電路，其耦接到所述尖峰編碼電壓輸出，並具有增益 控制輸出，所述增益控制輸出耦接到所述第一可調增益電路以控制所述第一可調增益電路 的增益；可調延遲電路，其用於模擬軸突延遲，所述可調延遲電路耦接到尖峰編碼電壓輸 出，並具有軸突延遲輸出。
[0016] 在公開的另一實施例中，一種提供尖峰域異步神經元電路的方法，包括：形成用於 在神經元輸入端模擬活動動力學並將電壓尖峰轉換為指數的第一尖峰到指數電路，該第一 尖峰到指數電路具有多個第一電壓型尖峰域輸入，並具有第一電壓型尖峰指數輸出；形成 用於模擬穩態可塑性的第一可調增益電路，其耦接到第一電壓型尖峰指數輸出，並具有第 一電流輸出；形成神經元核心電路，其耦接到所述第一電流輸出以模擬神經元核心，並具有 尖峰編碼電壓輸出；形成濾波器和比較器電路，其耦接到所述尖峰編碼電壓輸出，並具有輸 出端，該輸出端耦接到所述第一可調增益電路的增益控制以控制所述第一可調增益電路的 增益；形成用於模擬軸突延遲的延遲調整電路，其耦接到尖峰編碼電壓輸出，並具有軸突延 遲輸出。
[0017] 通過後面的詳細說明和附圖，這些特徵和其他特徵將變得更加清楚。在附圖和說 明中，附圖標記表示不同的特徵，相同的附圖標記在全部附圖和說明中表示相同的特徵。

【專利附圖】

【附圖說明】
[0018] 圖IA和圖IB分別示出了根據現有技術的生物神經元的簡化圖和根據現有技術的 神經元的典型輸出信號的示例；
[0019] 圖IC示出了根據現有技術的神經鍵電路的簡化模型；
[0020] 圖2是根據本公開的具有可編程活動動力學、穩態可塑性和軸突延遲的異步尖峰 神經元電路的框圖；
[0021] 圖3示出了來自根據本公開的圖2中所示的電路框圖的典型的輸出波形；
[0022] 圖4A是圖2的尖峰到指數塊的電路圖，圖4B示出了根據本公開的尖峰到指數塊 的典型的輸入波形的示例和的典型的輸出波形的示例；
[0023] 圖5示出了根據本公開的圖2的可調節增益塊和濾波和比較塊的電路圖；
[0024] 圖6A示出了根據本公開的神經元核心電路圖，並且圖6B示出了神經元核心電路 的典型的輸出波形；
[0025] 圖7A示出了根據本公開的圖6A的磁滯比較器的輸入輸出傳輸特性，圖7B示出了 磁滯比較器的電路圖，圖7C示出了磁滯比較器中的跨導放大器的輸入輸出傳輸特性；
[0026] 圖8A示出了根據本公開的圖2和圖6A的神經元核心的另一電路圖，並且圖8B示 出了根據本公開的圖8A的電路的典型的輸出波形；
[0027] 圖8C示出了根據本公開的圖2的神經元核心的電路圖的另一實施例；
[0028] 圖9A示出了圖2的延遲級塊的電路，圖9B示出了根據本公開的延遲級塊的一個 延遲級的電路圖；
[0029] 圖10示出了根據本公開的圖2的尖峰到指數塊的輸入和輸出的典型波形和圖2 的神經元核心的輸出的模擬；
[0030] 圖11示出了根據本公開的圖2的尖峰到指數塊的輸入和輸出的典型波形、圖2的 神經元核心的輸出、圖2的延遲級塊的輸出、和尖峰到指數塊的輸入的Tisi(尖峰間距）和 延遲級塊的輸出的Tisi的模擬。

【具體實施方式】
[0031] 下面的描述中，將對大量的具體細節進行闡述以清楚地描述在本文中公開的各種 特定實施例。然而，本領域技術人員將理解，在沒有以下討論的全部特定細節的情況下也可 以實現當前所聲明的發明。在其他實施例中，將不對眾所周知的特徵進行描述，以避免模糊 本發明。
[0032] 圖2示出了根據本公開的具有可編程活動動力學、穩態可塑性和軸突延遲的異步 尖峰神經元電子電路10的結構圖。可以將該電路用作實現大型並行神經元電子系統的基 本元件來進行處理。所述異步尖峰神經元電子電路10隻需要少量的內部電容器來實現大 量的效果，從而允許在相對小的區域中以相對低的功率來實現所述電路10。這非常重要，因 為電容器的數量可能是實現在集成電路中的神經元網絡的密集度的限制因素。在電路10 中，針對一組n個神經鍵只有一個電容器。例如，在具有5000個神經鍵的網絡中，電路10 的使用可以將神經元和神經鍵的網絡中的電容器的數量減少5000個。
[0033] 附圖3示出了一個來自圖2中所述電路框圖10的典型的輸出波形44。如圖2所 示，神經元網絡具有多個電路10。一個電路的輸出44可以連接到另一個電路10的一個或 多個輸入端，因此，如圖3所示，輸入14和18具有相同的波形。一般而言，電路10之間的 互連性會非常複雜。
[0034] 電路10具有多組輸入。將第一組n個輸入標記為inputn到input ln14。將第二 組m個輸入標記為;[即111:21到;[即111:2111 18。n個輸入的數目與m個輸入的數目可以不同。所 有的輸入都是電壓類型的尖峰域信號。電路10具有單個輸出44,該輸出44也是電壓類型 尖峰域信號。
[0035] 所有的信號都是異步的。如圖3所示，輸出信號44隻有兩個可能的幅值，S卩，高和 低。將輸出信號44中的信息全部編碼成穩幅異步尖峰的時序。
[0036] 尖峰到指數（spike-to-exponential)級12和尖峰到指數級16用於在神經元的 輸入處實現可編程活動動力學。分別連接到尖峰到指數級12和尖峰到指數級16的輸出端 的可調增益單元24和可調增益單元26由濾波器和比較器電路28控制並實現穩態可塑性。 尖峰到指數級12和16和可調增益單元24和26 -起作為模擬神經鍵的行為的電路。神經 元核心36連接到可調增益單元24和可調增益單元26的輸出之和34,並可模仿積分發放 神經元。神經元核心36將電流信號i34轉換為電壓信號y38,該電壓信號y38是尖峰編碼 的。延遲段40連接到神經元核心36的輸出端並實現軸突延遲。
[0037] 電路10具有各種控制信號。ControLk1IS和control_k 215用於為尖峰到指數電 路12和尖峰到指數電路16設置內部時間常量以在神經元輸入端實現可編程活動動力學。C〇ntr〇l_h 29用於為所述濾波器和比較器28和可調增益電路24和26設置目標神經元尖 峰率以實現穩態可塑性。control_d用於為軸突延遲電路40設置目標延遲。
[0038] 信號Vl20和v222分別是尖峰到指數塊12和尖峰到指數塊16的電壓輸出。信號 V1是輸入inputn到inputln 14的函數，信號V2是輸入input21到input2m 18的函數。信號 L30和i232分別是可調增益塊24和可調增益塊26的電流輸出。信號iJO和i232是電壓 信號Vl20和v222的量化版本（scaled version)。信號i 34是L30和i232的和，並且作 為神經元核心36的輸入。信號y 38是神經元核心36的輸出，並被提供為延遲狀態40的 輸入。
[0039] 圖4A是圖2中尖峰到指數塊12的電路圖。尖峰到指數電路12具有一個或多個輸 入放大器70、積分器74、和包括具有可變增益的放大器76和加法器72的負反饋電路。積 分器74可通過具有電容器和由時間常數控制器控制的可變電阻器的集成電路實現。可變 增益放大器76可以通過可變電阻器實現。
[0040] 圖4B示出了尖峰到指數塊的典型輸入波形14的示例和典型輸出波形20的示例。 如圖4B所示，輸入inputn到inputin 14是電壓尖峰序列。如圖4B所示的簡化仿真示例中 只有一個輸入（即inputn)是活躍的並具有尖峰，而且只繪製了這個輸入。一般而言，多個 輸入14是活躍的並具有尖峰。如圖4B所示，多個輸入尖峰被轉換為輸出20,該輸出20急 劇拉升到高電平並隨之指數衰減到低電平。可以將該輸出稱作尖峰指數。
[0041] 圖5示出了圖2中的可調增益模塊24、26和濾波器和比較器模塊的電路圖。可調 增益模塊24和可調增益模塊26可以分別由跨導放大器84和跨導放大器86實現。跨導放 大器84和跨導放大器86的輸入分別是信號vl20和信號v222。跨導放大器84和跨導放大 器86的輸出分別是電流i 130和電流i232。跨導放大器84和跨導放大器86的跨導增益為 g，可通過濾波器和比較器模塊28的輸出端處的信號85來調節跨導增益。
[0042] 跨導放大器84具有內部選通電路，當vl20小於可編程閾值時，該內部選通電路將 輸出電流i 130置為0。類似地，跨導放大器86可以具有內部選通電路，當v222小於可編程 閾值時，該內部選通電路將輸出電流i232置為0。
[0043] 濾波器和比較器模塊28具有低通濾波器80,低通濾波器80的輸入端連接到神經 元核心36的輸出y 38。比較器82連接到低通濾波器80的輸出端和control_h 29,並且 比較器輸出信號85。c〇ntr〇l_h 29用於設置整個神經元電路的期望的長期目標輸出尖峰 率。
[0044] 圖6A示出了圖2的神經元核心36的電路圖，該電路可以具有電流源54、電容器 50和磁滯比較器52。圖6B示出了神經元核心36的輸出y 38的典型輸出波形。
[0045] 圖7A示出了圖6A的磁滯比較器52的輸出輸入傳輸特性，示出了當尖峰開始時， 將輸出y設置為電壓Vra，直到尖峰結束。然後，將該電壓重置為尖峰的開始和結束分 別由VM_Th,和Vsutesrt確定。圖7B示出了磁滯比較器52的實施例的電路圖，該磁滯比較器52 具有帶有正反饋64的非線性跨導放大器60和電阻62。圖7C示出了磁滯比較器52中的跨 導放大器60的輸出輸入傳輸特性，不出了跨導放大器60的增益大於1/Rq，其中Rq為電阻 62的電阻值。
[0046] 圖8A示出了圖2和圖6A的神經元核心36的電路圖的一個實施例。圖8A的電路 用電容器50、磁滯比較器52和壓控電流源54實現神經元核心。如圖8A所示，壓控電流源 54由兩個串聯的場效應電晶體120和場效應電晶體124實現，場效應電晶體120的柵極連 接到設定電壓Vpw，場效應電晶體124的柵極連接到反相器122的輸出端，反相器122的輸入 端連接到磁滯比較器60的輸出端。圖8B示出了在輸入34是直流（DC)的情況下圖8A的 神經元核心電路的輸出38的電晶體級模擬的典型輸出波形。該電路的能耗非常低，約每尖 峰0. 4pJ，並且輸出y 38是電壓尖峰序列。
[0047] 圖8C為根據本公開的用於實現圖2的神經元核心36的電路的替代實施例。該實 施例是積分發放神經元並執行以下等式：

【權利要求】
1. 一種尖峰域異步神經元電路，包括： 第一尖峰到指數電路，其用於在神經元輸入端模擬活動動力學並將電壓尖峰轉換為指 數，所述第一尖峰到指數電路具有多個第一電壓型尖峰域輸入，並具有第一電壓型尖峰指 數輸出； 第一可調增益電路，其用於模擬穩態可塑性，所述第一可調增益電路耦接到第一電壓 型尖峰指數輸出，並具有第一電流輸出； 神經元核心電路，其耦接到所述第一電流輸出以模擬神經元核心，並具有尖峰編碼電 壓輸出； 濾波器和比較器電路，其耦接到所述尖峰編碼電壓輸出，並具有增益控制輸出，所述增 益控制輸出耦接到所述第一可調增益電路以控制所述第一可調增益電路的增益；以及 可調延遲電路，其用於模擬軸突延遲，所述可調延遲電路耦接到尖峰編碼電壓輸出， 並具有軸突延遲輸出。
2. 如權利要求1所述的電路，還包括： 第二尖峰到指數電路，其用於在神經元輸入端模擬活動動力學並將電壓尖峰轉換為指 數，所述第二尖峰到指數電路具有多個第二電壓型尖峰域輸入，並具有第二電壓型尖峰指 數輸出； 第二可調增益電路，其用於模擬穩態可塑性，所述第二可調增益電路耦接到所述第二 電壓型尖峰指數輸出，並具有第二電流輸出； 其中，所述增益控制輸出耦接到所述第二可調增益電路以控制所述第二可調增益電路 的增益； 其中，將所述第一電流輸出與所述第二電流輸出相加以形成總電流輸出；並且， 其中，所述神經元核心耦接到所述總電流輸出。
3. 如權利要求2所述的電路，還包括： 第一時間常數控制器，其耦接到所述第一尖峰到指數電路以調整所述第一尖峰到指數 電路的活動動力學； 第二時間常數控制器，其耦接到所述第二尖峰到指數電路以調整所述第二尖峰到指數 電路的活動動力學； 神經元尖峰率控制器，其耦接到所述第一濾波器和比較器電路以設置目標神經元尖峰 率；和 延遲控制器，其耦接到所述可調延遲電路以設置目標軸突延遲。
4. 如權利要求2所述的電路，其中： 所述第一電壓型尖峰指數輸出和所述第二電壓型尖峰指數輸出中的每一個具有急劇 拉升到高電平並隨之指數衰減到低電平的電壓信號。
5. 如權利要求1所述的電路，其中： 所述軸突延遲輸出包括在高幅值和低幅值之間交替的電壓型尖峰域信號； 其中，所述電壓型尖峰域信號中的信息按照所述信號的時序被編碼。
6. 如權利要求2所述的電路，其中所述第一尖峰到指數電路和所述第二尖峰到指數電 路中的每一個包括： 多個放大器，每個放大器耦接到多個第一電壓型尖峰域輸入或多個第二電壓型尖峰域 輸入中的相應的一個；和 積分器，其耦接到各放大器的輸出端。
7. 如權利要求6所述的電路，其中，所述積分器包括具有由相應的第一時間常數控制 器或第二時間常數控制器控制的可變增益的負反饋的積分器。
8. 如權利要求6所述的電路，其中，所述積分器包括： 電容器；和， 可變電阻器，其由相應的第一時間常數控制器或第二時間常數控制器控制。
9. 如權利要求2所述的電路，其中： 所述第一可調增益電路包括第一跨導放大器，所述第一跨導放大器具有由所述增益控 制輸出控制的增益；以及 所述第二可調增益電路包括第二跨導放大器，所述第二跨導放大器具有由所述增益控 制輸出控制的增益。
10. 如權利要求2所述的電路，其中，所述第一濾波器和比較器電路包括： 低通濾波器，其耦接到所述神經元核心電路的所述尖峰編碼電壓輸出；和 比較器，所述比較器的一個輸入端耦接到所述低通濾波器，另一輸入端耦接到神經元 尖峰率控制器，以設直目標神經兀尖峰率； 其中，所述比較器的輸出是增益控制輸出，所述增益控制輸出耦接到所述第一可調增 益電路以控制所述第一可調增益電路的增益，並耦接到所述第二可調增益電路以控制第二 可調增益電路的增益。
11. 如權利要求2所述的電路，其中，所述神經元核心電路包括： 壓控電流源； 電容器；和 磁滯比較器，其中，所述磁滯比較器的輸入端、所述壓控電流源的輸出端和所述電容器 耦接到所述總電流輸出；並且 其中，所述壓控電流源由所述磁滯比較器的輸出控制。
12. 如權利要求11所述的電路，其中，所述磁滯比較器包括： 具有正反饋的非線性跨導放大器；和 電阻器。
13. 如權利要求12所述的電路，其中，所述壓控電流源包括： 第一電晶體，其耦接到電壓源； 第二電晶體，其耦接到所述第一電晶體；和 反相器，其耦接到所述跨導放大器的輸出端和所述第二電晶體。
14. 如權利要求1所述的電路，其中，所述神經元核心電路包括： 電容器； 電阻器，其與所述電容器並聯； 開關；和 比較器，其具有正輸入端、負輸入端和輸出端，所述正輸入端連接到所述電容器、所述 電阻器和所述開關，所述負輸入端連接到Vth電壓； 其中，所述輸出端控制所述開關打開或者閉合以將所述比較器的正輸入端連接到 電壓；以及 其中，當所述電容器充電到高於Vth時，所述輸出端控制所述開關閉合，以使所述電容 器放電，於是所述輸出端控制所述開關打開，從而重複該過程。
15. 如權利要求1所述的電路，其中，所述神經元核心電路是積分發放神經元，並且執 行以下等式：
16. 如權利要求1所述的電路，其中，所述可調延遲電路包括： 多個串聯的延遲級； 選擇器，其具有軸突延遲輸出； 控制器，其耦接到所述選擇器； 其中，所述控制器在所述軸突延遲輸出或所述多個延遲級中的任意一個的輸出之間進 行選擇。
17. 如權利要求16所述的電路，其中，所述延遲級包括： 觸發電路； 跨導放大器，其耦接到所述觸發電路； 電容器，其耦接到所述跨導放大器； 比較器，其耦接到所述電容器和參考電壓；和 開關； 其中，當所述電容器上的電壓達到所述參考電壓時，所述開關閉合，所述電容器放電， 並且重置所述觸發電路以使得輸入電壓重新對所述電容器充電，並且所述開關打開。
18. 如權利要求1所述的電路，其中，所述可調延遲電路包括： 差動電路，其包括兩個觸發電路、兩個放大器、兩個電容器和一個差動比較器。
19. 一種提供尖峰域異步神經元電路的方法，包括： 形成用於在神經元輸入端模擬活動動力學並將電壓尖峰轉換為指數的第一尖峰到指 數電路，所述第一尖峰到指數電路具有多個第一電壓型尖峰域輸入，並具有第一電壓型尖 峰指數輸出； 形成用於模擬穩態可塑性的第一可調增益電路，所述第一可調增益電路耦接到所述第 一電壓型尖峰指數輸出，並具有第一電流輸出； 形成神經元核心電路，所述神經元核心電路耦接到所述第一電流輸出以模擬神經元核 心，並具有尖峰編碼電壓輸出； 形成濾波器和比較器電路，所述濾波器和比較器電路耦接到所述尖峰編碼電壓輸出， 並且具有增益控制輸出，所述增益控制輸出耦接到所述第一可調增益電路以控制所述第 一可調增益電路的增益； 形成用於模擬軸突的可調延遲電路，所述可調延遲電路耦接到所述尖峰編碼電壓輸 出，延並具有軸突延遲輸出。
20. 如權利要求19所述的方法，還包括： 形成用於在神經元輸入端模擬活動動力學並將電壓尖峰轉換為指數的第二尖峰到指 數電路，所述第二尖峰到指數電路具有多個第二電壓型尖峰域輸入，並具有第二電壓型尖 峰指數輸出；以及 形成用於模擬穩態可塑性的第二可調增益電路，所述第二可調增益電路耦接到所述第 二電壓型尖峰指數輸出，並具有第二電流輸出； 其中，所述增益控制輸出耦接到所述第二可調增益電路以控制所述第二可調增益電路 的增益； 其中，將所述第一電流輸出與所述第二電流輸出相加以形成總電流輸出；並且， 其中，所述神經元核心耦接到所述總電流輸出。
21. 如權利要求20所述的方法，還包括： 提供第一時間常數控制器，其耦接到所述第一尖峰到指數電路以調整所述第一尖峰到 指數電路的活動動力學； 提供第二時間常數控制器，其耦接到所述第二尖峰指數電路以調整所述第二尖峰到指 數電路的活動動力學； 提供神經元尖峰率控制器，其耦接到所述第一濾波器和比較器電路以設置目標神經元 尖峰率；並且， 提供延遲控制電路，其耦接到所述可調延遲電路以設置目標軸突延遲。
22. 如權利要求20所述的方法，其中： 所述第一電壓型尖峰指數輸出和所述第二電壓型尖峰指數輸出中的每一個具有急劇 拉升到高電平並隨之指數衰減到低電平的電壓信號。
23. 如權利要求19所述的方法，其中： 所述軸突延遲輸出包括在高幅值和低幅值之間交替的電壓型尖峰域信號； 其中，所述電壓型尖峰域信號中的信息按照所述信號的時序來進行編碼。
【文檔編號】G06N3/02GK104335224SQ201280073534
【公開日】2015年2月4日 申請日期:2012年11月16日 優先權日:2012年7月25日
【發明者】喬斯·克魯茲-阿爾布雷希特, 納拉延·斯裡尼瓦桑, 邁卡爾·W·揚 申請人:Hrl實驗室有限責任公司