仲裁器電路的製作方法

2023-06-25 22:58:56 2

專利名稱：仲裁器電路的製作方法
技術領域：
本發明涉及仲裁計算機中的多個請求的仲裁器電路。
技術背景傳統上，來自多個請求者的讀或寫請求(例如塊處理或存儲數據)在 計算機中被仲裁，從而根據預定優先級級別，請求被接受，或者對總線的 使用權被許可。例如，仲裁優先級級別被設置為使得被接受的請求數在請 求者之間儘可能地平均。已知仲裁控制電路依賴於來自連接到總線的多個設備的總線獲取請求 的數量來執行仲裁。這種仲裁控制電路包括仲裁計數器，其對從每個設 備輸出的總線獲取請求的數量進行計數；優先級設置單元，其預先設置設 備的優先級級別；以及優先級確定單元，其在連接到總線的設備發出總線 獲取請求時，基於仲裁計數器的計數和優先級設置單元設置的優先級級別 來確定給予哪個設備總線使用權(例如日本專利早期公開No. 2000-201161)。但是，這種基於預先設置的優先級級別的仲裁存在這樣問題，即不能 自由地改變優先級級別，以使得一段時期內接受的請求數儘可能地在請求 者之間平均，而在另一段時期內接受來自特定的請求者的大量請求。雖然 日本專利早期公開No. 2000-201161中公開的控制器能夠根據總線獲取請 求數進行控制，但是仲裁優先級級別不能從請求者一方改變。發明內容本發明的一個目的是至少解決傳統技術中的上述問題。 根據本發明一個方面的仲裁器電路包括計算單元，其基於針對請求 者作出的每個請求從外部設置的優先級級別來計算每個請求的仲裁優先級
係數；比較單元，其比較由所述計算單元計算的仲裁優先級係數；以及接受確定單元，其基於所述比較單元的比較結果來確定是否接受所述請求。 結合附圖閱讀下面對本發明的詳細說明，可以更清楚本發明的其他目 的、特徵和優點。


圖l是包括根據本發明實施例的仲裁器電路的設備的框圖；以及 圖2是所述仲裁器電路的處理的流程圖。
具體實施方式
參考附圖詳細說明根據本發明的示例性實施例。圖1是包括根據本發明實施例的仲裁器電路的設備的框圖。如圖1所 示，仲裁器電路1包括初始設置寄存器10、優先級係數計算單元11、優 先級係數寄存器12、優先級係數比較器13、優先級確定單元14、接受確 定單元15、拒絕計數器16、拒絕計數寄存器17、閾值寄存器18，和拒絕 計數比較器19。仲裁器電路1連接到中央處理單元(CPU) 2、數據總線3a，以及多 個請求者4、 5、 6和7。為了描述方便，如有必要，則將請求者標識為 A、 B、 C禾H D，並用它們各自的標號4、 5、 6禾卩7標記。請求者A4、 B5、 C6和D7經由數據總線3a和數據總線3b、 3c、 3d和3e被彼此連接。 請求者的數量可以是3個或更少，或者5個或更多。初始設置寄存器10通過來自CPU 2的寫入為每個請求者存儲默認設 置。默認設置是乘法係數a(n)、得分默認值W0(n)，和請求拒絕時的增量 Wl(n)(此後稱為"增量")。這裡，"(n)"中的n是用於標識請求者的 0、 1、 2或3中的一個值，這些值分別對應於請求者A4、 B5、 C6禾口D7。乘法係數a(n)是用於利用例如0.5、 1、 1.5或2對來自請求者的請求加 權的係數。得分默認值WO(n)使用例如0和63之間的整數作為得分W(n) 在緊接著將仲裁器電路1復位之後或緊接著接受了請求之後的設置點。增量Wl(n)使用例如0和3之間的整數作為當請求不被接受時被添加
到得分W(n)的值。得分W(n)由下面的公式1表示，並且當其增大時代表 更高的優先級級別。得分默認值W0(n)使用例如0和63之間的整數，並且 在63處出現凍結。W(n)=W0(n)+Wl(n) (1)優先級係數計算單元11基於存儲在初始設置寄存器10中的默認值為 每個請求者計算請求的仲裁優先級係數S(n)。利用下面的公式2計算仲裁 優先級係數S(n)S(n) = a(n) X P(n)+W(n) (2)其中P(n)是與請求一起被請求者通知的作為優先級級別的例如0和10之間 的整數。具體而言，請求者具有提供請求信號REQ(n)和將請求的優先級 級別P(n)通知優先級係數計算單元11的功能。優先級係數計算單元11具 有接收請求者通知的優先級級別P(n)的功能。優先級係數寄存器12為每個請求者存儲優先級係數計算單元11計算 的仲裁優先級係數S(n)。當來自多個請求者的請求之間發生衝突時，優先 級係數比較器13比較存儲在優先級係數寄存器12中的請求者的仲裁優先 級係數S(n)，並選擇最高的仲裁優先級係數S(n)。當請求者具有相同的仲 裁優先級係數S(ri)時，優先級係數比較器13基於優先級確定單元14的確 定結果來選擇最優先的仲裁優先級係數S(n)。優先級確定單元14中事先存儲有針對所有請求者確定的優先級順 序。基於該優先級順序，優先級確定單元14確定由於其相同的仲裁優先 級係數S(n)而被優先級係數比較器13瞄準以供優先級確定的請求者之間 的優先級。接受確定單元15被提供以來自所有請求者的請求信號 REQ(n)。接受確定單元15接受來自由優先級係數比較器13選擇的請求者 的請求，並向該請求者許可總線使用權。拒絕計數器16為每個請求者對被接受確定單元15拒絕的請求數量進 行計數(拒絕計數)。拒絕計數寄存器17為每個請求者存儲由拒絕計數 器16計數的拒絕計數Went—reg(n)。閾值寄存器18為每個請求者存儲通過 來自CPU 2的寫入設置的拒絕計數閾值Wth—reg(n).拒絕計數比較器19為每個請求者比較存儲在拒絕計數寄存器17中的
拒絕計數Went—reg(n)和存儲在閾值寄存器18中的拒絕計數閾值 Wth一reg(n)。當拒絕計數Wcnt一reg(n)變為等於拒絕計數閾值Wth—reg(n) 時，拒絕計數比較器19向CPU2通知中斷。當被拒絕計數比較器19通知中斷時，CPU 2例如參考拒絕計數寄存器 17。 CPU 2識別拒絕計數Wcnt一reg(n)等於在閾值寄存器18中事先設置的 拒絕計數閾值Wth—reg(n)的請求者，並確定請求者具有不希望的高等待計 數。對於被確定為具有不希望的高等待計數的請求者，CPU 2將乘法係數 a(n)、得分默認值W0(n)和增量Wl(n)之一改變為較高值，或者將拒絕計數 閾值Wth一reg(n)改變為較低值。圖2是仲裁器電路的處理的流程圖。如圖2所示，當仲裁過程開始 時，CPU 2首先設置乘法係數a(n)、得分默認值W0(n)、增量Wl(n)和拒 絕計數閾值Wth一reg(n)(步驟S1)。乘法係數a(n)、得分默認值W0(n)和 增量Wl(n)被存儲在初始設置寄存器10中。拒絕計數閾值Wth—reg(n)被存 儲在閾值寄存器18中。接下來，優先級係數計算單元11基於乘法係數a(n)、得分默認值 W0(n)和增量Wl(n)以及從請求者輸出的優先級級別P(n)來計算仲裁優先 級係數S(n)，並將它們存儲在優先級係數寄存器12中(步驟S2)。然 後，接受確定單元15接收來自請求者的請求信號REQ (n)(步驟 S3)。然後，優先級係數比較器13確定存儲在優先級係數寄存器12中的 仲裁優先級係數S(n)的大小(步驟S4)。當確定只存在一個最大仲裁優先級係數S(n)時(歩驟S5:是)，接受 確定單元15接受來自與最大仲裁優先級係數S(n)相對應的請求者的請 求，並向該請求者許可總線使用權(步驟S7)。另一方面，當確定存在多 於一個最大仲裁優先級係數S(n)時(步驟5:否)，當存在具有相同大小 的預設仲裁優先級係數S(n)時，根據預設的優先級順序，從具有相同大小 的仲裁優先級係數S(n)中確定最優先的仲裁優先級係數S(n)。然後，接受 確定單元15接受來自與最優先的仲裁優先級係數S(n)相對應的請求者的 請求，並向該請求者許可對總線的使用權(歩驟S7)。接下來，對於請求被接受的請求者，進行設置以使得[S(n^WO(n)]並
且[Wcnt一reg(n"O](步驟S8)。對於請求被拒絕的任何請求者，進行設置 以使得[Wcnt—reg(n)= Went—reg(n)+l](步驟S9)。也就是說，1被添加到 拒絕計數Wcnt一reg(n)。接下來，拒絕計數閾值Wth—reg(n)和拒絕計數Wcnt一reg(n)被彼此比較 (步驟S10)。因此，如果存在具有[Wth—reg(n)= Wcnt一reg(n)]的任何請求 者(步驟Sll:是)，則生成CPU 2的中斷(步驟S12)。對於在步驟 Sll具有[Wth—reg(n)= Went—reg(n)]的請求者，過程返回步驟Sl以改變乘 法係數a(n)、得分W(n)、增量Wl(n)和拒絕計數閾值Wth—reg(n)中的至少 一個。改變之後，重複步驟S2和後續步驟的處理。對於在步驟Sll被確定為不具有[Wth—reg(n)=Wcnt—reg(n)]的請求者 (步驟S11:否)，得分W(n)被添加到與請求被拒絕的請求者相對應的仲 裁優先級係數S(n)。此外，基於從請求者輸出的優先級級別P(n)來計算仲 裁優先級係數S(n)，並將其存儲到優先級係數寄存器12 (步驟S13)。然 後，過程進行到步驟S3，並重複步驟S3和後續步驟的處理。注意，對於 每個請求者，過程根據步驟S11處的確定結果而分叉。接下來，結合具體數字值描述存在四個請求者A、 B、 C和D的情 形。首先，在系統復位後，CPU2事先對初始設置寄存器10設置與請求者 A4、 B5、 C6禾n D7相對應的乘法係數a(n)、得分默認值W0(n)和增量 Wl(n)。例如，這裡假設[&(0)3(1)=3(2)=&(3)=1]， [W0(0)=W0(1)=2]， [W0(2)=W0(3)=3] ， [Wl(0)=3]， [W1(1)=W1(2)=1]，並且[Wl(3)-2]。此 外，CPU 2在閾值寄存器18中設置拒絕計數閾值Wth一reg(n)，從而 [Wth—reg(0)= Wth—reg(l)= Wth—reg(2)=31]，並且[Wth—reg(3)=2]。在設置每個值之後，接受確定單元15周期性地確定來自請求者A4的 請求信號REQ(O)、來自請求者B5的請求信號REQ(1)、來自請求者C6的 請求信號REQ(2)和來自請求者D7的請求信號REQ(3)是否處於H (高) 電平，即是否作出了任何請求。此後，確定接受請求的定時被稱為"請求 接受確定周期"。雖然不是限制性的，但是假設在第一周期存在來自所有請求者的請 求。假設此時來自請求者的優先級級別P(n)是[P(0)一P(l)-P(2)-P(3)=0]。在
此情形下，在第一請求接受確定周期，對於請求者A4、 B5、 C6和D7中 的任何一個，不對仲裁優先級係數S(n)給出增量Wl(n)，因此優先級係數 計算單元11的計算給出[S(0^S(l"2]和[S(2^S(3)-3]。接下來，優先級係數比較器13比較仲裁優先級係數S(n)。如上所 述，S(2)和S(3)相等，因此優先級係數比較器13參考優先級確定單元14 以確定接受S(2)和S(3)中的哪一個。例如，假設當仲裁優先級係數S(n)相 等時，優先級確定單元14被設置為以S(3)、 S(2)、 S(l)和S(0)的順序接受 請求。因此，在該示例中，接受確定單元15接受與S (3)相對應的請求 信號REQ(3)，並向發起請求信號REQ(3)的請求者D7許可總線訪問權。對於請求被接受的請求者D7，增量Wl(3)不被添加到仲裁優先級係數 S(3)，因此仲裁優先級係數S(3)保持為3。對應於請求者D7的拒絕計數 Wcntj"eg(3)是0。對於請求被拒絕的請求者A4、 B5和C6，增量Wl(O)、 Wl(l)和Wl(2)被分別添加到仲裁優先級係數S(O)、 S(l)和S(2)，從而 [S(0)=5] ， [S(l)=3] ， [S(2)=4〗。此夕卜，[Wcnt—reg(0)=Wcnt—reg(l)= Went—reg(2)=l]。假設在下一請求接受確定周期中，所有請求者都發出請求。在此情形 下，假設來自請求者的優先級級別P(n:^[P(0)=P(l)=P(2)=P(3)=0]。在此情 形下，S(0)是最高的，因此接受確定單元15接受對應於S(O)的請求信號 REQ(O)，並向發起請求信號REQ(0)的請求者A4許可總線訪問權。對於請求被接受的請求者A4，到此為止添加到S(0)的增量Wl(O)給出 的增量3變為0，因此仲裁優先級係數S(O)變為2。此外，請求者A4的拒 絕計數Wcnt—reg(0)變為0。對於請求被拒絕的請求者B5、 C6和D7，增量 Wl(l)、 Wl(2)和Wl(3)被分別添加到仲裁優先級係數S(l)、 S(2)和S(3)， 因此[S(l)=4] ， [S(2)=S(3)=5]。此外，[Went—reg(l)=Went—reg(2)二2]， [Wcnt_reg(3)=l]。這樣，與第一請求接受確定周期相比，在第二請求接受確定周期中， 未在第一請求接受確定周期中被選擇的請求者的優先級被增加。因此，當 在來自多個請求者的請求之間發生衝突時，接受請求的頻率被平均。假設在下一請求接受確定周期中所有的請求者都發出請求。在此情形
下，假設請求者C6根據請求者的判斷發出高優先級請求，並且優先級級
別P(2)是10。其他請求者的優先級級別P(n)是[P(0—P(lhP(3H)]。在此情 形下，請求者的仲裁優先級係數S(n)是[S(0一2]， [S(l)=4]， [S(2)45]和 [S(3)=5]。因此，接受確定單元15接受與S(2)相對應的請求信號REQ(2)， 並向發起請求信號REQ(2)的請求者C6許可總線訪問權。
對於請求被接受的請求者C6，到此為止被添加到仲裁優先級係數S(2) 的增量Wl(2)給出的增量2變為0，並且[a(2)XP(2)]給出的增量10變為 0。因此，仲裁優先級係數S(2)變為3。此外，請求者C6的拒絕計數 Wcnt一reg(2)變為0。對於請求被拒絕的請求者A4、 B5和D7 ，增量 Wl(O)、 Wl(l)和Wl(3)被分別添加到仲裁優先級係數S(O)、 S(l)和S(3)， 因此[S(0一S(1^5], [S(3)=7]。此外，[Wcnt_reg(0)=l]， [Wcnt—reg(l)=3]， [Wcnt—reg(3)=2]。
這樣，通過考慮從請求者通知的優先級級別P(n)獲得仲裁優先級係數 S(n)，並且通過比較它們的大小確定是否接受請求。因此，不僅能夠平均 接受請求的頻率，而且能夠通過考慮請求的權重和緊急程度來執行仲裁。 具體而言，請求者本身能夠隨意改變它們自己的仲裁優先級級別。
在上述示例中，拒絕計數Went—reg(n)不等於拒絕計數閾值 Wth一reg(n)，但是可以想到例如在某個請求接受確定周期中[Wcnt_reg(3)= Wth一reg(3)]。在此情形下，拒絕計數比較器19通知CPU 2中斷。在被通 知中斷時，CPU 2確定請求者D7具有不希望的高等待計數。於是，如有 必要，CPU 2可以將請求者D7的得分默認值W0(3)或增量Wl(3)改變為較 高值。
這樣，因為仲裁器電路1具有通知CPU2中斷的功能，並且CPU2具 有改變任意請求者的設置點的功能，所以可以將對來自特定請求者的請求 的拒絕數量減小到希望的水平或更低。也就是說，來自所有請求者的請求 都可以在等待計數被保持在某個希望級別或更低的情況下被接受。因此， 可以實現根據各種情況的靈活仲裁。根據上述實施例，可以在外部改變多個請求者的仲裁優先級級別，從 而實現靈活仲裁併提高整體系統處理效率。
雖然已針對特定實施例描述了本發明以提供完整和清楚的公開，但是 所附權利要求不應因此受限，而是應被理解為包括落在這裡的基本教導內 的本領域技術人員可以想到的所有修改和替換結構。本申請基於2006年8月17日遞交的在先日本專利申請No. 2006-222335並要求享受其優先權，該申請的全部內容通過引用結合於此。
權利要求
1.一種仲裁器電路，包括計算單元，所述計算單元基於針對請求者作出的每個請求在外部設置的優先級級別，計算每個請求的仲裁優先級係數；比較單元，所述比較單元比較所述計算單元計算的所述仲裁優先級係數；以及接受確定單元，所述接受確定單元基於所述比較單元的比較結果來確定是否接受所述請求。
2. 如權利要求1所述的仲裁器電路，還包括優先級確定單元，當所 述請求中兩個或更多個請求的仲裁優先級係數相等時，所述優先級確定單 元確定接受所述兩個或更多個請求的優先級順序。
3. 如權利要求l所述的仲裁器電路，還包括拒絕計數器，所述拒絕計數器對指示對每個請求者的請求作出的拒絕 的數量的值進行計數；以及拒絕計數器比較單元，所述拒絕計數器比較單元將所述值與閾值相比較。
4. 如權利要求3所述的仲裁器電路，其中當所述值達到所述閾值 時，所述拒絕計數比較單元導致中斷，並將所述中斷通知外部。
5. 如權利要求3所述的仲裁器電路，其中所述拒絕計數器將與已在 前一輪被確定為接受的請求的請求者相對應的值復位。
6. 如權利要求1所述的仲裁器電路，其中所述計算單元還基於對每 個請求者的請求作出的拒絕的數量來計算所述仲裁優先級係數。
7. 如權利要求1所述的仲裁器電路，其中所述計算單元計算與已在 前一輪被確定為接受的請求的被接受請求者相對應的仲裁優先級係數，同 時取消考慮到對來自所述被接受請求者的請求作出的拒絕的數量而給出的 值，所述數量向上計數直到所述請求被確定為接受。
8. 如權利要求1所述的仲裁器電路，其中所述計算單元基於針對每 個請求者在外部設置的係數來對每個請求者的仲裁優先級係數加權。
9. 一種仲裁器電路，包括用於基於針對請求者作出的每個請求在外部設置的優先級級別，計算 每個請求的仲裁優先級係數的裝置；用於比較所述用於計算的裝置計算的所述仲裁優先級係數的裝置；以及用於基於所述用於比較的裝置的比較結果來確定是否接受所述請求的 裝置。
全文摘要
本發明提供了一種仲裁器電路，包括優先級係數計算單元、優先級係數比較器和接受確定單元，以及優先級確定單元。優先級係數計算單元基於請求者作出的每個請求的優先級級別，為每個請求計算仲裁優先級係數。優先級係數比較器比較所述優先級係數計算單元為請求者計算的仲裁優先級係數。接受確定單元基於優先級係數比較器的比較結果來確定是否接受請求。當優先級係數計算單元計算的兩個或更多個請求的仲裁優先級係數相等時，優先級確定單元確定接受請求的優先級順序。
文檔編號G06F13/362GK101127021SQ20071009734
公開日2008年2月20日 申請日期2007年5月11日 優先權日2006年8月17日
發明者宮本哲生, 渡部康弘 申請人:富士通株式會社