差分放大器的製作方法
2023-09-17 22:17:55 1
專利名稱：差分放大器的製作方法
技術領域：
本發明涉及用於放大和傳輸模擬信號的差分放大器，以及在其中安裝有差分放大器的測試電路。
背景技術：
通常，雙極性電晶體或BiCMOS電晶體用於差分放大器。近年來，隨著對系統化晶片(system-on-chip)結構和減小功耗需求的增加，CMOS已經被廣泛使用。CMOS結構的差分放大器需要滿足對如低失真和高速運算的需求。
圖14示出了一個能進行A類輸出具有CMOS結構的常規差分放大器的例子。該差分放大器具有兩級結構，其中輸出級放大器電路A2連接到輸入級差分放大器電路A1用於輸出信號DiffOUT的端子。差分放大器電路A1包括恆流源E1；輸入電晶體Tr1，其中正側輸入信號INP施加到其柵極；輸入電晶體Tr2，其中負側輸入信號INM施加到其柵極；以及作為負載電阻的電晶體Tr3和Tr4。放大器電路A2由恆流源E2、起放大作用的電晶體Tr5和相位補償電容C1組成，並且產生並輸出輸出信號OUT。
在差分放大器中，當電阻負載被連接到放大器電路A2的輸出端時，與電晶體Tr5相關的電流減小，導致信號在低速傳輸。造成差分放大器的響應(response)易於擺動。
當連接電阻負載時，內部附加地安裝有源跟隨器電路或源極接地放大器電路的能AB類輸出的差分放大器被普遍使用，其例子在圖15中被示出。在第一源跟隨器電路A4中，差分放大器電路A1的輸出信號DiffOUT施加到起放大作用的電晶體Tr6的柵極，其中其源極連接到恆流源E3。並且，在放大器電路A3中，反極性電晶體(antipolar transistor)Tr7連接到電晶體Tr8。來自第一源跟隨器電路A4的正側輸出信號OUTP施加到上側電晶體Tr7的柵極。電晶體Tr7和Tr8的漏極彼此連接，其漏極連接點用作輸出端。
在上述結構中，信號被傳輸到電晶體Tr7和Tr8。因此，一個電晶體響應惡化，另一電晶體的響應度可以被保持。從而，該到放大器電路A3輸出端的電阻負載的連接，不會惡化差分放大器的響應度。
在圖16中，還增加了源極接地放大器電路A5。在其中所示的電路中，假如放大器電路A3具有推挽式結構並由此來增加輸出信號的振幅，波形失真可以得到控制。
但是，由於AB類差分放大器的級數大於A類差分放大器，因此AB類差分放大器不適於高速運算。當增加輸出級電晶體Tr7和Tr8的尺寸來提高差分放大器的性能時，輸出信號DiffOUT將過載，從而導致運算速度降低。在圖16所示的情況下，電晶體Tr7和Tr8分別具有不同的驅動信號，這容易導致輸出信號波形的惡化。
發明內容
根據本發明的差分放大器包括輸入級差分放大器電路，具有第一、第二輸入端和第一、第二輸出端；第一源跟隨器電路，具有第一極性電晶體，其中差分放大器電路的第一輸出端連接到柵極；第二源跟隨器電路，具有第一極性電晶體，其中差分放大器電路的第一輸出端連接到柵極；源極接地放大器電路，具有第一極性電晶體，其中第二源跟隨器電路的輸出端連接到源極，差分放大器電路的第二輸出端連接到柵極，負載電阻連接到漏極；以及輸出級放大器電路，包括第一極性電晶體，其中第一源跟隨器電路的輸出端連接到柵極，以及第二極性電晶體，其中源極接地放大器電路的輸出端串聯地連接到柵極。
根據上述結構，輸出級放大器電路中的第一極性電晶體的驅動信號被第一源跟隨器電路緩衝，第二極性電晶體的驅動信號被第二源跟隨器電路和源極接地放大器電路緩衝。總之，兩個驅動信號都被緩衝。因此，當兩個電晶體的尺寸都增加以便提高其性能時，差分放大器提供的頻帶不減窄。而且，因為驅動信號都產生自輸入級差分放大器電路的信號，因此可以防止輸出級放大器電路輸出信號波形惡化。
在具有上述結構的差分放大器中，優選的差分放大器電路包括恆流源；第一極性第一輸入電晶體，其源極連接到恆流源，第一輸入端連接到柵極；第一極性第二輸入電晶體，其源極連接到恆流源，第二輸入端連接到柵極；第一負載電阻，連接到第一輸入電晶體的漏極；以及第二負載電阻，連接到第二輸入電晶體的漏極。
配置差分放大器電路的另一種優選方式為在第一輸入電晶體的源極和恆流源之間，以及在第二輸入電晶體的源極和恆流源之間分別插入線性電阻。根據上述結構，採用線性電阻的源極負反饋電路連接到由第一和第二輸入電晶體構成的差分對。從而增強了差分對的線性度，並且波形可以得到進一步改進。
作為使用線性電阻的源極負反饋電路的不同模式，可以採用以下結構。
該差分放大器電路包括第一恆流源；第二恆流源；第一極性第一輸入電晶體，其源極連接到第一恆流源，第一輸入端連接到柵極；
第一極性第二輸入電晶體，其源極連接到第二恆流源，第二輸入端連接到柵極；第一負載電阻，連接到第一輸入電晶體的漏極；第二負載電阻，連接到第二輸入電晶體的漏極；以及線性電阻，插入在第一輸入電晶體的源極和第二輸入電晶體的源極之間。在上述結構中，與之前的情況一樣，使用線性電阻的源極負反饋電路連接到差分對。從而可以增強差分對的線性度，並且波形可以進一步改進。
在第一和第二輸入電晶體的源極之間插入的線性電阻可以由兩個電晶體的並聯連接單元構成，並聯連接單元的柵極分別連接到第一和第二輸入端。在這種結構中，沒有必要使用高精度的電阻元件。
進而，在上述結構中，差分放大器電路中的各個第一和第二負載電阻可以由電晶體的二極體連接器(diode connector)構成。該結構消除了由第一和第二輸入電晶體構成的差分對的非線性特性。以此方式，可以增強差分對的線性度，並且波形可以進一步改進。而且，沒有必要在差分放大器外部提供共模(common mode)反饋電路。
在上述結構中，在差分放大器電路中，子負載電阻可以分別並聯連接到第一和第二負載電阻。這種布置減小了流過負載電阻的電流，由此提高了輸入電晶體的差分增益，因此允許在低壓下驅動。子負載電阻可以由電晶體的二極體連接器構成。
構成第一和第二負載電阻的二極體連接器的一種可能結構為其中一個二極體的柵極連接到另一個二極體的漏極，一個二極體的漏極連接到另一個二極體的柵極的第一和第二負載電阻。依據該結構，可以防止差分放大器電路的開路增益(open gain)減小。
而且，對於源極接地放大器電路，其中的負載電阻可以由第二極性電晶體的二極體連接器構成。
控制波形失真的另一可能結構是在第二源跟隨器電路中第一極性電晶體的源極和恆流源之間，以及在源極接地放大器電路中的第一極性電晶體的源極和恆流源之間分別插入線性電阻。這種結構同樣可以增強差分對的線性度，並控制波形失真。而且，沒有必要考慮差分放大器電路的開路增益的減小。
另一可能結構是在第二源跟隨器電路中的第一極性電晶體和恆流源彼此連接的連接點，以及在源極接地放大器電路中的第一極性電晶體的源極和恆流源彼此連接的連接點之間插入線性電阻。線性電阻由電晶體的並聯連接單元構成，其中柵極分別連接到差分放大器電路的第一和第二輸出端。該結構也增強差分對的線性度，並控制波形失真。而且，沒為必要考慮差分放大器電路的開路增益的減小，以及提供高精度的電阻元件。
一種LSI測試電路引入以上述方式配置的差分放大器作為用於測試用途的輸入放大器或輸出放大器是有利的。就LSI而言，執行LSI測試，沒有任何對信號振幅和信號頻帶限制，而且可以減小用於形成輸入信號的輸入緩衝。
通過如下優選實施例的詳細描述，該描述參考相應的附圖可以被更好地理解，本發明的對象及其優點將更加明顯。
圖1為說明本發明實施例1的差分放大器結構的電路圖。
圖2為說明本發明實施例2的差分放大器結構的例子1的電路圖。
圖3為說明本發明實施例2的差分放大器結構的例子2的電路圖。
圖4為說明本發明實施例2的差分放大器結構的例子3的電路圖。
圖5為說明本發明實施例2的差分放大器結構的例子4的電路圖。
圖6為說明本發明實施例2的差分放大器結構的例子5的電路圖。
圖7為說明本發明實施例2的差分放大器結構的例子6的電路圖。
圖8為說明本發明實施例3的差分放大器結構的例子1的電路圖。
圖9為說明本發明實施例3的差分放大器結構的例子2的電路圖。
圖10為說明本發明實施例4的差分放大器結構的電路圖。
圖11為說明本發明實施例5的差分放大器結構的電路圖。
圖12為說明本發明實施例6的差分放大器結構的電路圖。
圖13為說明本發明實施例7的ADC(A/D電路)的測試電路結構的框圖。
圖14為說明常規技術能A類輸出的差分放大器結構的電路圖。
圖15為說明常規技術能AB類輸出的差分放大器結構的電路圖。
圖16為說明另一常規技術的差分放大器結構的電路圖。
圖17為說明常規ADC的測試電路結構的框圖。
在所有這些附圖中，相同的元件由相同的標記表示。
具體實施例方式
下面，參考附圖對本發明差分放大器的優選實施例進行描述。在說明書中，MOS電晶體的第一極性由P溝道表示，MOS電晶體的第二極性由N溝道表示。
實施例1如圖1所示，實施例1的差分放大器包括輸入級差分放大器電路A1、第一源跟隨器電路A4、第二源跟隨器電路A6、源極接地放大器電路A7以及輸出級放大器電路A3組成。
在差分放大器電路A1中，正側輸入信號INP施加到P溝道輸入電晶體Tr1的柵極，其中源極連接到恆流源E1，作為負載電阻的N溝道電晶體Tr3的漏極連接到其漏極。負側輸入信號INM施加到P溝道輸入電晶體Tr2的柵極，其中源極連接到恆流源E1，作為負載電阻的N溝道電晶體Tr4的漏極連接到其漏極。電晶體Tr3和Tr4的源極接地，其基極偏置。
在第一源跟隨器電路A4中，差分放大器電路A1的第一輸出信號DiffOUTP施加到起放大作用的P溝道電晶體Tr6的柵極，其源極連接到恆流源E3，漏極接地。
在第二源跟隨器電路A6中，差分放大器電路A1的第一輸出信號DiffOUTP施加到起放大作用的P溝道電晶體Tr9的柵極，其源極連接到恆流源E4，漏極接地。
在源極接地放大器電路A7中，差分放大器電路A1的第二輸出信號DiffOUTM施加到起放大作用的P溝道電晶體Tr10的柵極，第二源跟隨器電路A6的輸出信號OUTM』施加到其源極。電晶體Tr10的漏極連接到作為負載電阻的N溝道電晶體Tr11的漏極。電晶體Tr11具有與輸出級放大器電路A3中的電晶體Tr8相同的極性。電晶體Tr11具有二極體結構，其中源極接地，其柵極和漏極彼此連接。
在輸出級放大器電路A3中，P溝道電晶體Tr7的源極連接到高電位側電源，來自第一源跟隨器電路A4的驅動信號OUTP施加到P溝道電晶體Tr7的柵極，P溝道電晶體Tr7的漏極連接到N溝道電晶體Tr8的漏極。來自源極接地放大器電路A7的驅動信號OUTM施加到電晶體Tr8的柵極，電晶體Tr8的源極接地。輸出信號OUT從漏極電晶體Tr7和Tr8的漏極彼此連接的漏極連接點輸出。該連接點通過相位補償電容C1連接到差分放大器電路A1的第一輸出信號DiffOUTP的端子。
在所述配置的差分放大器中，輸出級電晶體Tr7和Tr8的驅動信號OUTP和OUTM都被緩衝。因此，當電晶體Tr7和Tr8的尺寸增加來提高其性能時，不減窄由差分放大器表示的頻帶。
輸出級電晶體Tr7的驅動信號OUTP是源於在第一源跟隨器電路A4中緩衝第一輸出信號DiffOUTP的信號。與此相反，輸出級電晶體Tr8的驅動信號OUTM是源於在源極接地放大器電路A7中由信號OUTM』和第二輸出信號DiffOUTM之間的差值產生的信號，信號OUTM』是在第二源跟隨器電路A6中緩衝的輸出信號DiffOUTP，第二輸出信號DiffOUTM是輸出信號DiffOUTP的反轉信號。為了使之不同，輸出級放大器電路A3的兩個驅動信號OUTP和OUTM都是由差分放大器電路A1的信號產生的。結果，可以防止放大器電路A3的輸出信號OUT的波形惡化。
實施例2在本發明的實施例2中，與實施例1相比可以更有效地控制波形失真，以下是具體例子描述。
參見圖2所示的差分放大器，在差分放大器電路A1中，插入了線性電阻R1來連接輸入電晶體Tr1的源極和恆流源E1，插入了線性電阻R2來連接輸入電晶體Tr2的源極和恆流源E1。這裡的其它元件與圖1中的元件相同，在本實施例中不再描述。
線性電阻R1和R2的插入增強了差分對(Tr1和Tr2)的線性度，與圖1的結構相比進一步改進了波形。
參見圖3所示的差分放大器，在第二源跟隨器電路A6中，插入了線性電阻R3來連接電晶體Tr9的源極和恆流源E4，以及在源極接地放大器電路A7中，插入了線性電阻R4來連接電晶體Tr10源極和恆流源E4。這裡的其它元件與圖1中的元件相同，在本實施例中不再描述。
線性電阻R3和R4的插入增強了差分對(Tr9和Tr10)的線性度，且與圖2的結構相比其優點在於差分放大器電路A1中的開路增益的減小可以忽略。
參見圖4所示的差分放大器，在差分放大器電路A1中，其中恆流源E1被分為恆流源E1a和恆流源E1b，輸入電晶體Tr1的源極連接到恆流源E1a，輸入電晶體Tr2的源極連接到恆流源E1b，並且插入了線性電阻R5來連接輸入電晶體Tr1和Tr2的源極。這裡的其它元件與圖1中的元件相同，在本根據上述結構，增強了差分對(Tr1和Tr2)的線性度，而且與圖2的結構相比可以提供更寬範圍的輸入電壓。
參見圖5所示的差分放大器電路，在差分放大器電路A1中，連接至輸入電晶體Tr1和Tr2源極的線性電阻以不同於圖4中線性電阻R5的方式配置。更具體地，構成線性電阻R6的相互連接的電晶體Tr12和Tr13具有與並聯的輸入電晶體Tr1和Tr2相同的極性。而且，電晶體Tr12的柵極連接到輸入電晶體Tr1的柵極，電晶體Tr13的柵極連接到輸入電晶體Tr2的柵極。這裡的其它元件與圖1中的元件相同，在本實施例中不再描述。
上述結構可以達到與圖4的結構相似的效果，並且消除了圖4的結構對高精度電阻元件的需要。
在圖6所示的差分放大器的情況下，恆流源E4被分為恆流源E4a和恆流源E4b，電晶體Tr9的源極連接到恆流源E4a，電晶體Tr10的源極連接到恆流源E4b。並且，提供了線性電阻R7來連接第二源跟隨器電路A6中電晶體Tr9的源極和源極接地放大器電路A7中電晶體Tr10的源極。這裡的其它元件與圖1中的元件相同，在本實施例中不再描述。
根據上述結構，差分對(Tr9和Tr10)的線性度得到了提高，而且與圖3結構相比可以提供更寬範圍的輸入電壓。
在圖7所示的差分放大器的情況下，連接至第二源跟隨器電路A6中電晶體Tr9源極和源極接地放大器電路A7中電晶體Tr10源極的線性電阻以不同於圖6中線性電阻R7的方式配置。更具體地，構成線性電阻R8的相互連接的電晶體Tr14和Tr15具有與並聯的電晶體Tr9和Tr10相同的極性。而且，電晶體Tr14的柵極連接到輸入電晶體Tr9的柵極，以及電晶體Tr15的柵極連接到電晶體Tr10的柵極。這裡的其它元件與圖1中的元件相同，在本實施例中不再描述。
上述結構可以達到與圖6的結構相似的效果，並且消除了圖6的結構對高精度電阻元件的需要。
另外，圖2至圖7的結構可以相互組合，成為可能的結構。
實施例3與實施例1相比本發明的實施例3能更有效地控制波形失真。
參見圖8所示的差分放大器，在差分放大器電路A1中，作為負載電阻的電晶體Tr3』和Tr4』具有與輸入電晶體Tr1和Tr2相同的極性，並且通過各自柵極和漏極(接地)彼此連接而具有二極體結構。這裡的其它元件與圖1中的元件相同，在本實施例中不再描述。
根據上述結構，差分對(Tr1和Tr2)的非線性被差分對(Tr3』和Tr4』)的非線性消除了。以此方式，可以提高差分對的線性度，並由此進一步改進波形。而且，不必在差分放大器外部提供通常所必須提供的共模反饋電路。
圖8的結構是基於圖1的結構，圖8所述的技術被應用在圖2至7所示的任意差分放大器中也是可能的。
實施例4本發明的實施例4用比實施例1更低的電壓實現操作。
參見圖9中所示的差分放大器，在差分放大器電路A1中，電晶體Tr16和Tr17具有二極體結構，其中彼此分別連接的柵極和漏極連接至作為負載電阻的電晶體Tr3和Tr4的漏極。電晶體Tr16和Tr17用作電流流過電晶體Tr3和Tr4的旁路。這裡的其它元件與圖1中的元件相同，在本實施例中不再描述。
根據上述結構，負載電阻部分的阻抗值減小了。因此儘管電源電壓更低，恆流源E1的電流可以得到保證，差分放大器電路A1的差分增益得到增加。結果，可以用更低的電壓驅動差分放大器。
圖10所示的差分放大器是由圖9的結構進一步配置構成，電晶體Tr3的柵極連接到電晶體Tr4的漏極，電晶體Tr4的柵極連接到電晶體Tr3的漏極的。
上述結構可以實現與圖9所示結構相似的效果，並且與圖9的結構相比進一步防止差分放大器電路A1的開路增益減小。
圖9和10的結構是基於圖1的結構，圖9和10描述的技術被應用在圖2至8所示的任意差分放大器中也是可能的。
實施例5
根據本發明的實施例5，差分放大器的頻帶得到改進。
在圖11所示的差分放大器中，插入作為零點補償電路的零點補償電阻R9來連接輸出級放大器電路A3中的相位補償電容C1和差分放大器電路A1中第一輸出信號DiffOUTP的端子。這裡的其它元件與圖1中的元件相同，在本實施例中不再描述。
根據上述結構，由於相位補償電容C1執行的相位補償通過零點補償電阻R9被再次與原點位置分離，零點顯得靠近原點位置(home position)。從而改進了頻帶。
圖11的結構是基於圖1的結構，圖11描述的技術被應用在圖2至10所示的任意差分放大器中也是可能的。
實施例6本發明的實施例6涉及阻抗匹配的改進。
在圖12所示的差分放大器中，輸出級放大器電路A3連接至具有能夠恆定輸出其自身提供阻抗(例如，50Ω)的輸出阻抗調整電阻R10的I/O元件A8。這裡的其它元件與圖1中的元件相同，在本實施例中不再描述。
根據上述結構，當差分放大器被用作驅動放大器時，它更易於執行阻抗匹配，從而便於傳輸通路的設計。
圖12的結構是基於圖1的結構，圖12描述的技術被應用在圖2至11所示的任意差分放大器中也是可能的。
另外，在實施例1至6中，第一極性由P溝道表示，第二極性由N溝道表示。相反，第一極性也可以由N溝道表示，第二極性也可以由P溝道表示，無論哪種情況都可以實現相似的效果。
實施例7如所述的，本發明的差分放大器起到了減輕關於信號的振幅和頻帶限制的效果。據此，如圖13所示，將至此所述任意實施例的差分放大器100引入內部安裝有多通道ADC(A/D轉換器)11和12的LSI 200的輸入。參考標記15、16和17分別是選擇器、輸入端以及輸出端。
圖17是一個比較的例子，該例子中，在用於形成輸入信號的輸入緩衝器300從外部連接到LSI 200，模擬開關13和14在內部連接到LSI 200的ADC 11和12。
在測試多通道ADC特性的過程中，從LSI測試器輸入的測試信號在擴展頻帶時受到振幅限制。因此，提供具有放大功能的輸入緩衝器是必要的，然而在擴展測試信號的頻帶過程中開關13和14的導通電阻(ON-resistance)便成為不利因素。
與此相反，基於圖13的結構，ADC能夠在任何信號振幅和頻帶的限制下被測試。另一個優點是可以消除輸入緩衝器的外部連接，由此減小測試成本。該技術對於具有視頻信號頻帶級的嵌入ADC的LSI是有利的。
該技術不僅適用於對多通道ADC的測試，而且對於多通道DAC(D/A轉換器)、差分ADC以及DAC的測試具有同樣的效果。
本發明並不局限於上面所述實施例，在其技術思想範圍內的各種改變都是可以實現的。
權利要求
1.一種差分放大器，包括輸入級差分放大器電路，具有第一、第二輸入端和第一、第二輸出端；第一源跟隨器電路，具有第一極性電晶體，其中差分放大器電路的所述第一輸出端連接到柵極；第二源跟隨器電路，具有第一極性電晶體，其中差分放大器電路的所述第一輸出端連接到柵極；源極接地放大器電路，具有第一極性電晶體，其中第二源跟隨器電路的輸出端連接到源極，差分放大器電路的所述第二輸出端連接到柵極，負載電阻連接到漏極；以及輸出級放大器電路，包括第一極性電晶體，其中第一源跟隨器電路的輸出端連接到柵極，以及第二極性電晶體，其中源極接地放大器電路的輸出端串聯連接到柵極。
2.如權利要求1所述的差分放大器，其中所述差分放大器電路包括恆流源；第一極性第一輸入電晶體，其中源極連接到恆流源，所述第一輸入端連接到柵極；第一極性第二輸入電晶體，其中源極連接到恆流源，所述第二輸入端連接到柵極；第一負載電阻，連接到第一輸入電晶體的漏極；以及第二負載電阻，連接到第二輸入電晶體的漏極。
3.如權利要求2所述的差分放大器，其中在差分放大器電路中的所述第一輸入電晶體的源極和恆流源之間，以及在所述第二輸入電晶體的源極和恆流源之間分別插入線性電阻。
4.如權利要求1所述的差分放大器，其中所述差分放大器電路包括第一恆流源；第二恆流源；第一極性第一輸入電晶體，其中源極連接到第一恆流源，所述第一輸入端連接到柵極；第一極性第二輸入電晶體，其中源極連接到第二恆流源，所述第二輸入端連接到柵極；第一負載電阻，連接到第一輸入電晶體的漏極；第二負載電阻，連接到第二輸入電晶體的漏極；以及線性電阻，插入在第一輸入電晶體的源極和第二輸入電晶體的源極之間。
5.如權利要求4所述的差分放大器，其中在差分放大器電路中的第一和第二輸入電晶體的源極之間插入的所述線性電阻由兩個電晶體的並聯連接單元構成，並聯連接單元的柵極分別連接到所述第一和第二輸入端。
6.如權利要求2或4所述的差分放大器，其中差分放大器電路中的所述第一和第二負載電阻由電晶體的二極體連接器構成。
7.如權利要求2或4所述的差分放大器，其中在差分放大器電路中，子負載電阻分別並聯地連接到所述第一和第二負載電阻。
8.如權利要求7所述的差分放大器，其中差分放大器電路中的每個所述子負載電阻由電晶體的二極體連接器構成。
9.如權利要求6所述的差分放大器，其中在構成差分放大器電路中的第一和第二負載電阻的所述二極體連接器中，其中一個二極體連接器的柵極連接到另一個二極體連接器的漏極，一個二極體連接器的漏極連接到另一個二極體連接器的柵極。
10.如權利要求1所述的差分放大器，其中源極接地放大器電路中的所述負載電阻由第二極性電晶體的二極體連接器構成。
11.如權利要求1所述的差分放大器，其中在第二源跟隨器電路中第一極性電晶體的源極和恆流源之間，以及源極接地放大器電路中第一極性電晶體的源極和恆流源之間分別插入線性電阻。
12.如權利要求1所述的差分放大器，其中在第二源跟隨器電路中第一極性電晶體的源極和恆流源彼此連接的連接點，及源極接地放大器電路中第一極性電晶體的源極和恆流源彼此連接的連接點之間插入線性電阻，該線性電阻由電晶體的並聯連接單元構成，其柵極分別連接到差分放大器電路的第一和第二輸出端。
13.如權利要求1所述的差分放大器，其中在輸出級放大器電路的輸出端和差分放大器電路的第一輸出端之間插入零點補償電路。
14.如權利要求1所述的差分放大器，其中用於調整輸出阻抗的電阻元件被連接到輸出級放大器電路的輸出端。
15.一種LSI測試電路，引入權利要求1至5中任意一項所述的差分放大器作為用於測試用途的輸入放大器。
16.一種LSI測試電路，引入權利要求6所述的差分放大器作為用於測試用途的輸入放大器。
17.一種LSI測試電路，引入權利要求7所述的差分放大器作為用於測試用途的輸入放大器。
18.一種LSI測試電路，引入權利要求8至14的任意一項所述的差分放大器作為用於測試用途的輸入放大器。
19.一種LSI測試電路，引入權利要求1至5的任意一項所述的差分放大器作為用於測試用途的輸出放大器。
20.一種LSI測試電路，引入權利要求6所述的差分放大器作為用於測試用途的輸出放大器。
21.一種LSI測試電路，引入權利要求7所述的差分放大器作為用於測試用途的輸出放大器。
22.一種LSI測試電路，引入權利要求8至14的任意一項所述的差分放大器作為用於測試用途的輸出放大器。
全文摘要
本發明的差分放大器在差分放大器電路和輸出級放大器電路之外還包括用於緩衝差分放大器電路第一輸出信號的第一源跟隨器，用於緩衝差分放大器電路第一輸出信號的第二源跟隨器，以及源極接地放大器電路，其源極連接到第二源跟隨器的輸出端並由差分放大器電路的第二輸出信號驅動，其中輸出級放大器電路中的第一極性電晶體由第一源跟隨器電路的輸出信號驅動，以及第二極性電晶體由源極接地放大器電路的輸出信號驅動。
文檔編號H03F3/30GK1578124SQ20041006959
公開日2005年2月9日 申請日期2004年7月23日 優先權日2003年7月25日
發明者木村博, 古谷榮樹 申請人:松下電器產業株式會社